JPH0546045U - 半導体パツケージ - Google Patents

半導体パツケージ

Info

Publication number
JPH0546045U
JPH0546045U JP078208U JP7820892U JPH0546045U JP H0546045 U JPH0546045 U JP H0546045U JP 078208 U JP078208 U JP 078208U JP 7820892 U JP7820892 U JP 7820892U JP H0546045 U JPH0546045 U JP H0546045U
Authority
JP
Japan
Prior art keywords
semiconductor package
lead
leads
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP078208U
Other languages
English (en)
Inventor
基本 車
Original Assignee
金星エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 金星エレクトロン株式会社 filed Critical 金星エレクトロン株式会社
Publication of JPH0546045U publication Critical patent/JPH0546045U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 印刷回路基板上に半導体パッケージを装着す
る実装率を向上させ、モールディング以後の半導体製造
工程を省き、原価を低下させた半導体パッケージを提供
する。 【構成】 リードフレーム１０のインナーリード１１
ａ，１２ａのボンディング部位からアウトリード１１
ｂ，１２ｂ端までの長さを短く形成し、該リードフレー
ム１０と半導体チップ３とをモールディングした後、該
モールディング樹脂８の外方側にリードフレーム１０の
アウトリード１１ｂ，１２ｂを突出形成せずに、そのア
ウトリード１１ｂ，１２ｂの端部位をモールディング樹
脂８の底面部位に露出させて構成されている。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、半導体パッケージに関するものであり、詳しくは、リードフレーム のパドルを省き、半導体パッケージのモールディング樹脂底面部位にリードフレ ームのアウトリード端を露出させて、センターパッドレイアウト（Ｃｅｎｔｅｒ Ｐａｄ Ｌａｙ Ｏｕｔ）タイプのメモリチップパッケージングに適用し得る ようにした半導体パッケージに関するものである。
【０００２】
【従来の技術】
一般に、半導体パッケージにおいては、図３（Ａ）（Ｂ）に示したように、Ｓ ＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）タイプ半導体パッケージ とＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄ）タイプ半導体パッケー ジとに大別され、いずれの場合においても、リードフレームのインナーリードが 半導体チップの各パッドにワイヤボンディングされ、それら半導体チップおよび リードフレームがモールディングされた後、フォーミングおよびプレーティング され、該モールディング樹脂外方側にリードフレームのアウトリードが突出され 、それらアウトリードが所定形状に折曲形成されて半導体パッケージが構成され ていた。また、前記バドルの省かれた従来のＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ ）タイプ半導体パッケージにおいては、図４（Ａ）（Ｂ）に示したように、半導 体チップ３の表面中央部位に複数個のボンドパッド３ａが形成され、それらボン ドパッド３ａの両方側前記半導体チップ３表面上にリードフレーム４のインナー リード４ａがそれぞれ絶縁テープ６により接着され、それらインナーリード４ａ と前記各ボンドパッド３ａとがそれぞれ金属ワイヤ７により電気的に連結され、 それらボンドパッド３ａ中の電源パッドとバスバー５とがそれぞれ金属ワイヤ７ により電気的に接続された後、エポキシ樹脂等のモールディング樹脂１により前 記半導体チップ３およびリードフレーム４のインナーリード４ａがモールディン グされて構成されていた。すなわち、半導体チップ３をそれぞれ個別に分離させ るソーイング（Ｓａｗｉｎｇ）工程と、それら個別に分離された半導体チップ３ をリードフレーム４に接着させるダイボンディング工程と、それら半導体チップ ３の各ボンドパッド３ａとリードフレーム４の各インナーリード４ａとをそれぞ れ電気的に連結するワイヤボンディング工程と、それら半導体チップ３とリード フレーム４とを密閉させるモールディング工程と、を行なった後、通常のデフレ ーションおよびソルダープレーティング、リードフレームを切断するトリミング 、アウトリードを折曲するフォーミングおよびマーキング等の過程を経て、半導 体パッケージが製造されていた。そして、従来の半導体パッケージの構造におい ては、モールディング樹脂１の外方側にアウトリードがそれぞれ突出形成され、 それらアウトリードを所定形状にフォーミングさせて印刷回路基板（ＰＣＢ）上 に、装着させるようになっていた。
【０００３】
【考案が解決しようとする課題】
このように構成された従来の半導体パッケージにおいては、半導体パッケージ のモールディング樹脂の外方側に各リードフレームのアウトリードが突出形成さ れているため、それら半導体パッケージを印刷回路基板上に装着する場合、それ ら半導体パッケージの占める面積が大きくなって、半導体パッケージの実装率が 低下するという不都合な点があった。
【０００４】 また、半導体パッケージのフォーミング工程中外部から機械的衝撃を受け、半 導体パッケージ外方側のアウトリードとモールディング樹脂間の接触部位に微細 な隙間が生じ、耐湿性が低下するという不都合な点があった。
【０００５】 さらに、モールディング工程を施した後、トリミングおよびフォーミングの工 程を施すので、半導体パッケージの製造が煩雑であり、原価が上昇するという不 都合な点があった。
【０００６】 また、パドルを省いた従来のＬＯＣタイプ半導体パッケージにおいて、アウト リードまでの長さが長くなり、電気的特性が低下しやすいという不都合な点があ った。
【０００７】 さらに、半導体パッケージテストの際、リードコンタクト不良により不合格と された製品中、良好製品の包含率のグッドレート（Ｇｏｏｄ Ｒａｔｅ）が上昇 するという不都合な点があった。
【０００８】 本考案の目的は、上述の問題点を解決し、印刷回路基板上に半導体パッケージ を装着する実装率を向上させ、モールディング工程以後の半導体製造工程を省き 、原価を低下し得るようにした半導体パッケージを提供することにある。
【０００９】 また、本考案の他の目的は、リードフレームのインナーリードからアウトリー ドまでの長さを短く形成し、リードフレームの電導率を向上させ電気的特性を改 善させた半導体パッケージを提供することにある。
【００１０】
【課題を解決するための手段】
本考案による半導体パッケージは、半導体チップの底面中央部位に複数個のボ ンドパッドがそれぞれ形成され、それらボンドパッド中の各信号入／出力用ボン ドパッドに連結される複数個のリードと、それらボンドパッド中の電源パッドに 連結されるバスバーとを有したリードフレームが形成され、リードのインナーリ ードとバスバーのインナーリードとがそれぞれボンドパッドの両方側半導体チッ プの底面部位にそれぞれ接着剤により接着され、それらボンドパッドと各インナ ーリードとがそれぞれ金属ワイヤにより電気的に接続連結され、半導体チップお よびリードフレームのすべてがモールディング樹脂によりモールディングされ、 該モールディング樹脂の底面部位にリードのアウトリード折曲端およびバスバー のアウトリード端部位が露出されるように構成されている。
【００１１】 好ましくは、半導体チップとリードフレームとの接着は、各リードのインナー リードおよびアウトリードとバスバーのインナーリードおよびアウトリードとを それぞれ短く所定形状に折曲し、一様に揃えて並列に並べた後、それらアウトリ ードの折曲端部位をそれぞれ一様に接着テープに接着させ、接着テープを利用し 各インナーリードを各ボンドパッドの両方側半導体チップ底面部位にそれぞれ一 様に接着剤により接着させるとよい。
【００１２】 また、好ましくは、各アウトリードの接着される接着テープは、耐温耐圧性の ポリイミド系接着テープであるとよい。
【００１３】 さらに、好ましくは、接着剤は、絶縁フィルムもしくは絶縁ペーストであると よい。
【００１４】 また、好ましくは、ワイヤは、ゴールド（Ａｕ）またはアルミニウム（Ａｌ） でなるとよい。
【００１５】
【作用】
パドルが省かれ、モールディング樹脂外方側にアウトリードが突出形成されず に、該アウトリードが、そのモールディング樹脂底面部位に露出されて半導体パ ッケージが構成され、該半導体パッケージのアウトリード露出部位を印刷回路基 板上のソルダーパターンにソルダーリングすればよいので、該印刷回路基板上に 半導体パッケージを装着させる実装率が向上される。かつ、半導体パッケージの 製造工程中、モールディング工程以後のトリミングおよびフォーミングの工程が 省かれる。
【００１６】
【実施例】
以下、本考案の実施例に対し、図面を用いて詳細に説明する。
【００１７】 図１に示したように、本考案による半導体パッケージにおいては、半導体チッ プ３の底面中央部位に複数個のボンドパッド３ａがそれぞれ形成され、それらボ ンドパッド３ａ中の各信号入／出力用ボンドパッドに連結される各リード１１と それらボンドパッド中の電源パッドに連結されるバスバー１２とを有したリード フレーム１０が形成され、それらリード１１のインナーリード１１ａおよびバス バー１２のインナーリード１２ａが前記ボンドパッド３ａの両方側半導体チップ ３の底面部位にそれぞれ絶縁接着剤６により接着されている。この場合、前記複 数個のリード１１のインナーリード１１ａおよびアウトリード１１ｂと前記バス バー１２のインナーリード１２ａおよびアウトリード１２ｂとをそれぞれ短く所 定形状に折曲形成し、それらリード１１のインナーリード１１ａおよびバスバー １２のインナーリード１２ａとリード１１のアウトリード１１ｂおよびバスバー １２のアウトリード１２ｂとをそれぞれ一様に揃えて並列に並べた後、それらリ ード１１のアウトリード１１ｂおよびバスバー１２のアウトリード１２ｂとの折 曲端部位をそれぞれ一様にポリイミド系の接着テープ（図示されない）に接着さ せ、該接着テープを利用しそれらリード１１のインナーリード１１ａおよびバス バー１２のインナーリード１２ａを前記ボンドパッド３ａの両方側半導体チップ ３の底面部位にそれぞれ一様に絶縁フィルムまたは絶縁ペーストのような接着剤 ６により接着させる。その後、ワイヤボンダーを利用して前記各ボンドパッド３ ａと各リード１１のインナーリード１１ａおよびバスバー１２のインナーリード １２ａとをそれぞれゴールド（Ａｕ）またはアルミニウム（Ａｌ）のワイヤ７に より電気的に接続連結させ、それら半導体チップおよびリードフレーム１０のす べてをモールディング樹脂８によりモールディングさせた後、該モールディング 樹脂８底面部位の前記各アウトリード１１ｂ，１２ｂ折曲部位の接着テープを取 り除き、それらアウトリード１１ｂ，１２ｂを半導体パッケージのモールディン グ樹脂８の底面に露出させる。
【００１８】 したがって、図２（Ａ）（Ｂ）に示したように、モールディング樹脂８の底面 部位にアウトリード１１ｂが露出された半導体パッケージが形成され、該半導体 パッケージはインナーリード１１ａのワイヤボンディング部位からアウトリード １１ｂの折曲端までの長さが従来のＬＯＣタイプ半導体パッケージよりも短く形 成されているため、従来、１６Ｍ ＤＲＡＭ以上の半導体パッケージで生じる電 導率低下の問題が解決され、チップの発生熱が外方側に速やかに放出される。か つ、このように構成された本考案による半導体パッケージは、該半導体パッケー ジのアウトリード露出部位を印刷回路基板上の接続パターンにソルダーにより接 続して装着することができる。
【００１９】
【考案の効果】
以上説明したように、本考案による半導体パッケージにおいては、リードフレ ームのインナーリードのボンディング部位からアウトリードの折曲端までの長さ を従来よりも短く形成し、該リードフレームと半導体チップのすべてをモールデ ィングして該モールディング樹脂の底面部位に前記アウトリードを露出し構成さ せているため、従来のモールディング工程後のトリミングおよびフォーミングの 過程が省かれ、原価が低下される効果がある。
【００２０】 また、半導体パッケージの外方側にアウトリードが突出形成されないため、該 半導体パッケージの印刷回路基板上における占有面積が減少され、該半導体パッ ケージの装着される実装率が向上される効果がある。
【００２１】 さらに、リードフレームの長さが短いので、電気的特性が向上され、半導体チ ップの発熱が速やかに外方側に放出される効果がある。
【００２２】 また、従来のトリミングおよびフォーミングの工程が省かれるので、リードフ レームとモールディング樹脂間に生ずる隙間が防止され、耐湿性が向上される効 果がある。
【００２３】 さらに、半導体パッケージのテストが簡便になるので、グッドレート（Ｇｏｏ ｄ Ｒａｔｅ）が減少される効果がある。
【図面の簡単な説明】
【図１】本考案の一実施例による半導体パッケージの構
成図であり、（Ａ）は断面図、（Ｂ）は底面図である。
【図２】本考案の一実施例による半導体パッケージの外
形表示図であり、（Ａ）は正面図、（Ｂ）は底面図であ
る。
【図３】従来の半導体パッケージの外形表示図であり、
（Ａ）はＳＯＰ（ＳｍａｌｌＯｕｔｌｉｎｅ Ｐａｃｋ
ａｇｅ）タイプ表示図、（Ｂ）はＳＯＪ（ＳｍａｌｌＯ
ｕｔｌｉｎｅ Ｊ−Ｌｅａｄ）タイプ表示図である。
【図４】従来のＬＯＣタイプ半導体パッケージの構成図
であり、（Ａ）は縦断面図、（Ｂ）は横断面図である。
【符号の説明】
３ 半導体チップ ３ａ ボンドパッド ６ 接着剤 ７ ワイヤ ８ モールディング樹脂 １０ リードフレーム １１ リード １１ａ インナーリード １１ｂ アウトリード １２ バスバー １２ａ インナーリード １２ｂ アウトリード なお、各図中、同一符号は同一または相当部分を示す。

Claims (6)

    【実用新案登録請求の範囲】
  1. 【請求項１】 半導体パッケージであって、 半導体チップ（３）の底面中央部位に複数個のボンドパ
    ッド（３ａ）がそれぞれ形成され、 それらボンドパッド（３ａ）中の各信号入／出力用ボン
    ドパッドに連結される複数個のリード（１１）と、それ
    らボンドパッド（３ａ）中の電源パッドに連結されるバ
    スバー（１２）とを有したリードフレーム（１０）が形
    成され、 前記リード（１１）のインナーリード（１１ａ）と前記
    バスバー（１２）のインナーリード（１２ａ）とがそれ
    ぞれ前記ボンドパッド（３ａ）の両方側半導体チップ
    （３）の底面部位にそれぞれ接着剤（６）により接着さ
    れ、 それらボンドパッド（３ａ）と各インナーリード（１１
    ａ，１２ａ）とがそれぞれ金属ワイヤ（７）により電気
    的に接続連結され、 前記半導体チップ（３）およびリードフレーム（１０）
    のすべてがモールディング樹脂（８）によりモールディ
    ングされ、該モールディング樹脂（８）の底面部位に前
    記リード（１１）のアウトリード（１１ｂ）折曲端およ
    びバスバー（１２）のアウトリード（１２ｂ）端部位が
    露出されるように構成された半導体パッケージ。
  2. 【請求項２】 前記半導体チップ（３）と前記リードフ
    レーム（１０）との接着は、 前記各リード（１１）のインナーリード（１１ａ）およ
    びアウトリード（１１ｂ）と前記バスバー（１２）のイ
    ンナーリード（１２ａ）およびアウトリード（１２ｂ）
    とをそれぞれ短く所定形状に折曲し、一様に揃えて並列
    に並べた後、それらアウトリード（１１ｂ，１２ｂ）の
    折曲端部位をそれぞれ一様に接着テープに接着させ、 該接着テープを利用し前記各インナーリード（１１ａ，
    １２ａ）を前記各ボンドパッド（３ａ）の両方側半導体
    チップ（３）底面部位にそれぞれ一様に接着剤（６）に
    より接着させる、請求項１記載の半導体パッケージ。
  3. 【請求項３】 前記各アウトリード（１１ｂ，１２ｂ）
    の接着される接着テープは、耐温耐圧性のポリイミド系
    接着テープである、請求項１または請求項２記載の半導
    体パッケージ。
  4. 【請求項４】 前記接着剤（６）は、絶縁フィルムであ
    る、請求項１または請求項２記載の半導体パッケージ。
  5. 【請求項５】 前記接着剤（６）は、絶縁ペーストであ
    る、請求項１または請求項２記載の半導体パッケージ。
  6. 【請求項６】 前記ワイヤ（７）は、ゴールド（Ａｕ）
    またはアルミニウム（Ａｌ）でなる、請求項１または請
    求項２記載の半導体パッケージ。
JP078208U 1991-11-14 1992-11-13 半導体パツケージ Pending JPH0546045U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19458 1991-11-14
KR2019910019458U KR940007757Y1 (ko) 1991-11-14 1991-11-14 반도체 패키지

Publications (1)

Publication Number Publication Date
JPH0546045U true JPH0546045U (ja) 1993-06-18

Family

ID=19322207

Family Applications (2)

Application Number Title Priority Date Filing Date
JP078208U Pending JPH0546045U (ja) 1991-11-14 1992-11-13 半導体パツケージ
JP9254578A Pending JPH1093001A (ja) 1991-11-14 1997-09-19 半導体パッケージおよびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP9254578A Pending JPH1093001A (ja) 1991-11-14 1997-09-19 半導体パッケージおよびその製造方法

Country Status (4)

Country Link
US (3) US5363279A (ja)
JP (2) JPH0546045U (ja)
KR (1) KR940007757Y1 (ja)
DE (1) DE4238646B4 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165819A (en) 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
US6084309A (en) * 1992-10-20 2000-07-04 Fujitsu Limited Semiconductor device and semiconductor device mounting structure
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
US5812148A (en) * 1993-11-11 1998-09-22 Oki Electric Industry Co., Ltd. Serial access memory
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
TW314650B (ja) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US6043100A (en) * 1996-04-19 2000-03-28 Weaver; Kevin Chip on tape die reframe process
KR0179920B1 (ko) * 1996-05-17 1999-03-20 문정환 칩 사이즈 패키지의 제조방법
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
KR0179925B1 (ko) * 1996-06-14 1999-03-20 문정환 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
KR0179924B1 (ko) * 1996-06-14 1999-03-20 문정환 버텀리드 반도체 패키지
KR100206910B1 (ko) * 1996-06-14 1999-07-01 구본준 반도체 패키지의 디플래쉬 방법
US5863805A (en) * 1996-07-08 1999-01-26 Industrial Technology Research Institute Method of packaging semiconductor chips based on lead-on-chip (LOC) architecture
US5763945A (en) * 1996-09-13 1998-06-09 Micron Technology, Inc. Integrated circuit package electrical enhancement with improved lead frame design
US5907184A (en) 1998-03-25 1999-05-25 Micron Technology, Inc. Integrated circuit package electrical enhancement
US6407333B1 (en) 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
KR100242393B1 (ko) * 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법
KR100234708B1 (en) * 1996-12-18 1999-12-15 Hyundai Micro Electronics Co Blp type semiconductor package and mounting structure thereof
US6097098A (en) 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
DE19708617C2 (de) * 1997-03-03 1999-02-04 Siemens Ag Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
KR100214561B1 (ko) * 1997-03-14 1999-08-02 구본준 버틈 리드 패키지
DE19738588B4 (de) * 1997-09-03 2004-11-25 Infineon Technologies Ag Elektrisches Bauelement mit einer Umhüllung und mit einem in der Umhüllung angeordneten Anschlußbereich und Verfahren zur Herstellung eines solchen elektrischen Bauelements
KR100246587B1 (ko) * 1997-09-19 2000-03-15 유무성 볼 그리드 어레이 반도체 팩키지
KR100253376B1 (ko) 1997-12-12 2000-04-15 김영환 칩 사이즈 반도체 패키지 및 그의 제조 방법
KR100259359B1 (ko) 1998-02-10 2000-06-15 김영환 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US20020125568A1 (en) * 2000-01-14 2002-09-12 Tongbi Jiang Method Of Fabricating Chip-Scale Packages And Resulting Structures
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
EP1324386B1 (de) * 2001-12-24 2011-06-15 ABB Research Ltd. Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
SG105544A1 (en) * 2002-04-19 2004-08-27 Micron Technology Inc Ultrathin leadframe bga circuit package
CN100345296C (zh) * 2002-06-18 2007-10-24 矽品精密工业股份有限公司 具有向下延伸支脚的芯片承载件的多芯片半导体封装件
US6794738B2 (en) 2002-09-23 2004-09-21 Texas Instruments Incorporated Leadframe-to-plastic lock for IC package
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
US6921860B2 (en) 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
CN100446230C (zh) * 2006-01-25 2008-12-24 矽品精密工业股份有限公司 半导体封装结构及其制法
CN100446231C (zh) * 2006-01-25 2008-12-24 矽品精密工业股份有限公司 半导体封装结构及其制法
US7489026B2 (en) * 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
DE102010026312B4 (de) * 2010-07-06 2022-10-20 Phoenix Contact Gmbh & Co. Kg Anschlusskontakt und Verfahren zur Herstellung von Anschlusskontakten
US8901747B2 (en) 2010-07-29 2014-12-02 Mosys, Inc. Semiconductor chip layout
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9666788B2 (en) * 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US20140027890A1 (en) * 2012-07-27 2014-01-30 Integrated Device Technology Inc. Low Stress Package For an Integrated Circuit
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176751A (en) * 1981-04-22 1982-10-30 Toshiba Corp Semiconductor device
JPS60257159A (ja) * 1984-06-01 1985-12-18 Nec Corp 半導体装置
JPH02246125A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体装置及びその製造方法
JPH0247061B2 (ja) * 1983-11-29 1990-10-18 Japan Storage Battery Co Ltd

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877064A (en) * 1974-02-22 1975-04-08 Amp Inc Device for connecting leadless integrated circuit packages to a printed-circuit board
JPS5116701A (en) * 1974-07-31 1976-02-10 Kawasaki Heavy Ind Ltd Sagyodaino shokosochi
JPS5811198A (ja) * 1981-07-15 1983-01-21 共同印刷株式会社 識別カ−ド及びその製法
CA1204213A (en) * 1982-09-09 1986-05-06 Masahiro Takeda Memory card having static electricity protection
FR2547440B1 (fr) * 1983-06-09 1986-02-07 Flonic Sa Procede de fabrication de cartes a memoire et cartes obtenues suivant ce procede
DE3322382A1 (de) * 1983-06-22 1985-01-10 Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt Verfahren zur herstellung von gedruckten schaltungen
JPS6015786A (ja) * 1983-07-06 1985-01-26 Dainippon Printing Co Ltd Ｉｃカ−ドおよびその製造法
US4539472A (en) * 1984-01-06 1985-09-03 Horizon Technology, Inc. Data processing card system and method of forming same
JPS60183745A (ja) * 1984-03-02 1985-09-19 Hitachi Micro Comput Eng Ltd 半導体装置
JPS61222715A (ja) * 1985-03-28 1986-10-03 Mitsubishi Electric Corp 樹脂成形体の製造方法
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
JPS622560A (ja) * 1985-06-27 1987-01-08 Toshiba Corp 樹脂封止型半導体装置
JPS6276540A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置
JPS62134944A (ja) * 1985-12-06 1987-06-18 Nec Corp 半導体装置
JPS62154769A (ja) * 1985-12-27 1987-07-09 Hitachi Ltd 半導体装置
JPS62249464A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 半導体パツケ−ジ
JPS62298146A (ja) * 1986-06-18 1987-12-25 Hitachi Micro Comput Eng Ltd 電子装置
JPS6367763A (ja) * 1986-09-09 1988-03-26 Nec Corp 半導体装置
JPS63151058A (ja) * 1986-12-16 1988-06-23 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS63258050A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体装置
JPS63296252A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
AU2309388A (en) * 1987-08-26 1989-03-31 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and method of producing the same
JPH01161724A (ja) * 1987-12-18 1989-06-26 Citizen Watch Co Ltd 表面実装用半導体装置の製造方法
JP2578148B2 (ja) 1988-01-25 1997-02-05 富士通株式会社 リード付き半導体装置
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2724334B2 (ja) * 1988-08-09 1998-03-09 朝日印刷紙器株式会社 紙函の追加印刷方法
JPH0263142A (ja) * 1988-08-29 1990-03-02 Fujitsu Ltd モールド・パッケージおよびその製造方法
JPH02170456A (ja) * 1988-12-22 1990-07-02 Canon Electron Inc 集積回路構体の実装方法
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
JPH02298146A (ja) * 1989-05-11 1990-12-10 Canon Inc Ｉｓｄｎ複合端末装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH03131059A (ja) * 1989-10-16 1991-06-04 Mitsubishi Electric Corp 半導体装置
JP2754796B2 (ja) * 1989-11-07 1998-05-20 宇部興産株式会社 竪型粉砕機
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
US5235207A (en) * 1990-07-20 1993-08-10 Hitachi, Ltd. Semiconductor device
JPH0494565A (ja) * 1990-08-10 1992-03-26 Toshiba Corp 半導体装置
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5146312A (en) * 1991-02-28 1992-09-08 Lim Thiam B Insulated lead frame for semiconductor packaged devices
KR940007649B1 (ko) * 1991-04-03 1994-08-22 삼성전자 주식회사 반도체 패키지
JPH05166964A (ja) * 1991-12-16 1993-07-02 Hitachi Ltd 半導体装置
KR930014916A (ko) * 1991-12-24 1993-07-23 김광호 반도체 패키지
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
JP3151058B2 (ja) 1992-08-05 2001-04-03 パイオニア株式会社 光ディスク
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
JPH06236956A (ja) * 1993-02-09 1994-08-23 Hitachi Constr Mach Co Ltd 半導体装置及びその製造方法
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
KR100206910B1 (ko) * 1996-06-14 1999-07-01 구본준 반도체 패키지의 디플래쉬 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176751A (en) * 1981-04-22 1982-10-30 Toshiba Corp Semiconductor device
JPH0247061B2 (ja) * 1983-11-29 1990-10-18 Japan Storage Battery Co Ltd
JPS60257159A (ja) * 1984-06-01 1985-12-18 Nec Corp 半導体装置
JPH02246125A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
USRE37413E1 (en) 2001-10-16
KR940007757Y1 (ko) 1994-10-24
DE4238646B4 (de) 2006-11-16
USRE36097E (en) 1999-02-16
KR930012117U (ko) 1993-06-25
DE4238646A1 (en) 1993-06-03
JPH1093001A (ja) 1998-04-10
US5363279A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
JPH0546045U (ja) 半導体パツケージ
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US5789803A (en) Semiconductor package
KR100285664B1 (ko) 스택패키지및그제조방법
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US7709937B2 (en) Method of manufacturing semiconductor device
JPH0629147U (ja) リード露出型半導体パッケージ
KR100674548B1 (ko) 반도체 장치
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JP2000188366A (ja) 半導体装置
US7247933B2 (en) Thin multiple semiconductor die package
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
KR20050079145A (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
JPS60167454A (ja) 半導体装置
US20090001534A1 (en) Two-sided die in a four-sided leadframe based package
JP2001068582A (ja) 半導体装置及びその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
KR970002136B1 (ko) 반도체 패키지
JP4651218B2 (ja) 半導体装置の製造方法
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
JP2001015644A (ja) 半導体パッケージ及びその製造方法