JPH05136285A - セラミツク多層基板 - Google Patents

セラミツク多層基板

Info

Publication number
JPH05136285A
JPH05136285A JP3300111A JP30011191A JPH05136285A JP H05136285 A JPH05136285 A JP H05136285A JP 3300111 A JP3300111 A JP 3300111A JP 30011191 A JP30011191 A JP 30011191A JP H05136285 A JPH05136285 A JP H05136285A
Authority
JP
Japan
Prior art keywords
die bond
bond pad
ceramic
back surface
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3300111A
Other languages
English (en)
Other versions
JP2863358B2 (ja
Inventor
Mitsuo Inagaki
光雄 稲垣
Eiji Mishiro
英治 三代
Hirotaka Kashiwabara
弘隆 柏原
Yasuyuki Baba
康行 馬場
Akira Yamamoto
明 山本
Shigetoshi Segawa
茂俊 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Panasonic Holdings Corp
Original Assignee
Fujitsu Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17880856&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH05136285(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd, Matsushita Electric Industrial Co Ltd filed Critical Fujitsu Ltd
Priority to JP3300111A priority Critical patent/JP2863358B2/ja
Publication of JPH05136285A publication Critical patent/JPH05136285A/ja
Application granted granted Critical
Publication of JP2863358B2 publication Critical patent/JP2863358B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 各種電子機器に使用されるセラミック多層基
板に関するもので、ベアの半導体素子実装をする際に、
安定なワイヤボンディング作業が望めるセラミック多層
基板を提供することを目的とする。 【構成】 搭載される半導体素子６の裏面に接し、その
裏面の電位を固定する為に、セラミック多層基板１の表
面に形成されたダイスボンドパッド４の前記搭載される
半導体素子６の裏面に接しない以外の部分に前記ダイス
ボンドパッド４と電気的に接続されたビア導体２ａを配
置し、セラミック基板材料（グリーンシート）とビア導
体との焼成収縮率の差異により、前記ダイスボンドパッ
ド４に生じる突起部の影響をなくした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子機器に使用される
セラミック多層基板に関するもので、特に搭載される半
導体素子の裏面に接し、その裏面の電位を固定する為に
セラミック多層基板の表面に形成されたダイスボンドパ
ッドとそのダイスボンドを所定の電位に固定する為のビ
アホールとの位置関係に特徴を有する。
【０００２】
【従来の技術】近年、電子回路のデジタル化に伴い、セ
ラミック多層基板が注目されている。以下に従来のセラ
ミック多層基板について説明する。図３及び図４はセラ
ミック多層基板上にベアチップＩＣを搭載した場合の平
面図及び側断面図である。即ち、１は３枚のグリーシー
ト１ａ，１ｂ，１ｃを積層して焼結したセラミック基板
であり、２ａ，２ｂ，２ｃ……は各層間の電気的導通を
得るビア導体、３ａ，３ｂ，３ｃ……は内部導体、４は
ダイスボンドパッド、５ｂ，５ｃ，５ｄ……は金電極で
ある。６は前記ダイスボンドパッド４上に搭載されたベ
アチップＩＣであり、このベアチップＩＣ６の各電極６
ｂ，６ｃ，６ｄ……と前記金電極５ｂ，５ｃ，５ｄ……
間は金ワイヤー７ｂ，７ｃ，７ｄ……によりワイヤボン
ディングされている。
【０００３】
【発明が解決しようとする課題】一般に多層基板のセラ
ミック基板材料（グリーシート１ａ，１ｂ，１ｃ）とビ
ア導体２ａ，２ｃ，２ｆ等の焼成収縮率を完全に一致さ
せることは困難で、その収縮率の違いにより、焼成後図
４に示すごとく、セラミック基板１の表面から約３０〜
５０μｍのビア導体２ａ，２ｂ，２ｃの突起ができるこ
とがある。この為このビア導体２ａ上に形成されたダイ
スボンドパッド４にも突起が形成される。この突起が原
因して搭載された半導体素子が傾き、ワイヤーボンドが
困難になるという問題点を有していた。本発明は上記従
来の問題点を解決するセラミック多層基板を提供するこ
とを目的とする。
【０００４】
【課題を解決するための手段】この目的を達成する為に
本発明のセラミック多層基板は、搭載される半導体素子
の裏面に接して、その裏面の電位を固定する為にセラミ
ック多層基板の表面に形成されているダイスボンドパッ
ドの前記の搭載される半導体素子の裏面に接しない部分
において、前記ダイスボンドパッドと電気的に接続され
たビア導体が配置された構成を有している。
【０００５】
【作用】この構成によれば、仮にセラミック基板の表面
から３０〜５０μｍのビア導体の突起があっても、搭載
された半導体素子の裏面以外の部分にビアホールが配置
されている為、半導体素子が傾かずワイヤアーボンディ
ング工程での品質の劣化はなく、ベアチップ実装ができ
るようになる為、高密度な回路基板が得られる。
【０００６】
【実施例】以下、本発明の一実施例について図１ないし
図２を参照しながら説明する。厚みが約２００μｍの３
枚のセラミックグリーシート１ａ，１ｂ，１ｃの所定の
位置に、ＮＣパンチで０．１５¢のビア孔を明け、Ａｇ
を主成分とする導電ペーストよりなるビア導体をその孔
に充填し、さらに表面にＡｇを主成分とする導電ペース
トを印刷し、所定の内層パターンを形成した。この時表
面層用のグリーンシート１ａには、図１に示すごとく金
電極部のビア導体２ｂ，２ｃ，２ｄ……と導通するよう
に金ペーストを印刷し、金電極５ｂ，５ｃ，５ｄ……を
形成すると同時に、ダイスボンドパッド４を形成した。
この時ダイスボンドパッド４の半導体素子６が搭載され
るであろう位置以外の部分に、ダイスボンドパッド部の
ビア導体２ａを配置しておき、ダイスボンドパッドとビ
ア導体２ａが導通するように、金ペーストでダイスボン
ドパッドを形成した。上記３枚の配線パターンの形成さ
れたグリーンシート１ａ，１ｂ，１ｃを熱圧着し、積層
後に焼成を行い、セラミック多層基板を得た後、このダ
イスボンドパッド部４に半導体素子６を搭載しワイヤー
ボンディングを行った。
【０００７】
【発明の効果】以上のように本発明のセラミック多層基
板は、半導体素子の裏面の電位を固定する為に、セラミ
ック多層基板の表面に形成されているダイスボンドパッ
ドの前記搭載される半導体素子の裏面に接しない部分に
おいて、前記ダイスボンドパッドに接続されるビア導体
を配置したものであり、セラミック基板を構成するグリ
ーンシートとビア導体との間に焼成収縮率の差があっ
て、ビア導体がセラミック基板表面より突出するような
ことがあっても、ダイスボンドパッドの半導体が搭載さ
れる部分は十分な平面性が得られる。従って、搭載され
た半導体素子に傾きは発生せず、安定なワイヤボンディ
ング作業が望めるものである。
【図面の簡単な説明】
【図１】本発明の一実施例におけるセラミック多層基板
に半導体素子が搭載された状態を示す平面図
【図２】図１のＢ−Ｂ線における断面図
【図３】従来のセラミック多層基板に半導体素子が搭載
された状態を示す平面図
【図４】図３のＡ−Ａ線における断面図
【符号の説明】 １ セラミック基板 ２ ビア導体 ３ 内部導体 ４ ダイスボンドパッド ５ 金電極 ６ 半導体素子 ７ 金ワイヤー
フロントページの続き (72)発明者 柏原 弘隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 馬場 康行 香川県高松市寿町２丁目２番10号 松下寿 電子工業株式会社内 (72)発明者 山本 明 香川県高松市寿町２丁目２番10号 松下寿 電子工業株式会社内 (72)発明者 瀬川 茂俊 香川県高松市寿町２丁目２番10号 松下寿 電子工業株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 搭載される半導体素子の裏面に接し、そ
    の裏面の電位を固定する為に、セラミック多層基板の表
    面に形成されたダイスボンドパッドの前記搭載された半
    導体素子の裏面に接しない部分において、前記ダイスボ
    ンドパッドと電気的に接続されたビア導体が配置されて
    いることを特徴とするセラミック多層基板。
JP3300111A 1991-11-15 1991-11-15 セラミック多層基板 Expired - Lifetime JP2863358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3300111A JP2863358B2 (ja) 1991-11-15 1991-11-15 セラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3300111A JP2863358B2 (ja) 1991-11-15 1991-11-15 セラミック多層基板

Publications (2)

Publication Number Publication Date
JPH05136285A true JPH05136285A (ja) 1993-06-01
JP2863358B2 JP2863358B2 (ja) 1999-03-03

Family

ID=17880856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3300111A Expired - Lifetime JP2863358B2 (ja) 1991-11-15 1991-11-15 セラミック多層基板

Country Status (1)

Country Link
JP (1) JP2863358B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022034914A (ja) * 2020-08-19 2022-03-04 株式会社デンソー 電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022034914A (ja) * 2020-08-19 2022-03-04 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
JP2863358B2 (ja) 1999-03-03

Similar Documents

Publication Publication Date Title
JPS62216259A (ja) 混成集積回路の製造方法および構造
JPH0234462B2 (ja)
JPH081936B2 (ja) チップ・キャリア及びその製造方法
JP3016910B2 (ja) 半導体モジュール構造
JPH0575014A (ja) 半導体チツプの実装構造
JP2863358B2 (ja) セラミック多層基板
JP2005136232A (ja) 配線基板
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JPH11274734A (ja) 電子回路装置およびその製造方法
JP2788656B2 (ja) 集積回路用パッケージの製造方法
EP0100727B1 (en) Semiconductor device comprising a ceramic base
JP4587587B2 (ja) 電子部品搭載用基板
JP3470852B2 (ja) 配線基板とその製造方法
KR920005952Y1 (ko) 반도체장치
JPS6016749B2 (ja) 集積回路用パツケ−ジ
JP2004281470A (ja) 配線基板
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JP2743524B2 (ja) 混成集積回路装置
JPS6025910Y2 (ja) 半導体装置
JP2005136235A (ja) 配線基板
JPH0537156A (ja) 多層回路基板及びその製造方法
JP2002124590A (ja) セラミック回路基板及びその製造方法
JPH11135951A (ja) 多層配線基板
JP2569716B2 (ja) 多層厚膜ｉｃ基板の製造法
JP2000124345A (ja) 高密度配線板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981110