JPH0878441A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0878441A JPH0878441A JP6238354A JP23835494A JPH0878441A JP H0878441 A JPH0878441 A JP H0878441A JP 6238354 A JP6238354 A JP 6238354A JP 23835494 A JP23835494 A JP 23835494A JP H0878441 A JPH0878441 A JP H0878441A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- metal layer
- insulator
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 チップを搭載したメタル層と連結したリード
にボンデングを行う半導体装置において、チップ表面素
子にチップ基板で構成されている素子の付加により、本
来の素子の電気的特性が測定不可能になるのを防ぐ。 【構成】 外部リード（６ａ）の内側先端の部位に絶縁
物（２）が固着され、メタル層（３）の上にマウント材
（４）を介して半導体チップ（１）が固着されている。
半導体チップ（１）と外部リード（６ａ）（６ｂ）の内
側接続部位とはボンデングワイヤ（５）で接続されてい
る、そして半導体チップ（１）の外周をプラスチック樹
脂（７）で覆って形成される半導体装置である。メタル
層（３）と外部リード（６ａ）は電気的に絶縁されてい
るので、チップ表面素子の本来の電気的特性を測定する
ことができる。
にボンデングを行う半導体装置において、チップ表面素
子にチップ基板で構成されている素子の付加により、本
来の素子の電気的特性が測定不可能になるのを防ぐ。 【構成】 外部リード（６ａ）の内側先端の部位に絶縁
物（２）が固着され、メタル層（３）の上にマウント材
（４）を介して半導体チップ（１）が固着されている。
半導体チップ（１）と外部リード（６ａ）（６ｂ）の内
側接続部位とはボンデングワイヤ（５）で接続されてい
る、そして半導体チップ（１）の外周をプラスチック樹
脂（７）で覆って形成される半導体装置である。メタル
層（３）と外部リード（６ａ）は電気的に絶縁されてい
るので、チップ表面素子の本来の電気的特性を測定する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に樹脂封止形の半導体装置に関しする。
に樹脂封止形の半導体装置に関しする。
【０００２】
【従来の技術】Ｓｉの２つの横型のショットキダイオー
ドが、同一チップ内にあるようなＳｉツイン型ショット
キダイオードのチップ平面図を図３（ａ）に示す。これ
は、半導体チップ（１）、横型ダイオード（９ａ）、
（９ｂ）ダミーダイオード（１０）、ボンデングパット
（１１ａ）、（１１ｂ）、（１１ｃ）及び配線電極（１
２）から構成される。チップ縦断面図を図３（ｂ）に示
す。Ｐ−基板（１３）、ｎ＋埋込層（１４）、ｎエピタ
キシャル層（１５）、絶縁膜（１６）、ｎ＋拡散層（１
７）、裏面メタライズ層（１８）、配線電極（１２）よ
り構成される。
ドが、同一チップ内にあるようなＳｉツイン型ショット
キダイオードのチップ平面図を図３（ａ）に示す。これ
は、半導体チップ（１）、横型ダイオード（９ａ）、
（９ｂ）ダミーダイオード（１０）、ボンデングパット
（１１ａ）、（１１ｂ）、（１１ｃ）及び配線電極（１
２）から構成される。チップ縦断面図を図３（ｂ）に示
す。Ｐ−基板（１３）、ｎ＋埋込層（１４）、ｎエピタ
キシャル層（１５）、絶縁膜（１６）、ｎ＋拡散層（１
７）、裏面メタライズ層（１８）、配線電極（１２）よ
り構成される。
【０００３】図３（ｃ）は、チップ全体（表面から裏面
まで）を等価回路で表わした図である。ＭＯＳ容量（１
９）はダイオード（９ａ）、（９ｂ）のＭＯＳ容量であ
る。ｎ＋埋込層（１４）とＰ−基板（１３）で形成され
るダイオードのうち、（２０ａ）はダミーダイオード
（１０）のｎ＋埋込層とＰ−基板で形成されるダイオー
ドであり、（２０ｂ）及び（２０ｃ）は、横型ダイオー
ド（９ａ）、（９ｂ）のｎ＋埋込層とＰ−基板で形成さ
れるダイオードである。
まで）を等価回路で表わした図である。ＭＯＳ容量（１
９）はダイオード（９ａ）、（９ｂ）のＭＯＳ容量であ
る。ｎ＋埋込層（１４）とＰ−基板（１３）で形成され
るダイオードのうち、（２０ａ）はダミーダイオード
（１０）のｎ＋埋込層とＰ−基板で形成されるダイオー
ドであり、（２０ｂ）及び（２０ｃ）は、横型ダイオー
ド（９ａ）、（９ｂ）のｎ＋埋込層とＰ−基板で形成さ
れるダイオードである。
【０００４】半導体チップ（１）を従来の３ピンのリー
ドフレームにマウントしてボンデングした図が、図３
（ｄ）である。従来の３ピンのリードフレームはチップ
マウント部と外部リードが電気的に接続されているた
め、電極パット（１１ｂ）と裏面メタライズ層（１８）
間のｎ＋埋込層とＰ−基板で形成されるダイオード（２
０ｂ）がショート状態になり、半導体チップ（１）をマ
ウント後の等価回路は、図３（ｅ）に示すようになる。
ドフレームにマウントしてボンデングした図が、図３
（ｄ）である。従来の３ピンのリードフレームはチップ
マウント部と外部リードが電気的に接続されているた
め、電極パット（１１ｂ）と裏面メタライズ層（１８）
間のｎ＋埋込層とＰ−基板で形成されるダイオード（２
０ｂ）がショート状態になり、半導体チップ（１）をマ
ウント後の等価回路は、図３（ｅ）に示すようになる。
【０００５】図３（ｅ）のようになると、製品選別の際
に（１１ａ）と（１１ｂ）のボンデングパット間の横型
ダイオード（９ａ）の逆方向バイアスのリーク電流を測
定しよとすると、ｎ＋埋込層とＰ−基板で形成されるダ
イオード（２０ａ）の順方向電流を測定してしまい、横
型ダイオード（９ａ）の逆方向リーク電流が測定できな
い。このことは、逆方向電流が大きい、即ち信頼度の低
い素子が選別において除去できないという不具合があ
る。
に（１１ａ）と（１１ｂ）のボンデングパット間の横型
ダイオード（９ａ）の逆方向バイアスのリーク電流を測
定しよとすると、ｎ＋埋込層とＰ−基板で形成されるダ
イオード（２０ａ）の順方向電流を測定してしまい、横
型ダイオード（９ａ）の逆方向リーク電流が測定できな
い。このことは、逆方向電流が大きい、即ち信頼度の低
い素子が選別において除去できないという不具合があ
る。
【０００６】この対策として、半導体チップマウント部
と各々の外部リードが電気的に絶縁されていることが必
要となる。従来技術の一つとして、半導体チップマウン
ト部と各外部リードを電気的に絶縁する方法として、図
４（ａ）（ｂ）に示すように、つりピン（２１）により
電気的に絶縁する方法が採用されている。図４（ａ）は
平面図で、つりピン（２１）を有するリードフレームに
半導体チップ（１）をマウントし、ボンデングを行い、
プラスチック樹脂（７）で封止した半導体装置である。
図４（ｂ）は、図４（ａ）のＣ−Ｃ´部の縦断面図であ
る。図４（ｃ）は、つりピン（２１）を切断する際の状
況を図４（ａ）のＤ−Ｄ´側面から見た図である。
と各々の外部リードが電気的に絶縁されていることが必
要となる。従来技術の一つとして、半導体チップマウン
ト部と各外部リードを電気的に絶縁する方法として、図
４（ａ）（ｂ）に示すように、つりピン（２１）により
電気的に絶縁する方法が採用されている。図４（ａ）は
平面図で、つりピン（２１）を有するリードフレームに
半導体チップ（１）をマウントし、ボンデングを行い、
プラスチック樹脂（７）で封止した半導体装置である。
図４（ｂ）は、図４（ａ）のＣ−Ｃ´部の縦断面図であ
る。図４（ｃ）は、つりピン（２１）を切断する際の状
況を図４（ａ）のＤ−Ｄ´側面から見た図である。
【０００７】もう一つの従来技術として、図５（ａ）
（ｂ）に示すように、絶縁シートを用いる方法が提案さ
れている。図５（ａ）は平面図、図５（ｂ）は、Ｅ−Ｅ
´の縦断面図である。この半導体装置は、半導体チップ
（１）をマウント材（４）を介してマウントする絶縁物
（２）と、該絶縁物に先端が固着された複数の外部リー
ド（６）と該外部リードの一部を含んで半導体チップ
（１）の外周を覆って形成される樹脂とを含んで構成さ
れる（例えば、特開昭６３−２７８３５６号）。
（ｂ）に示すように、絶縁シートを用いる方法が提案さ
れている。図５（ａ）は平面図、図５（ｂ）は、Ｅ−Ｅ
´の縦断面図である。この半導体装置は、半導体チップ
（１）をマウント材（４）を介してマウントする絶縁物
（２）と、該絶縁物に先端が固着された複数の外部リー
ド（６）と該外部リードの一部を含んで半導体チップ
（１）の外周を覆って形成される樹脂とを含んで構成さ
れる（例えば、特開昭６３−２７８３５６号）。
【０００８】
【発明が解決しようとする課題】従来技術の一つであ
る、つりピンタイプの半導体装置の技術的問題は、
（１）耐湿性劣化と、（２）工程中での樹脂クラックで
ある。まず、耐湿性については、プラスチック樹脂で封
止した後図４に示すつりピン（２１）のうち、樹脂外部
に露出している部分を機械的に切断して除去するが、こ
の際の機械的ストレスとユーザ実装時の熱的ストレスに
より、つりピン（２１）とプラスチック樹脂（７）のす
きまがあき、そこから水が浸入し耐湿性が劣化するとい
う問題がある。
る、つりピンタイプの半導体装置の技術的問題は、
（１）耐湿性劣化と、（２）工程中での樹脂クラックで
ある。まず、耐湿性については、プラスチック樹脂で封
止した後図４に示すつりピン（２１）のうち、樹脂外部
に露出している部分を機械的に切断して除去するが、こ
の際の機械的ストレスとユーザ実装時の熱的ストレスに
より、つりピン（２１）とプラスチック樹脂（７）のす
きまがあき、そこから水が浸入し耐湿性が劣化するとい
う問題がある。
【０００９】また、工程中の樹脂クラックについては、
図４（ｃ）に示すように、金型ズレにより、プラスチッ
ク樹脂上側（７ａ）とプラスチック樹脂下側（７ｂ）と
にズレが生じた際に、つりピン（２１）を切断刃（２
２）で機械的に切断する際にクラック（２３）が発生す
る。またつりピン（２１）を切断する際に、金属切断ク
ズがリード切断金型に入り、切断時樹脂面を圧迫し樹脂
クラックが発生する。このように、樹脂クラックが発生
すると、全数外観チェックや金型管理等の工数大という
問題があった。即ち、つりピンによる電気的に絶縁する
方法を採用すると、以下の問題があった。 （１）耐湿性の劣る製品が市場に流出する。 （２）工程中での樹脂クラックが発生することがあるの
で、全数外観チェックや金型管理等の工数大になる。
図４（ｃ）に示すように、金型ズレにより、プラスチッ
ク樹脂上側（７ａ）とプラスチック樹脂下側（７ｂ）と
にズレが生じた際に、つりピン（２１）を切断刃（２
２）で機械的に切断する際にクラック（２３）が発生す
る。またつりピン（２１）を切断する際に、金属切断ク
ズがリード切断金型に入り、切断時樹脂面を圧迫し樹脂
クラックが発生する。このように、樹脂クラックが発生
すると、全数外観チェックや金型管理等の工数大という
問題があった。即ち、つりピンによる電気的に絶縁する
方法を採用すると、以下の問題があった。 （１）耐湿性の劣る製品が市場に流出する。 （２）工程中での樹脂クラックが発生することがあるの
で、全数外観チェックや金型管理等の工数大になる。
【００１０】もう一つの従来の方法としての絶縁シート
を用いる方法では、絶縁物に直接、半導体チップをマウ
ントするので、マウント材（４）の種類が限定され、マ
ウント材料の自由な選択ができない。即ち、半導体チッ
プをマウントする部分の材質が絶縁物であるために、半
導体チップと絶縁物の間に挿入され、半導体チップと絶
縁物を接合するマウント材としてＡｇペーストなどの接
着剤を用いなければならい。これは、マウント材として
合金系マウント材を用いても、絶縁物と合金ができず接
合しないからである。そのために、半導体チップと絶縁
物を接合する場合には、マウント材の種類が限定され、
マウント材料の自由な選択ができない。このように、合
金系のマウント材に比べて接着強度の劣るマウント材を
使わざるを得ないという問題がある。
を用いる方法では、絶縁物に直接、半導体チップをマウ
ントするので、マウント材（４）の種類が限定され、マ
ウント材料の自由な選択ができない。即ち、半導体チッ
プをマウントする部分の材質が絶縁物であるために、半
導体チップと絶縁物の間に挿入され、半導体チップと絶
縁物を接合するマウント材としてＡｇペーストなどの接
着剤を用いなければならい。これは、マウント材として
合金系マウント材を用いても、絶縁物と合金ができず接
合しないからである。そのために、半導体チップと絶縁
物を接合する場合には、マウント材の種類が限定され、
マウント材料の自由な選択ができない。このように、合
金系のマウント材に比べて接着強度の劣るマウント材を
使わざるを得ないという問題がある。
【００１１】
【課題を解決するための手段】本発明は、外部リードの
半導体チップマウント領域上に絶縁物、メタル層、マウ
ント材、半導体チップを順次積層し、前記半導体チップ
マウント領域を備えた外部リードに対して独立の複数の
外部リードと、前記２種類の外部リードの一部を含ん
で、半導体チップの外周を覆って形成される樹脂とを含
むことを特徴とする半導体装置である。また、本発明
は、外部リードの半導体チップマウント領域の絶縁物上
のメタル層に代え、マウント領域を備た外部リードに対
して独立のリードの一部を金属層とすることを特徴とす
る上記の半導体装置である。
半導体チップマウント領域上に絶縁物、メタル層、マウ
ント材、半導体チップを順次積層し、前記半導体チップ
マウント領域を備えた外部リードに対して独立の複数の
外部リードと、前記２種類の外部リードの一部を含ん
で、半導体チップの外周を覆って形成される樹脂とを含
むことを特徴とする半導体装置である。また、本発明
は、外部リードの半導体チップマウント領域の絶縁物上
のメタル層に代え、マウント領域を備た外部リードに対
して独立のリードの一部を金属層とすることを特徴とす
る上記の半導体装置である。
【００１２】
【作用】本発明においては、半導体チップを外部リード
のマウント領域上に絶縁物の層を設け、その上にメタル
層を設け、マウント材を介してメタル層にマウントされ
ているので、半導体チップのＰ−基板の影響を受けず、
半導体チップ表面の回路のみで決定される素子として機
能するものである。そのため、２つのショットキダイオ
ードの逆方向特性を測定でき、大きいリークを持つ素子
を選別にて除去できるものである。また、半導体チップ
がマウント材を介してメタル層上にマウントされるの
で、マウント材の種類が限定されることがなく、マウン
ト材料を自由に選択することができるものである。
のマウント領域上に絶縁物の層を設け、その上にメタル
層を設け、マウント材を介してメタル層にマウントされ
ているので、半導体チップのＰ−基板の影響を受けず、
半導体チップ表面の回路のみで決定される素子として機
能するものである。そのため、２つのショットキダイオ
ードの逆方向特性を測定でき、大きいリークを持つ素子
を選別にて除去できるものである。また、半導体チップ
がマウント材を介してメタル層上にマウントされるの
で、マウント材の種類が限定されることがなく、マウン
ト材料を自由に選択することができるものである。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［実施例１］図１（ａ）及び（ｂ）は、それぞれ本発明
の第１の実施例の平面図、及びＡ−Ａ´縦断面図であ
る。図１（ａ）に示すように、半導体装置は、外部リー
ド（６ａ）の内側先端の部位に絶縁物（２）メタル層
（３）半導体チップ（１）が固着され、半導体チップ
（１）と外部リード（６ａ）（６ｂ）の内側接続部位と
はボンデングワイヤ（５）で接続されている。そして２
種類の外部リード（６ａ）（６ｂ）の一部を含んで半導
体チップ（１）の外周をプラスチック樹脂（７）で覆っ
ているものである。
て説明する。 ［実施例１］図１（ａ）及び（ｂ）は、それぞれ本発明
の第１の実施例の平面図、及びＡ−Ａ´縦断面図であ
る。図１（ａ）に示すように、半導体装置は、外部リー
ド（６ａ）の内側先端の部位に絶縁物（２）メタル層
（３）半導体チップ（１）が固着され、半導体チップ
（１）と外部リード（６ａ）（６ｂ）の内側接続部位と
はボンデングワイヤ（５）で接続されている。そして２
種類の外部リード（６ａ）（６ｂ）の一部を含んで半導
体チップ（１）の外周をプラスチック樹脂（７）で覆っ
ているものである。
【００１４】図１（ｂ）は、図１（ａ）のＡ−Ａ´縦断
面図で、図に示すように外部リード（６ａ）の内側先端
の部位に絶縁物（２）が固着され、そして絶縁物（２）
の上にメタル層（３）が設けられている。メタル層
（３）は、例えば蒸着法、フォトリソグラフィ法又は印
刷法により形成される。メタル層（３）の上にマウント
材（４）を介して半導体チップ（１）が固着されてい
る。外部リード（６ａ）の先端の絶縁物（２）、メタル
層（３）の上にマウント材（４）を金属片で供給載置
し、その上に半導体チップ（１）を載せ、加熱溶融、冷
却して固化し、メタル層（３）の上にマウント材（４）
を介して半導体チップ（１）が固着されているものであ
る。この実施例において、絶縁物上のメタル層としては
例えばＡｕ／Ｔｉ、マウント材としては例えばＡｕＳ
ｎ、半導体チップはＳｉである。またマウント材として
は、ＡｕＳｎ、ＡｕＳｂ、ＡｕＳｉ等があるが、ショッ
トキダイオードの素子を熱的に破壊させないという意味
で低融点のＡｕＳｎを用いるのが好ましい。
面図で、図に示すように外部リード（６ａ）の内側先端
の部位に絶縁物（２）が固着され、そして絶縁物（２）
の上にメタル層（３）が設けられている。メタル層
（３）は、例えば蒸着法、フォトリソグラフィ法又は印
刷法により形成される。メタル層（３）の上にマウント
材（４）を介して半導体チップ（１）が固着されてい
る。外部リード（６ａ）の先端の絶縁物（２）、メタル
層（３）の上にマウント材（４）を金属片で供給載置
し、その上に半導体チップ（１）を載せ、加熱溶融、冷
却して固化し、メタル層（３）の上にマウント材（４）
を介して半導体チップ（１）が固着されているものであ
る。この実施例において、絶縁物上のメタル層としては
例えばＡｕ／Ｔｉ、マウント材としては例えばＡｕＳ
ｎ、半導体チップはＳｉである。またマウント材として
は、ＡｕＳｎ、ＡｕＳｂ、ＡｕＳｉ等があるが、ショッ
トキダイオードの素子を熱的に破壊させないという意味
で低融点のＡｕＳｎを用いるのが好ましい。
【００１５】このように構成することにより、外部リー
ドと同電位のリード内側先端の部位に絶縁物をはさんで
半導体チップをマウントするので、半導体チップが搭載
されているリード内側先端部位と同電位の外部リードに
ボンデングワイヤで接続しても、半導体チップのＰ−基
板の影響を受けず、半導体チップ表面の回路のみで決定
される素子として機能することになる。このことは、２
つのショットキダイオードの逆方向特性を測定でき、大
きいリークを持つ素子を選別にて除去できるので信頼性
の高い半導体素子を市場に供給できる。また、つりピン
を採用していないので、耐湿性に優れ、工程中の樹脂ク
ラックもなく、外観チェック、金型管理等の工数大もな
い。
ドと同電位のリード内側先端の部位に絶縁物をはさんで
半導体チップをマウントするので、半導体チップが搭載
されているリード内側先端部位と同電位の外部リードに
ボンデングワイヤで接続しても、半導体チップのＰ−基
板の影響を受けず、半導体チップ表面の回路のみで決定
される素子として機能することになる。このことは、２
つのショットキダイオードの逆方向特性を測定でき、大
きいリークを持つ素子を選別にて除去できるので信頼性
の高い半導体素子を市場に供給できる。また、つりピン
を採用していないので、耐湿性に優れ、工程中の樹脂ク
ラックもなく、外観チェック、金型管理等の工数大もな
い。
【００１６】［実施例２］図２（ａ）及び（ｂ）は、そ
れぞれ本発明の第２の実施例の平面図、及びＢ−Ｂ´縦
断面図である。図２に示すように、第２の実施例では、
外部リード（６ａ）とリードフレームマウント部（８）
が絶縁物（２）により接続され、リードフレームマウン
ト部（８）の上にマウント材（４）を介して半導体チッ
プ（１）が固着されて、外部リード（６ａ）（６ｂ）を
含むようにして、プラスチック樹脂（７）で封止されて
いる。
れぞれ本発明の第２の実施例の平面図、及びＢ−Ｂ´縦
断面図である。図２に示すように、第２の実施例では、
外部リード（６ａ）とリードフレームマウント部（８）
が絶縁物（２）により接続され、リードフレームマウン
ト部（８）の上にマウント材（４）を介して半導体チッ
プ（１）が固着されて、外部リード（６ａ）（６ｂ）を
含むようにして、プラスチック樹脂（７）で封止されて
いる。
【００１７】図２（ｂ）のＢ−Ｂ´縦断面図に示すよう
に、外部リード（６ａ）の先端部位は折り曲げられ、そ
こに絶縁物（２）が設けられ、その上にリードフレーム
マウント部（８）が接続され、そしてその上にマウント
材（４）を介し、半導体チップ（１）が固着されている
ものである。このリードフレームマウント部（８）は半
導体チップ（１）のマウント領域を備えた外部リード
（６ａ）に対して独立の外部リード（６ｂ）の一部で、
製造工程でマウント部（８）となるものである。この第
２の実施例によれば、リードフレームマウント部（８）
を設けることにより、絶縁物の上にメタル層を形成しな
くても良いという利点がある。
に、外部リード（６ａ）の先端部位は折り曲げられ、そ
こに絶縁物（２）が設けられ、その上にリードフレーム
マウント部（８）が接続され、そしてその上にマウント
材（４）を介し、半導体チップ（１）が固着されている
ものである。このリードフレームマウント部（８）は半
導体チップ（１）のマウント領域を備えた外部リード
（６ａ）に対して独立の外部リード（６ｂ）の一部で、
製造工程でマウント部（８）となるものである。この第
２の実施例によれば、リードフレームマウント部（８）
を設けることにより、絶縁物の上にメタル層を形成しな
くても良いという利点がある。
【００１８】この実施例の半導体装置の製造工程のうち
の、リードフレームマウント部（８）の製作に関すると
ころを図６〜図７で説明する。まず、図６（ａ）に示す
ように、マウント領域をその先端部位設けた外部リード
（６ａ）となるリードフレーム材を台座（２４）に載
せ、ポンチ（２５）により、図６（ｂ）に示すように、
先端部位を折り曲げる。図６（ｃ）は先端部位を折り曲
げた状態の平面図である。次いで、図６（ｄ）に示すよ
うに、この先端部位を折り曲げたリードフレーム材を打
ち抜き加工し、外部リード（６ａ）を形成する。
の、リードフレームマウント部（８）の製作に関すると
ころを図６〜図７で説明する。まず、図６（ａ）に示す
ように、マウント領域をその先端部位設けた外部リード
（６ａ）となるリードフレーム材を台座（２４）に載
せ、ポンチ（２５）により、図６（ｂ）に示すように、
先端部位を折り曲げる。図６（ｃ）は先端部位を折り曲
げた状態の平面図である。次いで、図６（ｄ）に示すよ
うに、この先端部位を折り曲げたリードフレーム材を打
ち抜き加工し、外部リード（６ａ）を形成する。
【００１９】このようにして形成された外部リード（６
ａ）の折り曲げられたところに、絶縁物（２）を介し
て、これと独立の関係となる外部リード（６ｂ）を、図
７（ｅ）に示すように接合する。図７（ｆ）はその断面
図である。次いで、図７（ｇ）に示すように、リードフ
レーム材を所望のパターンに打ち抜き、外部リード（６
ｂ）を形成し、外部リード（６ａ）の先端部位に絶縁物
（２）が設けられ、その上にリードフレームマウント部
（８）が接続されたものが得られるものである。
ａ）の折り曲げられたところに、絶縁物（２）を介し
て、これと独立の関係となる外部リード（６ｂ）を、図
７（ｅ）に示すように接合する。図７（ｆ）はその断面
図である。次いで、図７（ｇ）に示すように、リードフ
レーム材を所望のパターンに打ち抜き、外部リード（６
ｂ）を形成し、外部リード（６ａ）の先端部位に絶縁物
（２）が設けられ、その上にリードフレームマウント部
（８）が接続されたものが得られるものである。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
以下の効果が奏されるものである。 （１）半導体チップがマウント材を介してメタル層上に
マウントされ、該金属が外部リード内側部分と絶縁物を
介して連結されている。従って半導体チップのＰ−基板
の影響を受けず、半導体チップ表面の回路のみで決定さ
れる素子として機能する。即ち、２つのショットキダイ
オードの逆方向特性を測定でき、大きいリークを持つ素
子を選別にて除去できるので、破壊しかけた素子が除去
され、信頼度の高い半導体素子のみが市場に供給され
る。
以下の効果が奏されるものである。 （１）半導体チップがマウント材を介してメタル層上に
マウントされ、該金属が外部リード内側部分と絶縁物を
介して連結されている。従って半導体チップのＰ−基板
の影響を受けず、半導体チップ表面の回路のみで決定さ
れる素子として機能する。即ち、２つのショットキダイ
オードの逆方向特性を測定でき、大きいリークを持つ素
子を選別にて除去できるので、破壊しかけた素子が除去
され、信頼度の高い半導体素子のみが市場に供給され
る。
【００２１】また、半導体チップがマウント材を介して
メタル層上にマウントされるので、即ち絶縁物に直接、
半導体チップをマウントするものではないから、マウン
ト材の種類が限定されることがなく、マウント材料を自
由に選択することができる。例えば、マウント材として
合金系マウント材を用いることも、Ａｇペーストなどの
接着剤を用いることもできる。 （２）つりピンを採用していない。従って耐湿性に優
れ、工程中の樹脂クラックもなく、外観チェック、金型
管理等の工数が省ける。 （３）ピンモールドタイプの１チップ型ツインショット
キが実現でき、電圧−電流特性、容量特性がそろってい
る。本来２個のショットキデバイスが、１個で機能する
ので回路実装が容易。１チップタイプなのでチップマウ
ント時間が半減する。
メタル層上にマウントされるので、即ち絶縁物に直接、
半導体チップをマウントするものではないから、マウン
ト材の種類が限定されることがなく、マウント材料を自
由に選択することができる。例えば、マウント材として
合金系マウント材を用いることも、Ａｇペーストなどの
接着剤を用いることもできる。 （２）つりピンを採用していない。従って耐湿性に優
れ、工程中の樹脂クラックもなく、外観チェック、金型
管理等の工数が省ける。 （３）ピンモールドタイプの１チップ型ツインショット
キが実現でき、電圧−電流特性、容量特性がそろってい
る。本来２個のショットキデバイスが、１個で機能する
ので回路実装が容易。１チップタイプなのでチップマウ
ント時間が半減する。
【図１】 （ａ）は本発明の第１の実施例の平面図、及
び（ｂ）はＡ−Ａ´縦断面図。
び（ｂ）はＡ−Ａ´縦断面図。
【図２】 （ａ）は本発明の第２の実施例の平面図、及
び（ｂ）はＢ−Ｂ´縦断面図。
び（ｂ）はＢ−Ｂ´縦断面図。
【図３】 （ａ）はＳｉツイン型ショットキダイオード
のチップ平面図。（ｂ）はチップ縦断面図。（ｃ）はチ
ップ全体の等価回路で表わした図。（ｄ）は従来の３ピ
ンのリードフレームにマウントしてボンデングした時の
平面図。（ｅ）は、（ｄ）の等価回路。
のチップ平面図。（ｂ）はチップ縦断面図。（ｃ）はチ
ップ全体の等価回路で表わした図。（ｄ）は従来の３ピ
ンのリードフレームにマウントしてボンデングした時の
平面図。（ｅ）は、（ｄ）の等価回路。
【図４】 従来の半導体装置の平面図、Ｃ−Ｃ´から見
た側面図。
た側面図。
【図５】 従来の半導体装置の平面図、及びＥ−Ｅ´縦
断面図。
断面図。
【図６】 リードフレームマウント部の製作を示す図。
【図７】 リードフレームマウント部の製作を示す図。
１ 半導体チップ ２ 絶縁物 ３ メタル層 ４ マウント材 ５ ボンデングワイヤ ６ ６ａ ６ｂ 外部リード ７ プラスチック樹脂 ８ リードフレームマウント部 ９ａ、９ｂ 横型ダイオード １０ ダミーダイオード １１ａ、１１ｂ、１１ｃ ボンデングパット １２ 配線電極 １３ Ｐ−基板 １４ ｎ＋埋込層 １５ ｎエキピタキシャル層 １６ 絶縁膜 １７ ｎ＋拡散層 １８ 裏面メタライズ層 １９ ＭＯＳ容量 ２０ ｎ＋埋込層とＰ−基板で形成されるダイオード ２１ つりピン ２２ 切断刃 ２３ クラック
Claims (2)
- 【請求項１】 第１の外部リードの半導体チップマウン
ト領域上に絶縁物、メタル層、マウント材、半導体チッ
プを順次積層し、前記半導体チップマウント領域を備え
た第１の外部リードに対して独立の複数の第２の外部リ
ードと、これら第１及び第２の外部リードの一部を含ん
で、半導体チップの外周を覆って形成される樹脂とを含
むことを特徴とする半導体装置。 - 【請求項２】 外部リードの半導体チップマウント領域
の絶縁物上のメタル層を第２の外部リードの一部で構成
することを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6238354A JPH0878441A (ja) | 1994-09-06 | 1994-09-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6238354A JPH0878441A (ja) | 1994-09-06 | 1994-09-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878441A true JPH0878441A (ja) | 1996-03-22 |
Family
ID=17028951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6238354A Pending JPH0878441A (ja) | 1994-09-06 | 1994-09-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203195A (ja) * | 2005-01-10 | 2006-08-03 | Velox Semiconductor Corp | 窒化ガリウム半導体デバイス用のパッケージ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136294A (ja) * | 1991-11-12 | 1993-06-01 | Mitsubishi Electric Corp | 半導体装置 |
-
1994
- 1994-09-06 JP JP6238354A patent/JPH0878441A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136294A (ja) * | 1991-11-12 | 1993-06-01 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203195A (ja) * | 2005-01-10 | 2006-08-03 | Velox Semiconductor Corp | 窒化ガリウム半導体デバイス用のパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI379367B (en) | Chip packaging method and structure thereof | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| JP2816239B2 (ja) | 樹脂封止型半導体装置 | |
| US5237202A (en) | Lead frame and semiconductor device using same | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04280664A (ja) | 半導体装置用リードフレーム | |
| KR101036987B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH09172029A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
| JP2000243880A (ja) | 半導体装置とその製造方法 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JP2784235B2 (ja) | リードフレーム及び半導体装置 | |
| JP2003297994A5 (ja) | ||
| WO2020127442A2 (en) | Semiconductor module having a semiconductor and a housing partially enclosing the semiconductor | |
| JP2001077268A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JP3507819B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US7309910B2 (en) | Micro lead frame packages and methods of manufacturing the same | |
| JPH06177280A (ja) | 樹脂封止形半導体装置 | |
| JP4436613B2 (ja) | レーザダイオード用パッケージ | |
| JPH0974160A (ja) | 半導体装置およびその製造方法 | |
| JPH02303055A (ja) | リードフレーム | |
| JP2526534Y2 (ja) | シヨツトキバリアダイオ−ド素子 | |
| JPH1056126A (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JPS59134857A (ja) | 半導体装置 |