JPH05136635A

JPH05136635A - 信号受信装置

Info

Publication number: JPH05136635A
Application number: JP4118069A
Authority: JP
Inventors: Daniel M Dreps; ダニエル・マーク・ドレプス; Raymond P Rizzo; レイモンド・ポール・リゾ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-05-10
Filing date: 1992-04-10
Publication date: 1993-06-01
Also published as: US5295161A

Abstract

(57)【要約】【目的】本発明は性能を低下させる増幅回路のオフセツ
トを除去する平衡コード受信増幅回路２４用の帰還回路
３２を提供することである。【構成】平衡コードにより伝送された光信号を増幅する
際に用いられた差動トランスインピーダンス増幅回路２
４は、増幅回路２４のデイジタル出力を積分し、かつこ
の結果を増幅回路２４の差動入力端子の１つにフイード
バツクするレベル復元回路３２を有する。フイードバツ
ク信号は当該増幅回路２４の出力から不平衡を除去す
る。その後平衡化された増幅回路２４の出力は、受信さ
れた低ビツトエラー率の光信号を正確にサンプリングす
るためにクロツク再構成回路によつて処理される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号受信装置に関し、特
に２値通信受信装置について、平衡コードを処理するフ
アイバ光受信装置における増幅回路のオフセツトを除去
する増幅帰還回路に適用して好適なものである。

【０００２】

【従来の技術】一般的に２値通信受信装置は、マイクロ
ボルトないしミリボルトレンジの信号によつて動作し、
この信号は論理レベルにまで増幅する必要がある。通常
は差動入力装置が用いられる。入力段は完全には平衡が
維持されておらず、多段増幅器を用いた場合各段は前の
オフセツトを加えて増幅する。レーザを用いて光信号を
発生させる場合、レーザ特性もＤＣオフセツト問題の一
因となり得る。増幅回路の出力をゼロにするのに必要な
入力電圧の差分を入力オフセツト電圧と呼ぶ。オフセツ
トは、増幅回路に用いるトランジスタを製造する際に発
生した変動のために生ずる。入力オフセツト電圧は温度
及び時間に応じてドリフトする。不平衡は入力信号と共
に増幅され、当該増幅回路のデイジタル化された出力に
おいてデイジタル化信号の時間周期に歪みを生じさせ
る。

【０００３】

【発明が解決しようとする課題】高速デイジタル（ギガ
ビツトシステム）フアイバ光データシステムは平衡コー
ド系を用い、これによりデータ再現回路を簡略化する。
平衡コード系においては高ビツト及び低ビツトの平均数
が等しい。光学システムにおいて、増幅回路から出力さ
れる信号は例えばラツチ回路を制御することにより増幅
回路のデイジタル出力をサンプリングするクロツク復元
回路によつて処理されるようになされた光学システムの
場合、クロツク復元回路は高いレベル（これを「Ｈ」レ
ベルと呼ぶ）のデイジタルパルス及び低いレベル（これ
を「Ｌ」レベルと呼ぶ）のデイジタルパルスの幅が等し
いということを前提としている。当該パルスの長さが等
しくないとき、データをサンプリングする際のビツトエ
ラー率が増加し、その結果達成し得るデータ伝送率を制
限する結果になる。パルス幅の歪みを低減することによ
り、ビツトエラー率を低下させる。送信装置及び受信装
置間を所望の距離にしたシステムにおいて、ビツトエラ
ー率が増加するとこれがデータの統合性に不利な影響を
与える。感知性が10〔dbm]低下すればオフセツト効果の
原因となり得、オフセツト効果は所望のビツトエラー率
を維持するために約20[km]の距離の不利益を引き起こし
得る。

【０００４】本発明の目的は性能を低下させる増幅回路
のオフセツトを除去する平衡コード受信増幅回路用の帰
還回路を提供することである。

【０００５】本発明の他の目的は最高のビツトエラー率
を増幅回路から得ることができる平衡コード受信増幅回
路用の帰還回路を提供することである。

【０００６】本発明の他の目的は増幅回路と同一の集積
回路にも搭載できる帰還回路を提供することである。

【０００７】本発明のさらに他の目的は、高利得のトラ
ンスインピーダンス増幅回路を用いる際に増幅回路のオ
フセツトを適正に平衡を保たせるようにしたレベル復元
回路を提供することである。

【０００８】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、伝送されて来た平衡コードの多ビ
ツト２値デイジタルメツセージを再現する受信装置１０
において、受信した平衡コードを増幅し、かつ２値デイ
ジタル出力を送出する差動増幅回路２４と、差動増幅回
路２４のデイジタル出力を積分し、かつ差動増幅回路２
４の入力端子の１つにフイードバツク信号を送出する差
動増幅回路２４のデイジタル出力端子に結合された能動
素子レベル復元回路３２とを具えるようにする。

【０００９】

【作用】本発明の１つの特徴は、伝送されて来た平衡コ
ードの多ビツト２値デイジタルメツセージを受信する受
信装置を提供することである。当該受信装置は受信した
平衡コードを増幅し、かつ２値デイジタル出力を供給す
る差動増幅回路を含む。さらに当該増幅回路はデイジタ
ル出力端子に結合され、かつ差動増幅回路の入力端子の
１つにフイードバツク信号を送出する能動素子レベル復
元回路を含む。当該レベル復元回路は増幅回路によつて
与えられた「Ｈ」レベルのデイジタル信号及び「Ｌ」レ
ベルのデイジタル信号のパルス幅の差を決定し、かつパ
ルス幅の差の信号を積分する。この積分されたパルス幅
は、増幅回路から平衡デイジタル出力が得られるように
差動増幅回路の入力端子の１つに送出される信号であ
る。

【００１０】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００１１】以下に参照する図面における同一の符号は
同一の素子を表す。図１には本発明を利用するフアイバ
光受信回路１０を示す。フアイバ光受信回路１０はその
入力端子に光検出ＰＩＮダイオード１２を有する。光１
４が光検出ＰＩＮダイオード１２に入射すると、当該光
検出ＰＩＮダイオード１２は導通状態となる。光検出Ｐ
ＩＮダイオード１２は、低い熱雑音源を与えるダイオー
ド１６及び１８の直列抵抗が低いので、これらダイオー
ド１６及び１８によつてバイアスされる。またバイアス
を与えるために各ダイオード１６及び１８を抵抗に置き
換えることもできる。光検出ＰＩＮダイオード１２のア
ノード及びカソードはＡＣカツプリングコンデンサ２０
及び２２を介して差動トランスインピーダンス（電圧に
対する電流）前置増幅回路２４の差動入力端子に適用さ
れる。前置増幅回路２４の帯域通過は送信されたコード
が走る最長の長さ及び最短の長さに調整され、バツフア
回路２６は前置増幅回路２４の出力端子に接続されて前
置増幅回路２４のＤＣ電圧スウイングをＡＣ電流スウイ
ングに変換するために用いられる。複数の利得セル２８
Ａ〜２８Ｄはバツフア回路２６の出力端子に縦続接続さ
れる。

【００１２】米国特許出願第07/512,304号に記述されて
いるように、好適に実行される各利得セルは、第１及び
第２の共有エミツタ差動トランジスタ、当該トランジス
タのエミツタに結合された電流源並びに電源端子及び第
２のトランジスタのベース間に接続された第１の複数の
順方向にバイアスされた直列ダイオードを含み得る。第
１の利得セルの第１のトランジスタのコレクタは第２の
利得セルの第１のトランジスタのベースに結合され、第
１の利得セルの第２のトランジスタのコレクタは第２の
利得セルの第２のトランジスタのベースに結合される。
バイアスダイオードの固有抵抗が低いため増幅回路の動
作速度は早くなるので、電源電圧を高めずに電流を増幅
することができる。電流源はトランジスタを飽和させず
に、すなわち動作速度を低下させずに、高レベル信号の
利得を制限する。各ダイオードの固有抵抗及びベースの
固有抵抗並びに各トランジスタのエミツタ層は、各セル
の利得がトランジスタのベースに接続されたダイオード
の数と等しくなるように同一にする。駆動回路３０は利
得セル２８Ｄの出力端子に接続される。レベル復元回路
３２は駆動回路３０及び前置増幅回路２４間に接続され
る。シングルエンドレベル復元回路は増幅回路段に存在
するＤＣオフセツトを除去して増幅回路の出力の不平衡
を除去する。

【００１３】図２は図１に示されているレベル復元回路
３２の高レベル回路を示す。電流Ｉを供給する電流源３
６は、電流２Ｉを引き抜く接地されたスイツチ型電流引
抜き回路３８に直列に接続されている。このスイツチ型
電流源は光検出ＰＩＮダイオード１２における「Ｈ」レ
ベルの光及び「Ｌ」レベルの光を表す図１の駆動回路３
０のデイジタル化された出力によつてターンオン及びタ
ーンオフされる。スイツチ型電流源は駆動回路３０の出
力の論理レベルが「Ｌ」レベルのとき動作し、増幅回路
の出力の論理レベルが「Ｈ」レベルのときは動作しな
い。次式（１）は、「Ｈ」レベルのパルス及び「Ｌ」レ
ベルのパルスのパルス幅が等しいとき、電流源及びスイ
ツチ型電流引抜き回路の接続点に供給される信号を示
す。

【００１４】

【数１】

【００１５】ここで時間Ｔ１は駆動回路３０の出力信号
が「Ｈ」レベルであるときの時間であり、時間Ｔ２は駆
動回路３０が「Ｌ」レベルのときの時間である。時間Ｔ
１の間スイツチ型電流引抜き回路は切り離され、また時
間Ｔ２のときスイツチ型電流引抜き回路はスイツチ型電
流引抜き回路及び電流源の接続点に接続してその接続点
から電流を引き抜く。

【００１６】直列に接続されている安定抵抗４０及び積
分コンデンサ４２がスイツチ型電流引抜き回路３８に並
列に接続されている。安定抵抗４０は増幅回路に発振を
生じさせるフイードバツクループにおける不安定性を回
避する。可変抵抗４４の一端は電流源及びスイツチ型電
流引抜き回路の接続点に接続され、可変抵抗４４の他端
は電圧源に接続される。分離抵抗４６は可変抵抗４４及
び安定抵抗４０間に接続され、レベル復元回路３２の出
力端子は当該分離抵抗４６を介して前置増幅回路２４の
反転入力端子に供給される。電流源３６及びスイツチ型
電流引抜き回路３８の接続点からの信号は安定抵抗４０
を介して積分コンデンサ４２に与えられ、積分コンデン
サ４２はこの信号をフイルタリングし、かつ時間Ｔ１及
び時間Ｔ２において生ずる入出力電流の電流時間積比に
基づいて積分コンデンサ４２の両端にＤＣ電圧を形成す
る。次式（２）は安定状態における電流時間平衡条件を
示し、式（４）は電流時間積比を示す。

【００１７】

【数２】

【００１８】電流Ｉｓｏｕｒｃｅは電流源によつて供給
された電流であり、電流Ｉｓｉｎｋはスイツチ型電流引
抜き回路によつて供給された電流により供給される電流
である。Ｔｏｎは増幅回路のデイジタル出力が「Ｈ」レ
ベルのときの時間であり、このときスイツチ型電流源は
切り離されている。Ｔｏｆｆは増幅回路のデイジタル出
力が「Ｌ」レベルであるときの時間であり、スイツチ型
電流源は電流を切り換える。

【００１９】

【数３】と定義すると、

【００２０】

【数４】となる。

【００２１】ＤＣ電圧を抵抗４０及び４６を介して前置
増幅回路２４の入力端子にフイードバツクすることによ
り、「Ｈ」レベルのパルス及び「Ｌ」レベルのパルスの
パルス幅が等しくなるように調整する。例えば積分処理
により積分コンデンサ４２に発生するＤＣ電圧が極端に
「Ｌ」レべル（増幅回路のオフセツトによつて、発生す
る論理「Ｌ」レベルのパルス幅に対して論理「Ｈ」レベ
ルのパルス幅が狭い）のとき、前置増幅回路２４の反転
入力端子へのフイードバツクは、論理「Ｈ」レベルのパ
ルス幅を一段と広くし、かつ論理「Ｌ」レベルのパルス
幅を一段と狭くし、これにより論理「Ｈ」レベルのパル
ス幅を補正する。かかる動作は積分処理が満足されるま
で続けられる。かくして、データストリームによつて発
生された電流時間積が積分コンデンサにＤＣ電圧を発生
したとき、増幅回路にフイードバツクがなされることに
より平衡出力を形成する結果を生ずる。電流源及びスイ
ツチ型電流引抜き回路は不完全な素子から構成されてい
るが、例えばレーザトリミングによつて調整し得る可変
抵抗４４を設けることにより、レベル復元回路における
初期誤差を除去し、例えばスイツチ型電流源の電流が正
確には電流源の電流の２倍にはならないために、この初
期誤差が帰還回路の有効性を低減するおそれがあるよう
な場合でも、当該初期誤差を除去できる。可変抵抗４４
に供給される電圧をゼロ〔ｖ〕又は必要に応じて負の電
圧にすることができる。

【００２２】図３は図２のレベル復元回路に用いられる
トランジスタ及び抵抗を示す。電流を２つの負荷に供給
する電流ミラー回路は、ＰＮＰトランジスタ５０、５
２、５４及び５６を有し、トランジスタ５０、５２及び
５４は整合されている。トランジスタ５０はそのコレク
タから所定の電流Ｉｒｅｆを引き抜かれ、その結果トラ
ンジスタ５０は適正な電圧Ｖｂｅをもつ状態になる。ト
ランジスタ５０には並列に、同じ抵抗値のエミツタ抵抗
５８をもちかつベースが互いに接続されたトランジスタ
５２及び５４が接続されている。エミツタ抵抗５８は同
一の電源に接続される。トランジスタ５６のベースはト
ランジスタ５０のコレクタに接続され、かつそのエミツ
タはトランジスタ５０、５２及び５４のベースに接続さ
れて適正なベース電流を供給する。トランジスタ５６の
コレクタは接地されている。トランジスタ５２のコレク
タの電流は、ＮＰＮトランジスタ６０、６２及び６４を
有する２つの電流を引き抜く電流引抜き回路に供給され
る。トランジスタ６０、６２及び６４は整合されたトラ
ンジスタである。トランジスタ６０はそのコレクタに電
流Ｉを供給され、その結果適正な電圧Ｖｂｅをもつ状態
になる。トランジスタ６２及び６４は同一の電圧値Ｖｂ
ｅを有し、従つて同一の電流を引き抜くようにトランジ
スタ６０と並列に接続されている。エミツタ抵抗６６は
同一の抵抗値を有し、接地されている。トランジスタ６
０、６２及び６４のベースは共通に接続されている。ト
ランジスタ６０のベースはトランジスタ６０のコレクタ
に接続されてベース電流を与える。トランジスタ５４の
コレクタはＮＰＮトランジスタ６８を介してトランジス
タ６２のコレクタに接続されている。ブロツク７０にお
いてダイオードドロツプ及び抵抗によつて達成され得る
ＤＣレベル遷移後の駆動回路３０の正の出力は、トラン
ジスタ６８のベースに接続されている。増幅回路の正の
出力の位相と 180〔°〕異なる位相を有する増幅回路の
負の出力も、ブロツク７０においてＤＣレベル遷移を受
け、ＮＰＮトランジスタ７２のベースに接続されてい
る。トランジスタ７２のコレクタ及びエミツタはそれぞ
れ電源及びトランジスタ６４のコレクタに接続されてい
る。トランジスタ５４及び６８のコレクタの接続点は安
定抵抗４０を介して積分コンデンサ４２に接続されるこ
とにより接地される。またトランジスタ５４及び６８の
コレクタの接続点は可変抵抗４４を介して電源に接続さ
れている。トランジスタ５４及び６８のコレクタの接続
点は分離抵抗４６を介して前置増幅回路２４の反転入力
端子に接続される。

【００２３】動作時、平衡コード系を用いて情報を受信
装置１０に伝送する。平衡コード系において「Ｈ」レベ
ルのパルス及び「Ｌ」レベルのパルスの数は、予め定め
られた数の伝送されたビツト以上である。例えば８を10
に置き換える型式のコード化系においては20ビツトごと
に 50[％] のデユーテイサイクルが達成される。駆動回
路３０の出力端子には、受信装置に伝送されたデイジタ
ル情報に対応するデイジタル化された出力が得られる。
この情報は駆動回路３０の出力をサンプリングするため
のラツチ回路（図示せず）を制御するクロツク復元回路
に与えられる。クロツク復元回路は「Ｈ」レベルのデイ
ジタルパルス及び「Ｌ」レベルのデイジタルパルスの幅
が等しいという事実を前提としている。当該パルスの長
さが等しくないとき、データをサンプリングする際のビ
ツトエラー率が増加し、これが達成することができるデ
ータ伝送率及びデータ伝送距離を制限する結果になる。

【００２４】トランジスタ５４及び６８の２つのコレク
タの接続点の電流パルスは、トランジスタ６８及び７２
がバイアスをかけられて交互に導通状態になるとき生
じ、積分コンデンサ４２によつて積分される。積分コン
デンサ４２は当該電流パルスをフイルタリングして積分
コンデンサ４２の両端に入出力電流の電流時間積比に対
応するＤＣ値になる電圧を提供する。好適な実施例の場
合同一チツプ上において、電流源ミラー動作はＰＮＰト
ランジスタで実行され、電流引抜きミラーはＮＰＮトラ
ンジスタで実行されるので、これら２つの型式のトラン
ジスタ、すなわちＰＮＰトランジスタ及びＮＰＮトラン
ジスタ間には電流利得のような特性に相違がある。ＰＮ
Ｐトランジスタの電流利得は一段と小さいので、ＰＮＰ
トランジスタは供給される電流の２倍以上の電流でなる
引抜き電流のような少ない電流を与える。レベル復元回
路における他のいかなる種類の回路でも、この相違は、
レーザトリミングによる初期の校正中にレベル復元回路
３２を含むチツプを有するモジユールの基板部分に配置
することができる可変抵抗４４によつて補うことができ
る。校正中平衡な「Ｈ」レベルのパルス及び「Ｌ」レベ
ルのパルスの入力を交互に前置増幅回路２４に直接供給
することができる。

【００２５】レベル復元回路はコンデンサに電流を供給
する電流源をもつ能動素子を含むので、当該コンデンサ
は積分回路として動作する。レベル復元回路によつて与
えられるＤＣ補正は、ＤＣ動作時利得が大きいため、ほ
とんど完全になされる。レベル復元回路が受動素子だけ
を有する場合、増幅回路の出力端子に検出される不均衡
は平均化されてフイードバツクされるだけである。不均
衡が補正されないままである場合には、平均化されたも
のはそのままである。本発明においては、いかなる不平
衡があつても、不平衡が補正されるまで、一定の正味の
電流がコンデンサに供給され又は除去される結果にな
る。積分容量の値は、データが走る最大長が前置増幅回
路２４だけの帯域通過によつて減衰される以上に減衰さ
れた周波数以下の周波数応答に適合させるために前置増
幅回路２４の帯域通過以下に選択される。分離抵抗４６
の抵抗値は、前置増幅回路２４の反転入力端子及びレベ
ル復元回路３２間を分離するように選択され、光検出Ｐ
ＩＮダイオード１２によつて供給される電流をレベル復
元回路に向かわせないようにする。

【００２６】図４は 200[Mbit]のパターンにおけるクロ
スオーバ歪みを示す。図５はクロスオーバ歪みが低減さ
れ、かつレベルを復元された出力信号を示し、これによ
りビツトエラー率のペナルテイを増加させずに、一段と
長い距離で通信することができる。

【００２７】200[Mbit]及び１[Gbit]のビツト率を有す
るシステムにおいて、差動増幅回路をもつ能動素子帰還
回路を用いて次式（５）によつて決定されるようにプラ
ス２〔％〕又はマイナス２〔％〕以下に歪みを低減す
る。

【００２８】

【数５】

【００２９】デユアルエンドフイードバツクと比較し
て、前置増幅回路２４の差動入力端子の１つにフイード
バツクされるシングルエンドフイードバツクを用いるこ
とにより、増幅回路の性能を低下させる真性雑音を生じ
させないようにできる。

【００３０】増幅回路のオフセツトを補正する高利得フ
イードバツクをもつ平衡コード通信受信装置については
上述した。

【００３１】上述の通り本発明をその最適な実施例に基
づいて特定的に図示、説明したが、本発明の精神及び範
囲から脱することなく形式及び詳細構成の双方について
種々の変更を加えてもよい。

【００３２】

【発明の効果】上述のように本発明によれば、増幅回路
のオフセツトを除去する平衡コード受信増幅回路用のレ
ベル復元回路を提供することにより、パルス幅の歪みを
低減し、これによつてビツトエラー率を低下させてデー
タ伝送率を簡易かつ確実に高めることができる。

【図面の簡単な説明】

【図１】図１はシングルエンドフイードバツクの増幅回
路を有する光通信受信装置を示す回路図である。

【図２】図２は本発明に従つた図１のレベル復元回路の
「Ｈ」レベル系を示す回路図である。

【図３】図３は図２のレベル復元回路を実行した部分的
なブロツクを示す回路図である。

【図４】図４は補正されていないパルス幅をもつデイジ
タル信号示す波形図である。

【図５】図５は補正されたパルス幅をもつデイジタル信
号を示す波形図である。

【符号の説明】

１０……光受信回路、１２……光検出ＰＩＮダイオー
ド、１４……光、１６、１８……ダイオード、２０、２
２……ＡＣカツプリングコンデンサ、２４……前置増幅
回路、２６……バツフア回路、２８Ａ〜２８Ｄ……利得
セル、３０……駆動回路、３２……レベル復元回路、３
６……電流源、３８……スイツチ型電流引抜き回路、４
０……安定抵抗、４２……積分コンデンサ、４４……可
変抵抗、４６……分離抵抗、５０、５２、５４、５６…
…ＰＮＰトランジスタ、５８、６６……エミツタ抵抗、
６０、６２、６４、６８、７２……ＮＰＮトランジス
タ、７０……ＤＣレベル遷移回路。

フロントページの続き (72)発明者レイモンド・ポール・リゾアメリカ合衆国、ニユーヨーク州13760、ベスタル、シーデイ・ロード、ボツクス・ 386イー、アールデイー１

Claims

【特許請求の範囲】

【請求項１】伝送されて来た平衡コードから多ビツト２
値デイジタルメツセージを再現する受信装置において、受信した平衡コードを増幅し、かつ２値デイジタル出力
を送出する差動増幅回路と、上記差動増幅回路のデイジタル出力を積分し、かつ上記
差動増幅回路の入力端子の１つにフイードバツク信号を
送出する増幅回路のデイジタル出力端子に結合された能
動素子レベル復元回路とを具えることを特徴とする信号
受信装置。
【請求項２】上記レベル復元回路はさらに、上記差動増
幅回路によつて与えられた論理「Ｈ」レベルのデイジタ
ル信号及び論理「Ｌ」レベルのデイジタル信号のパルス
幅の差を決定する手段と、上記差動増幅回路からのデイ
ジタル出力が平衡となるように上記パルス幅の差の信号
を積分し、かつ上記差動増幅回路の上記入力端子の１つ
に上記信号を送出する手段とを具えることを特徴とする
請求項１に記載の信号受信装置。
【請求項３】光学的に伝送されて来た平衡コードから多
ビツト２値デイジタルメツセージを再現するフアイバ光
受信装置において、受信した光信号を電気的信号に変換する光検出回路と、上記電気的信号を増幅しかつ２値デイジタル出力を供給
するようになされていると共に、上記光検出回路に結合
された電流を交互に切り換える差動増幅回路と、上記差動増幅回路のデイジタル出力を積分し、かつ上記
差動増幅回路の入力端子の１つにフイードバツク信号を
供給する上記差動増幅回路のデイジタル出力に結合され
た能動素子レベル復元回路とを具えることを特徴とする
信号受信装置。
【請求項４】上記レベル復元回路はさらに、上記差動増
幅回路によつた与えられた「Ｈ」レベルのデイジタル信
号及び「Ｌ」レベルのデイジタル信号のパルス幅の差を
決定する手段と、上記差動増幅回路からのデイジタル出
力が平衡となるように上記パルス幅の差の信号を積分
し、かつ上記差動増幅回路の上記入力端子の１つに上記
信号を送出する手段とを具えることを特徴とする請求項
３に記載の信号受信装置。