JPH06177664A - ディジタル光受信回路とトランスインピーダンスアンプ回路とプリアンプ回路 - Google Patents
ディジタル光受信回路とトランスインピーダンスアンプ回路とプリアンプ回路Info
- Publication number
- JPH06177664A JPH06177664A JP4189007A JP18900792A JPH06177664A JP H06177664 A JPH06177664 A JP H06177664A JP 4189007 A JP4189007 A JP 4189007A JP 18900792 A JP18900792 A JP 18900792A JP H06177664 A JPH06177664 A JP H06177664A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- input
- differential amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 80
- 230000003287 optical effect Effects 0.000 claims description 51
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000003708 edge detection Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 7
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 18
- 230000007423 decrease Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000008033 biological extinction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/695—Arrangements for optimizing the decision element in the receiver, e.g. by using automatic threshold control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6933—Offset control of the differential preamplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
- H04L25/063—Setting decision thresholds using feedback techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Optical Communication System (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 ＤＣ雑音に強く、高感度で、設計の自由度が
大きく、集積化時のチャンネル間クロストークが少な
く、識別レベル設定値の温度変動が少なく、かつ識別レ
ベルの微調整が容易で、ＡＴＣのリセット時間の短く、
周波数特性等化の容易なバーストモード光受信回路を提
供する。 【構成】 ２モード動作トランスインピーダンスアンプ
回路５０Ｃの前段にプリアンプ回路１０を配し、”０”
レベル時のプリアンプ出力をピーク値検出回路を用いて
検出してＤＣ雑音入力を抑制するフィードバック制御回
路を組込む。プリアンプ１０を２モード動作トランスイ
ンピ−ダンスアンプ回路５０Ｃと独立に設計できるた
め、高感度で、設計の自由度が大きく、また、集積化時
のチャンネル間クロストークが少ないプリアンプ回路を
採用できる。
大きく、集積化時のチャンネル間クロストークが少な
く、識別レベル設定値の温度変動が少なく、かつ識別レ
ベルの微調整が容易で、ＡＴＣのリセット時間の短く、
周波数特性等化の容易なバーストモード光受信回路を提
供する。 【構成】 ２モード動作トランスインピーダンスアンプ
回路５０Ｃの前段にプリアンプ回路１０を配し、”０”
レベル時のプリアンプ出力をピーク値検出回路を用いて
検出してＤＣ雑音入力を抑制するフィードバック制御回
路を組込む。プリアンプ１０を２モード動作トランスイ
ンピ−ダンスアンプ回路５０Ｃと独立に設計できるた
め、高感度で、設計の自由度が大きく、また、集積化時
のチャンネル間クロストークが少ないプリアンプ回路を
採用できる。
Description
【０００１】
【産業上の利用分野】本発明は、光加入者伝送システ
ム、光ＬＡＮ、光インターコネクション装置等の、ベー
スバンド・バースト光信号伝送系の受信器に関する。
ム、光ＬＡＮ、光インターコネクション装置等の、ベー
スバンド・バースト光信号伝送系の受信器に関する。
【０００２】
【従来の技術】バーストデータ用のディジタル光信号受
信器において、バースト内の１ビット目から自動識別レ
ベル調整（ＡＴＣ：オート・スレッシュホルド・コント
ロール）を行う回路として、差動入出力トランスインピ
ーダンスアンプを２つのゲインに切り換えて使う２モー
ド動作トランスインピーダンスがあり、米国特許ＵＳ５
０２５４５６で述べられている。２モード動作トランス
インピーダンスアンプ回路の動作を図面を用いて説明す
る。
信器において、バースト内の１ビット目から自動識別レ
ベル調整（ＡＴＣ：オート・スレッシュホルド・コント
ロール）を行う回路として、差動入出力トランスインピ
ーダンスアンプを２つのゲインに切り換えて使う２モー
ド動作トランスインピーダンスがあり、米国特許ＵＳ５
０２５４５６で述べられている。２モード動作トランス
インピーダンスアンプ回路の動作を図面を用いて説明す
る。
【０００３】図７は、３種類の帰還方式で差動アンプを
用いてトランスインピーダンスアンプを構成した場合の
入出力波形の関係を示す波形説明図である。図７（Ａ）
に示すように、差動アンプ１の逆相出力を、前記差動ア
ンプ１の正相入力に帰還抵抗３を介して帰還し、前記差
動アンプ１の正相出力を前記差動アンプ１の逆相入力に
帰還抵抗４を介して帰還してトランスインピーダンスア
ンプ回路５０Ａを構成すると、帰還抵抗３、４の値がと
もにＲF であれば、入力信号電流５１Ａと出力信号電圧
５１Ａとの間の第１の差動トランスインピーダンスゲイ
ンＺ1 は、ほぼＲF である。
用いてトランスインピーダンスアンプを構成した場合の
入出力波形の関係を示す波形説明図である。図７（Ａ）
に示すように、差動アンプ１の逆相出力を、前記差動ア
ンプ１の正相入力に帰還抵抗３を介して帰還し、前記差
動アンプ１の正相出力を前記差動アンプ１の逆相入力に
帰還抵抗４を介して帰還してトランスインピーダンスア
ンプ回路５０Ａを構成すると、帰還抵抗３、４の値がと
もにＲF であれば、入力信号電流５１Ａと出力信号電圧
５１Ａとの間の第１の差動トランスインピーダンスゲイ
ンＺ1 は、ほぼＲF である。
【０００４】しかるに、図７（Ｂ）に示すように、差動
アンプ１の逆相出力を、前記差動アンプ１の正相入力に
帰還抵抗３を介して帰還し、前記差動アンプ１の逆相入
力に定電圧源５を用いて一定のバイアス電圧を入力して
トランスインピーダンスアンプ回路５０Ｂを構成する
と、帰還抵抗３の値がＲF であれば、入力信号電流５１
Ｂと出力信号電圧５１Ｂとの間の第２の差動トランスイ
ンピーダンスゲインＺ2は、ほぼ２ＲF であり、第１の
差動トランスインピーダンスゲインＺ1 の２倍となる。
アンプ１の逆相出力を、前記差動アンプ１の正相入力に
帰還抵抗３を介して帰還し、前記差動アンプ１の逆相入
力に定電圧源５を用いて一定のバイアス電圧を入力して
トランスインピーダンスアンプ回路５０Ｂを構成する
と、帰還抵抗３の値がＲF であれば、入力信号電流５１
Ｂと出力信号電圧５１Ｂとの間の第２の差動トランスイ
ンピーダンスゲインＺ2は、ほぼ２ＲF であり、第１の
差動トランスインピーダンスゲインＺ1 の２倍となる。
【０００５】ここで、図７（Ｃ）に示すように、差動ア
ンプ１の逆相出力を、前記差動アンプ１の正相入力に帰
還抵抗３を介して帰還し、前記差動アンプ１の正相出力
を、前記差動アンプ１の逆相入力にピーク値検出回路２
を経て帰還抵抗４を介して帰還してトランスインピーダ
ンスアンプ回路５０Ｃを構成すると、同回路５３Ｃは２
つのモードで動作する。”Ｌ”レベルの信号の連続後、
すなわち、ピーク値検出回路がリセットされている状態
で、”Ｈ”レベルの信号が入力すると、該ビットの立ち
上がりにおいて、トランスインピーダンスアンプ回路５
０Ｃはトランスインピーダンスアンプ回路５０Ａと等価
の動作をし、差動トランスインピーダンスゲインは、第
１の差動トランスインピーダンスゲインＺ1 、すなわち
ＲF となる。。このモードをコールド・モードと称す
る。該ビットの立ち下がり以降においては、ピーク値検
出回路２で保持された該ビットのピーク値が直流として
差動アンプ１の逆相入力端子に入力されているため、ト
ランスインピーダンスアンプ回路５０Ｃはトランスイン
ピーダンスアンプ回路５０Ｂと等価の動作をし、差動ト
ランスインピーダンスゲインは、第２の差動トランスイ
ンピーダンスゲインＺ2 、すなわち２ＲF となる。この
モードをウォーム・モードと称する。
ンプ１の逆相出力を、前記差動アンプ１の正相入力に帰
還抵抗３を介して帰還し、前記差動アンプ１の正相出力
を、前記差動アンプ１の逆相入力にピーク値検出回路２
を経て帰還抵抗４を介して帰還してトランスインピーダ
ンスアンプ回路５０Ｃを構成すると、同回路５３Ｃは２
つのモードで動作する。”Ｌ”レベルの信号の連続後、
すなわち、ピーク値検出回路がリセットされている状態
で、”Ｈ”レベルの信号が入力すると、該ビットの立ち
上がりにおいて、トランスインピーダンスアンプ回路５
０Ｃはトランスインピーダンスアンプ回路５０Ａと等価
の動作をし、差動トランスインピーダンスゲインは、第
１の差動トランスインピーダンスゲインＺ1 、すなわち
ＲF となる。。このモードをコールド・モードと称す
る。該ビットの立ち下がり以降においては、ピーク値検
出回路２で保持された該ビットのピーク値が直流として
差動アンプ１の逆相入力端子に入力されているため、ト
ランスインピーダンスアンプ回路５０Ｃはトランスイン
ピーダンスアンプ回路５０Ｂと等価の動作をし、差動ト
ランスインピーダンスゲインは、第２の差動トランスイ
ンピーダンスゲインＺ2 、すなわち２ＲF となる。この
モードをウォーム・モードと称する。
【０００６】この２モードの切り換え動作により、入力
電流の振幅ｉI N のとき、トランスインピ−ダンスアン
プ５０Ｃの出力電圧波形５２Ｃは、”Ｌ”レベル信号連
続時の出力電圧を中心に、”Ｈ”レベルの信号に対して
正方向にｉI n ＲF 、”Ｌ”レベルの信号に対して負方
向にｉI n ＲF だけ振れる波形となる。ここで識別レベ
ルｄを”Ｌ”レベル信号連続時の値よりもわずかに大き
な値とすることにより、トランスインピーダンスアンプ
５０Ｃの出力電圧パルスは常にパルス振幅のほぼ中央で
識別レベルを横切ることとなり、ＡＴＣ動作が実現され
ている。
電流の振幅ｉI N のとき、トランスインピ−ダンスアン
プ５０Ｃの出力電圧波形５２Ｃは、”Ｌ”レベル信号連
続時の出力電圧を中心に、”Ｈ”レベルの信号に対して
正方向にｉI n ＲF 、”Ｌ”レベルの信号に対して負方
向にｉI n ＲF だけ振れる波形となる。ここで識別レベ
ルｄを”Ｌ”レベル信号連続時の値よりもわずかに大き
な値とすることにより、トランスインピーダンスアンプ
５０Ｃの出力電圧パルスは常にパルス振幅のほぼ中央で
識別レベルを横切ることとなり、ＡＴＣ動作が実現され
ている。
【０００７】本回路は微少な入力信号を扱うＤＣ結合ア
ンプ系のため、回路のバイアス電圧のオフセット量の一
定化、すなわち識別レベルｄの一定化が課題となる。オ
フセット量を最小にするためには、差動アンプとピーク
値検出回路の直流特性を等しくすればよい。差動アンプ
１の入力抵抗が十分高ければ、”Ｌ”レベル信号連続
時、すなわちコールド・モ−ド時のトランスインピーダ
ンスアンプ５０Ａは、正相入力電圧、逆相入力電圧、正
相出力電圧、逆相出力電圧がすべて等しい電圧Ｖ0 で安
定動作している。もし、ピーク値検出回路２の直流特性
が差動アンプ１の直流特性と等しければ、ピーク値検出
回路２に差動アンプ１の安定動作点における電圧Ｖ0 を
入力すると、出力電圧もまたＶ0 となる。したがって、
トランスインピーダンスアンプ回路５０Ｃのごとく帰還
ループの片側にピーク値検出回路２を挿入しても、コー
ルド・モード時のオフセットは生じない。
ンプ系のため、回路のバイアス電圧のオフセット量の一
定化、すなわち識別レベルｄの一定化が課題となる。オ
フセット量を最小にするためには、差動アンプとピーク
値検出回路の直流特性を等しくすればよい。差動アンプ
１の入力抵抗が十分高ければ、”Ｌ”レベル信号連続
時、すなわちコールド・モ−ド時のトランスインピーダ
ンスアンプ５０Ａは、正相入力電圧、逆相入力電圧、正
相出力電圧、逆相出力電圧がすべて等しい電圧Ｖ0 で安
定動作している。もし、ピーク値検出回路２の直流特性
が差動アンプ１の直流特性と等しければ、ピーク値検出
回路２に差動アンプ１の安定動作点における電圧Ｖ0 を
入力すると、出力電圧もまたＶ0 となる。したがって、
トランスインピーダンスアンプ回路５０Ｃのごとく帰還
ループの片側にピーク値検出回路２を挿入しても、コー
ルド・モード時のオフセットは生じない。
【０００８】オフセット量、すなわち識別レベルを一定
に保つためには、オフセットの微調整回路も必要であ
る。さらに、同微調整回路の温度安定度も重要である。
に保つためには、オフセットの微調整回路も必要であ
る。さらに、同微調整回路の温度安定度も重要である。
【０００９】従来例では、図８に示すように、差動アン
プ１、ピーク値検出回路２の動作点をなるべく近づける
ため、差動アンプ１、ピーク値検出回路２を構成するエ
ミッタ結合増幅回路１１０、１２０の直流特性を等しく
するとともに、バッファ段のトランジスタの段数を、差
動アンプ１、ピーク値検出回路２ともに２段と等しくし
ていた。また、オフセットの微調整回路１８０として、
トランスインピーダンスアンプの入力端子１３１、１３
２に接続した微小電流源１８１、１８２を用いた。微調
整回路１８０が、帰還抵抗３、４によるトランスインピ
ーダンスアンプ回路全体帰還ループの外側に挿入されて
いるため、出力オフセット量は、周囲温度の変動等によ
る差動アンプ１の開ループゲインの変動の影響を受けな
い。
プ１、ピーク値検出回路２の動作点をなるべく近づける
ため、差動アンプ１、ピーク値検出回路２を構成するエ
ミッタ結合増幅回路１１０、１２０の直流特性を等しく
するとともに、バッファ段のトランジスタの段数を、差
動アンプ１、ピーク値検出回路２ともに２段と等しくし
ていた。また、オフセットの微調整回路１８０として、
トランスインピーダンスアンプの入力端子１３１、１３
２に接続した微小電流源１８１、１８２を用いた。微調
整回路１８０が、帰還抵抗３、４によるトランスインピ
ーダンスアンプ回路全体帰還ループの外側に挿入されて
いるため、出力オフセット量は、周囲温度の変動等によ
る差動アンプ１の開ループゲインの変動の影響を受けな
い。
【００１０】図７（Ａ）に示すように、差動アンプ１の
逆相出力を、前記差動アンプ１の正相入力に帰還抵抗３
を介して帰還し、前記差動アンプ１の正相出力を、前記
差動アンプ１の逆相入力に帰還抵抗４を介して帰還して
トランスインピーダンスアンプ回路５０Ａを構成し、同
トランスインピーダンスアンプ回路５０Ａの正相入力端
子にフォトダイオードを接続してプリアンプとして用い
ると、正相入力端子と逆相入力端子の入力容量に差が生
じ、図６（Ａ）に示すようなカットオフ周波数近くまで
振幅がゆるやかに下降していく周波数特性が得られる。
図６（Ｂ）に示すようなカットオフ周波数まで平坦な周
波数特性を得るため、従来のバーストモード受信回路で
は、図８に示すように差動アンプ１の正相出力と逆相入
力との間に配した帰還抵抗と並列にピーキング用コンデ
ンサ６を挿入し、等化を行っていた。
逆相出力を、前記差動アンプ１の正相入力に帰還抵抗３
を介して帰還し、前記差動アンプ１の正相出力を、前記
差動アンプ１の逆相入力に帰還抵抗４を介して帰還して
トランスインピーダンスアンプ回路５０Ａを構成し、同
トランスインピーダンスアンプ回路５０Ａの正相入力端
子にフォトダイオードを接続してプリアンプとして用い
ると、正相入力端子と逆相入力端子の入力容量に差が生
じ、図６（Ａ）に示すようなカットオフ周波数近くまで
振幅がゆるやかに下降していく周波数特性が得られる。
図６（Ｂ）に示すようなカットオフ周波数まで平坦な周
波数特性を得るため、従来のバーストモード受信回路で
は、図８に示すように差動アンプ１の正相出力と逆相入
力との間に配した帰還抵抗と並列にピーキング用コンデ
ンサ６を挿入し、等化を行っていた。
【００１１】従来例では、上述の２モード動作トランス
インピーダンスアンプを、光受信回路において、受光素
子であるフォトダイオードの出力電流を電圧に変換する
ためのプリアンプとして用いていた。
インピーダンスアンプを、光受信回路において、受光素
子であるフォトダイオードの出力電流を電圧に変換する
ためのプリアンプとして用いていた。
【００１２】
【発明が解決しようとする課題】しかしながら、従来の
バーストモード光受信回路では以下の問題点があった。
バーストモード光受信回路では以下の問題点があった。
【００１３】従来の２モード動作トランスインピーダン
スアンプ回路にＤＣ雑音を入力したときの問題点を図９
を用いて説明する。図９は、従来の２モード動作トラン
スインピーダンスアンプ回路にＤＣ雑音を入力したとき
の動作を示す波形説明図である。従来のバーストモード
光受信回路では、識別レベルが一定に固定されているた
め、図９に示すように、入力信号光に光源の消光比劣
化、クロストーク光の混入、フォトダイオードの暗電流
等によってＤＣ雑音電流が入力すると、”Ｌ”レベルの
信号が”Ｈ”レベルと誤って識別されるという問題点が
あった。
スアンプ回路にＤＣ雑音を入力したときの問題点を図９
を用いて説明する。図９は、従来の２モード動作トラン
スインピーダンスアンプ回路にＤＣ雑音を入力したとき
の動作を示す波形説明図である。従来のバーストモード
光受信回路では、識別レベルが一定に固定されているた
め、図９に示すように、入力信号光に光源の消光比劣
化、クロストーク光の混入、フォトダイオードの暗電流
等によってＤＣ雑音電流が入力すると、”Ｌ”レベルの
信号が”Ｈ”レベルと誤って識別されるという問題点が
あった。
【００１４】２モード動作トランスインピーダンスアン
プ回路では、ＧＢ積一定の差動アンプを２つのモードに
切り換えて用いているため、コールド・モード動作時と
ウォーム・モード動作時で、トランスインピーダンスゲ
インのみならず、帯域においても２倍の差が生じる。す
なわち、ウォーム・モード時の帯域は、コールド・モー
ド時の帯域の１／２となる。
プ回路では、ＧＢ積一定の差動アンプを２つのモードに
切り換えて用いているため、コールド・モード動作時と
ウォーム・モード動作時で、トランスインピーダンスゲ
インのみならず、帯域においても２倍の差が生じる。す
なわち、ウォーム・モード時の帯域は、コールド・モー
ド時の帯域の１／２となる。
【００１５】トランスインピーダンスアンプ回路を光受
信回路のプリアンプとして用いる場合、帰還抵抗による
熱雑音を低減するためには、必要十分な帯域を確保でき
る範囲で帰還抵抗の値を大きくすることが重要である。
２モード動作トランスインピーダンスアンプ回路を用い
た光受信回路では最小受光レベルはコールド・モードに
おける”Ｌ”レベル信号連続時の出力と識別レベルｄの
差電圧で定まり、この差電圧はコールド・モード動作時
の雑音電圧に対して十分な余裕が得られる範囲でしか低
減できない。しかるに、従来のバーストモード光受信回
路では、２モード動作トランスインピーダンスアンプ回
路をプリアンプとして用いているため、ウォーム・モー
ドにおいて必要十分な帯域を確保できる範囲で帰還抵抗
の値を大きくする。この帰還抵抗値が、コールド・モー
ドの動作専用に最適化して設計した場合の値の約１／２
となってしまうという問題点があった。
信回路のプリアンプとして用いる場合、帰還抵抗による
熱雑音を低減するためには、必要十分な帯域を確保でき
る範囲で帰還抵抗の値を大きくすることが重要である。
２モード動作トランスインピーダンスアンプ回路を用い
た光受信回路では最小受光レベルはコールド・モードに
おける”Ｌ”レベル信号連続時の出力と識別レベルｄの
差電圧で定まり、この差電圧はコールド・モード動作時
の雑音電圧に対して十分な余裕が得られる範囲でしか低
減できない。しかるに、従来のバーストモード光受信回
路では、２モード動作トランスインピーダンスアンプ回
路をプリアンプとして用いているため、ウォーム・モー
ドにおいて必要十分な帯域を確保できる範囲で帰還抵抗
の値を大きくする。この帰還抵抗値が、コールド・モー
ドの動作専用に最適化して設計した場合の値の約１／２
となってしまうという問題点があった。
【００１６】従来のバーストモード光受信回路では、２
モード動作トランスインピーダンスアンプ回路をプリア
ンプとして用いているため、同一の直流特性という条件
のもとで、低雑音が要求される差動アンプと、ボルテー
ジフォロワの発振防止のための十分な位相余裕が要求さ
れる高速のピーク値検出回路を同時に実現しなければな
らないため、設計の自由度が少ないという問題点があっ
た。
モード動作トランスインピーダンスアンプ回路をプリア
ンプとして用いているため、同一の直流特性という条件
のもとで、低雑音が要求される差動アンプと、ボルテー
ジフォロワの発振防止のための十分な位相余裕が要求さ
れる高速のピーク値検出回路を同時に実現しなければな
らないため、設計の自由度が少ないという問題点があっ
た。
【００１７】バーストモード光受信回路の重要な適用分
野として、コンピュータのプロセッサ間等の光インター
コネクション装置がある。光インターコネクションの分
野では、光送受信器の小型化が特に重要であり、そのた
めの手段として、受信回路用ＩＣのアレイ化が有効であ
る。光受信回路用アレイＩＣにおいて特に問題となるの
はプリアンプ回路間の電源線経由のクロストークであ
り、クロストークを低減するためには、信号入力の有無
にかかわらず一定の回路電流が流れる差動回路が適して
いる。しかしながら、従来のバーストモード光受信回路
では、信号入力の立ち上がり時に回路電流が急変するピ
ーク値検出回路を組み込んだ２モード動作トランスイン
ピーダンスアンプ回路をプリアンプとして用いているた
め、アレイ光受信器を構成する際にプリアンプの電源部
にチャンネルごとにフィルタを挿入する必要が生じ、プ
リアンプ回路のアレイ化が困難であるという問題点があ
った。 従来のバーストモード光受信回路を構成してい
る２モード動作トランスインピーダンスアンプ回路で
は、差動アンプ１とピーク値検出回路２の直流特性が厳
密には一致していない。この理由を図８を用いて説明す
る。図８は、従来の２モード動作トランスインピーダン
スアンプ回路の回路構成を示す回路図である。差動アン
プ１のバッファ段１段目のトランジスタ１１５（１１
７）では２段目のトランジスタ１１６（１１８）のダイ
オード接続により十分な電流が流れているためベース・
エミッタ間電圧がほぼ０．８Ｖであるのに対し、ピーク
値検出回路２では、バッファ段１段目のトランジスタ１
２５はピーク値を保持するコンデンサ１２９の駆動用で
あり、トランジスタ１２５には電流がほとんど流れずベ
ース・エミッタ間電流がほぼ０．５Ｖである。トランジ
スタ１１５（１１７）とトランジスタ１２５のベース・
エミッタ間電圧に０．３Ｖ程度の差があるため、トラン
スインピーダンスアンプ回路全体としてオフセットが生
じ、差動アンプ１の開ループゲインの温度依存性によ
り、オフセットが大きな温度依存性をもつという問題点
があった。ジャーナル・オブ・ライトウェーブ・テクノ
ロジ（Ｊｏｕｒｎａｌｏｆ Ｌｉｇｈｔｗａｖｅ Ｔｅ
ｃｈｎｏｌｏｇｙ）第８巻第１２号１９００頁によれ
ば、オフセットの温度依存性により、温度−２０°Ｃか
ら８０°Ｃの範囲内で約３ｄＢという大きな受信感度の
パワーペナルティが生じるものと見積れる。
野として、コンピュータのプロセッサ間等の光インター
コネクション装置がある。光インターコネクションの分
野では、光送受信器の小型化が特に重要であり、そのた
めの手段として、受信回路用ＩＣのアレイ化が有効であ
る。光受信回路用アレイＩＣにおいて特に問題となるの
はプリアンプ回路間の電源線経由のクロストークであ
り、クロストークを低減するためには、信号入力の有無
にかかわらず一定の回路電流が流れる差動回路が適して
いる。しかしながら、従来のバーストモード光受信回路
では、信号入力の立ち上がり時に回路電流が急変するピ
ーク値検出回路を組み込んだ２モード動作トランスイン
ピーダンスアンプ回路をプリアンプとして用いているた
め、アレイ光受信器を構成する際にプリアンプの電源部
にチャンネルごとにフィルタを挿入する必要が生じ、プ
リアンプ回路のアレイ化が困難であるという問題点があ
った。 従来のバーストモード光受信回路を構成してい
る２モード動作トランスインピーダンスアンプ回路で
は、差動アンプ１とピーク値検出回路２の直流特性が厳
密には一致していない。この理由を図８を用いて説明す
る。図８は、従来の２モード動作トランスインピーダン
スアンプ回路の回路構成を示す回路図である。差動アン
プ１のバッファ段１段目のトランジスタ１１５（１１
７）では２段目のトランジスタ１１６（１１８）のダイ
オード接続により十分な電流が流れているためベース・
エミッタ間電圧がほぼ０．８Ｖであるのに対し、ピーク
値検出回路２では、バッファ段１段目のトランジスタ１
２５はピーク値を保持するコンデンサ１２９の駆動用で
あり、トランジスタ１２５には電流がほとんど流れずベ
ース・エミッタ間電流がほぼ０．５Ｖである。トランジ
スタ１１５（１１７）とトランジスタ１２５のベース・
エミッタ間電圧に０．３Ｖ程度の差があるため、トラン
スインピーダンスアンプ回路全体としてオフセットが生
じ、差動アンプ１の開ループゲインの温度依存性によ
り、オフセットが大きな温度依存性をもつという問題点
があった。ジャーナル・オブ・ライトウェーブ・テクノ
ロジ（Ｊｏｕｒｎａｌｏｆ Ｌｉｇｈｔｗａｖｅ Ｔｅ
ｃｈｎｏｌｏｇｙ）第８巻第１２号１９００頁によれ
ば、オフセットの温度依存性により、温度−２０°Ｃか
ら８０°Ｃの範囲内で約３ｄＢという大きな受信感度の
パワーペナルティが生じるものと見積れる。
【００１８】従来のバーストモード光受信回路を構成し
ている２モード動作トランスインピーダンスアンプ回路
では、図８に示すようにオフセットの微調整にサブマイ
クロアンペアオーダの微小電流源１８１、１８２を用い
ているため、数メガオームの可変抵抗が必要となり、回
路を搭載する基板の絶縁抵抗に制約を受けるという問題
点があった。
ている２モード動作トランスインピーダンスアンプ回路
では、図８に示すようにオフセットの微調整にサブマイ
クロアンペアオーダの微小電流源１８１、１８２を用い
ているため、数メガオームの可変抵抗が必要となり、回
路を搭載する基板の絶縁抵抗に制約を受けるという問題
点があった。
【００１９】従来のバーストモード光受信回路では、信
号強度の強いパルス列６２の直後に信号強度の弱いパル
ス列６３が入力した場合、図１０に示すように、ピーク
値検出回路で保持されている電圧が弱いパルス列６３の
ピーク値に以下に自然放電されてコールド・モードに復
帰する、すなわちＡＴＣがリセットされるまで、弱いパ
ルス列６３に対応したトランスインピーダンスアンプ出
力が識別レベルｄに達せず符号誤りを生じる。そのた
め、ＴＤＭＡシステムの受信器として用いる場合にスロ
ット間のガードタイムの低減に制約を与えるという欠点
があった。
号強度の強いパルス列６２の直後に信号強度の弱いパル
ス列６３が入力した場合、図１０に示すように、ピーク
値検出回路で保持されている電圧が弱いパルス列６３の
ピーク値に以下に自然放電されてコールド・モードに復
帰する、すなわちＡＴＣがリセットされるまで、弱いパ
ルス列６３に対応したトランスインピーダンスアンプ出
力が識別レベルｄに達せず符号誤りを生じる。そのた
め、ＴＤＭＡシステムの受信器として用いる場合にスロ
ット間のガードタイムの低減に制約を与えるという欠点
があった。
【００２０】従来のバーストモード光受信回路では、差
動入力プリアンプの正相入力・逆相入力の入力容量のマ
ッチングをとるために、帰還抵抗４に並列にコンデンサ
６を配していた。しかしながら、正相入力に接続される
さまざまな寄生容量のフォトダイオードに対して最適な
ピーキングを行うために、試行錯誤によってコンデンサ
６の値を定める必要があった。
動入力プリアンプの正相入力・逆相入力の入力容量のマ
ッチングをとるために、帰還抵抗４に並列にコンデンサ
６を配していた。しかしながら、正相入力に接続される
さまざまな寄生容量のフォトダイオードに対して最適な
ピーキングを行うために、試行錯誤によってコンデンサ
６の値を定める必要があった。
【００２１】本発明は、ＤＣ雑音に強く、高感度で、設
計の自由度が大きく、集積化時のチャンネル間クロスト
ークが少なく、識別レベル設定値の温度変動が少なく、
かつ識別レベルの微調整が容易で、ＡＴＣのリセット時
間の短く、周波数特性等化の容易なバーストモード光受
信回路を提供することを目的としている。
計の自由度が大きく、集積化時のチャンネル間クロスト
ークが少なく、識別レベル設定値の温度変動が少なく、
かつ識別レベルの微調整が容易で、ＡＴＣのリセット時
間の短く、周波数特性等化の容易なバーストモード光受
信回路を提供することを目的としている。
【００２２】
【課題を解決するための手段】上述した問題点を解決す
るため、本発明のバーストモード光受信回路では、差動
アンプの逆相出力を、フォトダイオードの接続された前
記差動アンプの正相入力に帰還抵抗を介して帰還し、前
記差動アンプの正相出力を、前記差動アンプの逆相入力
に帰還抵抗を介して帰還して構成した、トランスインピ
ーダンス型プリアンプ回路と、前記プリアンプ回路の後
段に配した、差動アンプの逆相出力を帰還抵抗を介して
前記差動アンプの正相入力に帰還し、前記差動アンプの
正相出力を、前記差動アンプと互いに特性の一致したピ
ーク値検出回路を経て前記差動アンプの逆相入力に帰還
抵抗を介して帰還して構成した、トランスインピーダン
スアンプ回路とを含んでＤＣ結合ディジタル光受信回路
を構成する。
るため、本発明のバーストモード光受信回路では、差動
アンプの逆相出力を、フォトダイオードの接続された前
記差動アンプの正相入力に帰還抵抗を介して帰還し、前
記差動アンプの正相出力を、前記差動アンプの逆相入力
に帰還抵抗を介して帰還して構成した、トランスインピ
ーダンス型プリアンプ回路と、前記プリアンプ回路の後
段に配した、差動アンプの逆相出力を帰還抵抗を介して
前記差動アンプの正相入力に帰還し、前記差動アンプの
正相出力を、前記差動アンプと互いに特性の一致したピ
ーク値検出回路を経て前記差動アンプの逆相入力に帰還
抵抗を介して帰還して構成した、トランスインピーダン
スアンプ回路とを含んでＤＣ結合ディジタル光受信回路
を構成する。
【００２３】上述した問題点を解決するため、本発明の
バーストモード光受信回路では、差動アンプの逆相出力
を帰還抵抗を介して前記差動アンプの正相入力に帰還
し、前記差動アンプの正相出力を、前記差動アンプと互
いに特性の一致したピーク値検出回路を経て前記差動ア
ンプの逆相入力に帰還抵抗を介して帰還して構成した、
トランスインピーダンスアンプ回路において、前記差動
アンプを、エミッタ結合増幅回路入力段と、ダ−リント
ン接続された第１および第２の２つのトランジスタ２対
のエミッタフォロワ出力段とで構成し、前記ピーク値検
出回路を、前記差動アンプを構成するエミッタ結合増幅
回路と直流動作点の等しいエミッタ結合増幅回路入力段
と、前記エミッタ結合回路の正相出力にベースを、ピー
ク値を保持するホールドコンデンサにエミッタを接続し
た電流ブロック用トランジスタと、前記電流ブロック用
トランジスタのエミッタにベースを、前記エミッタ結合
増幅回路の逆相入力にエミッタを接続したバッファ用ト
ランジスタとで構成する。
バーストモード光受信回路では、差動アンプの逆相出力
を帰還抵抗を介して前記差動アンプの正相入力に帰還
し、前記差動アンプの正相出力を、前記差動アンプと互
いに特性の一致したピーク値検出回路を経て前記差動ア
ンプの逆相入力に帰還抵抗を介して帰還して構成した、
トランスインピーダンスアンプ回路において、前記差動
アンプを、エミッタ結合増幅回路入力段と、ダ−リント
ン接続された第１および第２の２つのトランジスタ２対
のエミッタフォロワ出力段とで構成し、前記ピーク値検
出回路を、前記差動アンプを構成するエミッタ結合増幅
回路と直流動作点の等しいエミッタ結合増幅回路入力段
と、前記エミッタ結合回路の正相出力にベースを、ピー
ク値を保持するホールドコンデンサにエミッタを接続し
た電流ブロック用トランジスタと、前記電流ブロック用
トランジスタのエミッタにベースを、前記エミッタ結合
増幅回路の逆相入力にエミッタを接続したバッファ用ト
ランジスタとで構成する。
【００２４】上述した問題点を解決するため、本発明の
バーストモード光受信回路では、差動アンプの逆相出力
を帰還抵抗を介して前記差動アンプの正相入力に帰還
し、前記差動アンプの正相出力を、前記差動アンプと互
いに特性の一致したピーク値検出回路を経て前記差動ア
ンプの逆相入力に帰還抵抗を介して帰還して構成した、
トランスインピーダンスアンプ回路において、前記差動
アンプおよび前記ピーク値検出回路を構成するエミッタ
結合増幅回路において、該増幅回路を構成するトランジ
スタのエミッタに直列にエミッタ帰還抵抗が挿入されて
おり、かつ、前記差動アンプを構成するエミッタ結合増
幅回路と前記ピーク値検出回路を構成するエミッタ結合
回路の直流動作点の差を調整する調整回路を有する。
バーストモード光受信回路では、差動アンプの逆相出力
を帰還抵抗を介して前記差動アンプの正相入力に帰還
し、前記差動アンプの正相出力を、前記差動アンプと互
いに特性の一致したピーク値検出回路を経て前記差動ア
ンプの逆相入力に帰還抵抗を介して帰還して構成した、
トランスインピーダンスアンプ回路において、前記差動
アンプおよび前記ピーク値検出回路を構成するエミッタ
結合増幅回路において、該増幅回路を構成するトランジ
スタのエミッタに直列にエミッタ帰還抵抗が挿入されて
おり、かつ、前記差動アンプを構成するエミッタ結合増
幅回路と前記ピーク値検出回路を構成するエミッタ結合
回路の直流動作点の差を調整する調整回路を有する。
【００２５】上述した問題点を解決するため、本発明の
バーストモード光受信回路では、差動アンプの逆相出力
を帰還抵抗を介して前記差動アンプの正相入力に帰還
し、前記差動アンプの正相出力を、前記差動アンプと互
いに特性の一致したピーク値検出回路を経て前記差動ア
ンプの逆相入力に帰還抵抗を介して帰還して構成した、
トランスインピーダンスアンプ回路において、前記ピー
ク値検出回路において、ピーク値を保持するホールドコ
ンデンサに並列に、該ホールドコンデンサに充電された
電荷をリークするスイッチが配し、該ピーク値検出回路
を構成するエミッタ結合増幅回路の出力を少なくともエ
ッジ検出回路および遅延回路を経て前記スイッチのオン
・オフを行うトリガ端子を接続する。
バーストモード光受信回路では、差動アンプの逆相出力
を帰還抵抗を介して前記差動アンプの正相入力に帰還
し、前記差動アンプの正相出力を、前記差動アンプと互
いに特性の一致したピーク値検出回路を経て前記差動ア
ンプの逆相入力に帰還抵抗を介して帰還して構成した、
トランスインピーダンスアンプ回路において、前記ピー
ク値検出回路において、ピーク値を保持するホールドコ
ンデンサに並列に、該ホールドコンデンサに充電された
電荷をリークするスイッチが配し、該ピーク値検出回路
を構成するエミッタ結合増幅回路の出力を少なくともエ
ッジ検出回路および遅延回路を経て前記スイッチのオン
・オフを行うトリガ端子を接続する。
【００２６】上述した問題点を解決するため、本発明の
バーストモード光受信回路では、前記リーク用スイッチ
を内蔵したトランスインピーダンスアンプ回路におい
て、前記ピーク値検出回路を構成するエミッタ結合増幅
回路の出力と前記スイッチのトリガ端子の間のいずれか
の部位に、外部入力でオン・オフ可能なアナログスイッ
チが挿入する。
バーストモード光受信回路では、前記リーク用スイッチ
を内蔵したトランスインピーダンスアンプ回路におい
て、前記ピーク値検出回路を構成するエミッタ結合増幅
回路の出力と前記スイッチのトリガ端子の間のいずれか
の部位に、外部入力でオン・オフ可能なアナログスイッ
チが挿入する。
【００２７】上述した問題点を解決するため、本発明の
バーストモード光受信回路では、入力ディジタル光信号
の各ビットの光入力レベルのうち最も低い入力レベル
時、あるいは無信号時のプリアンプ回路出力レベルを検
出する”Ｌ”レベル検出回路と、前記”Ｌ”レベル検出
回路出力と基準電圧との差を増幅して前記プリアンプの
オフセット調整回路の入力に帰還するフィードバック制
御回路を備える。
バーストモード光受信回路では、入力ディジタル光信号
の各ビットの光入力レベルのうち最も低い入力レベル
時、あるいは無信号時のプリアンプ回路出力レベルを検
出する”Ｌ”レベル検出回路と、前記”Ｌ”レベル検出
回路出力と基準電圧との差を増幅して前記プリアンプの
オフセット調整回路の入力に帰還するフィードバック制
御回路を備える。
【００２８】上述した問題点を解決するため、本発明の
バーストモード光受信回路では、前記フィードバック制
御回路を備えたプリアンプ回路において、前記”Ｌ”レ
ベル検出回路がピーク値検出回路であり、前記プリアン
プと該ピーク値検出回路の間に差動入出力ブースタアン
プを備え、該ブースタアンプの逆相出力が該ピーク値検
出回路入力に接続し、前記基準電圧を前記ブースタアン
プの入力差電圧が零であるときの前記ブースタアンプ出
力に等しい発生電圧を前記ピーク値検出回路と直流動作
点の等しいバッファアンプを経て出力させた電圧とし、
前記オフセット調整回路の入力端子を前記プリアンプ回
路の入力端子に接続された抵抗のプリアンプ回路入力端
子と反対の端子とし、前記フィードバック制御回路を差
動アンプと低減通過フィルタとで構成する。
バーストモード光受信回路では、前記フィードバック制
御回路を備えたプリアンプ回路において、前記”Ｌ”レ
ベル検出回路がピーク値検出回路であり、前記プリアン
プと該ピーク値検出回路の間に差動入出力ブースタアン
プを備え、該ブースタアンプの逆相出力が該ピーク値検
出回路入力に接続し、前記基準電圧を前記ブースタアン
プの入力差電圧が零であるときの前記ブースタアンプ出
力に等しい発生電圧を前記ピーク値検出回路と直流動作
点の等しいバッファアンプを経て出力させた電圧とし、
前記オフセット調整回路の入力端子を前記プリアンプ回
路の入力端子に接続された抵抗のプリアンプ回路入力端
子と反対の端子とし、前記フィードバック制御回路を差
動アンプと低減通過フィルタとで構成する。
【００２９】上述した問題点を解決するため、本発明の
バーストモード光受信回路では、差動アンプの逆相出力
を、フォトダイオードの接続された前記差動アンプの正
相入力に帰還抵抗を介して帰還し、前記差動アンプの正
相出力を、前記差動アンプの逆相入力に帰還抵抗を介し
て、もしくはピーク値検出回路および帰還抵抗を介して
帰還して構成した、トランスインピーダンス型プリアン
プ回路において、フォトダイオードの寄生容量にほぼ等
しい値の電気容量を持つ素子を前記差動アンプの逆相入
力とグランド、もしくは逆相入力と電源間に挿入する。
バーストモード光受信回路では、差動アンプの逆相出力
を、フォトダイオードの接続された前記差動アンプの正
相入力に帰還抵抗を介して帰還し、前記差動アンプの正
相出力を、前記差動アンプの逆相入力に帰還抵抗を介し
て、もしくはピーク値検出回路および帰還抵抗を介して
帰還して構成した、トランスインピーダンス型プリアン
プ回路において、フォトダイオードの寄生容量にほぼ等
しい値の電気容量を持つ素子を前記差動アンプの逆相入
力とグランド、もしくは逆相入力と電源間に挿入する。
【００３０】
【作用】本発明では、２モード動作トランスインピーダ
ンスアンプ回路の前段にプリアンプ回路が配されている
ため、”Ｌ”レベル時のプリアンプ出力をピーク値検出
回路を用いて検出することができ、ＤＣ雑音入力を抑制
するフィードバック制御回路の組込みが容易である。
ンスアンプ回路の前段にプリアンプ回路が配されている
ため、”Ｌ”レベル時のプリアンプ出力をピーク値検出
回路を用いて検出することができ、ＤＣ雑音入力を抑制
するフィードバック制御回路の組込みが容易である。
【００３１】本発明では、２モード動作トランスインピ
ーダンスアンプ回路の前段にプリアンプ回路が配されて
いるため、コールド・モード動作とウォーム・モード動
作のそれぞれのみに最適化してプリアンプ回路およびト
ランスインピーダンスアンプ回路を設計でき、高感度化
が可能である。また、プリアンプ回路は低雑音特性を最
重視、２段目以降のアンプとして用いられる２モード動
作トランスインピーダンスアンプ回路はピーク値検出回
路の発振防止のための位相余裕を最重視して設計すれば
良いため、設計の自由度が大きい。本発明では、２モー
ド動作トランスインピーダンスアンプ回路の前段にプリ
アンプ回路が配されているため、プリアンプ回路を信号
入力の有無にかかわらず常に一定の回路電流の流れる差
動アンプで構成することができるため、集積化時に問題
となるチャンネル間のクロストークが低減される。
ーダンスアンプ回路の前段にプリアンプ回路が配されて
いるため、コールド・モード動作とウォーム・モード動
作のそれぞれのみに最適化してプリアンプ回路およびト
ランスインピーダンスアンプ回路を設計でき、高感度化
が可能である。また、プリアンプ回路は低雑音特性を最
重視、２段目以降のアンプとして用いられる２モード動
作トランスインピーダンスアンプ回路はピーク値検出回
路の発振防止のための位相余裕を最重視して設計すれば
良いため、設計の自由度が大きい。本発明では、２モー
ド動作トランスインピーダンスアンプ回路の前段にプリ
アンプ回路が配されているため、プリアンプ回路を信号
入力の有無にかかわらず常に一定の回路電流の流れる差
動アンプで構成することができるため、集積化時に問題
となるチャンネル間のクロストークが低減される。
【００３２】本発明では、２モード動作トランスインピ
ーダンスアンプ回路において、同回路を構成する差動ア
ンプの出力段が、ピーク検出回路の電流ブロック用トラ
ンジスタとバッファ用トランジスタと同様、ダーリント
ン接続されたトランジスタ対で構成されているため、広
い温度範囲と電源電圧範囲にわたって差動アンプとピー
ク値検出回路の直流動作点が厳密に一致し、オフセット
が生じない。
ーダンスアンプ回路において、同回路を構成する差動ア
ンプの出力段が、ピーク検出回路の電流ブロック用トラ
ンジスタとバッファ用トランジスタと同様、ダーリント
ン接続されたトランジスタ対で構成されているため、広
い温度範囲と電源電圧範囲にわたって差動アンプとピー
ク値検出回路の直流動作点が厳密に一致し、オフセット
が生じない。
【００３３】本発明では、２モード動作トランスインピ
ーダンスアンプ回路において、差動アンプおよびピーク
値検出回路を構成するエミッタ結合増幅回路の各トラン
ジスタのエミッタに直列にエミッタ帰還抵抗が挿入され
ているため、差動アンプおよびピーク値検出回路の開ル
ープゲインの温度依存性が小さくなり、２モード動作ト
ランスインピーダンスアンプ回路のフィードバックルー
プの内部で識別レベル設定に相当するオフセット調整を
行っても温度依存性の問題が生じない。
ーダンスアンプ回路において、差動アンプおよびピーク
値検出回路を構成するエミッタ結合増幅回路の各トラン
ジスタのエミッタに直列にエミッタ帰還抵抗が挿入され
ているため、差動アンプおよびピーク値検出回路の開ル
ープゲインの温度依存性が小さくなり、２モード動作ト
ランスインピーダンスアンプ回路のフィードバックルー
プの内部で識別レベル設定に相当するオフセット調整を
行っても温度依存性の問題が生じない。
【００３４】本発明では、２モード動作トランスインピ
ーダンスアンプ回路において、入力信号が”Ｈ”から”
Ｌ”に転じてから一定の時間後に、ピーク値検出回路の
リセット用パルスとして、保持されたピーク値に比例し
た強度のパルスが得られるため、１ビットごとのＡＴＣ
のリセットが可能である。また、外部からの強制リセッ
トパルスを用いてリセットする場合にも、リセット信号
パルスの強度をセットされている信号強度に比例させる
ことができるため、ディジタル回路の出力等の一定の強
度のパルスでリセットする場合に問題となる放電不足、
過放電の問題がない。
ーダンスアンプ回路において、入力信号が”Ｈ”から”
Ｌ”に転じてから一定の時間後に、ピーク値検出回路の
リセット用パルスとして、保持されたピーク値に比例し
た強度のパルスが得られるため、１ビットごとのＡＴＣ
のリセットが可能である。また、外部からの強制リセッ
トパルスを用いてリセットする場合にも、リセット信号
パルスの強度をセットされている信号強度に比例させる
ことができるため、ディジタル回路の出力等の一定の強
度のパルスでリセットする場合に問題となる放電不足、
過放電の問題がない。
【００３５】本発明では、周波数特性等化用のコンデン
サの値は常にフォトダイオードの寄生容量の値と等しく
しておけば良いため、コンデンサの値の最適値の算出が
極めて容易である。
サの値は常にフォトダイオードの寄生容量の値と等しく
しておけば良いため、コンデンサの値の最適値の算出が
極めて容易である。
【００３６】
【実施例】以下、実施例を示して本発明を詳しく説明す
る。
る。
【００３７】図１は、本発明の実施例の構成を示すブロ
ック図である。入力信号光を電流に変換するフォトダイ
オード３１の出力電流は、差動出力プリアンプ１０によ
って差動出力電圧に変換され、波形等化器１５、電圧入
力を電流出力に変換するバッファ１６を経て、差動アン
プ１の逆相出力を、帰還抵抗３を介して前記差動アンプ
１の正相入力に帰還し、前記差動アンプ１の正相出力
を、前記差動アンプと互いに特性の一致したピーク値検
出回路２を経て前記差動アンプ１の逆相入力に帰還抵抗
４を介して帰還して構成したトランスインピーダンスア
ンプ回路５０Ｃによって識別レベルが自動調整され、後
段の識別回路（図では省略）に入力される。
ック図である。入力信号光を電流に変換するフォトダイ
オード３１の出力電流は、差動出力プリアンプ１０によ
って差動出力電圧に変換され、波形等化器１５、電圧入
力を電流出力に変換するバッファ１６を経て、差動アン
プ１の逆相出力を、帰還抵抗３を介して前記差動アンプ
１の正相入力に帰還し、前記差動アンプ１の正相出力
を、前記差動アンプと互いに特性の一致したピーク値検
出回路２を経て前記差動アンプ１の逆相入力に帰還抵抗
４を介して帰還して構成したトランスインピーダンスア
ンプ回路５０Ｃによって識別レベルが自動調整され、後
段の識別回路（図では省略）に入力される。
【００３８】また、プリアンプ１０の出力は分岐され
て、入力ディジタル光信号の各ビットの光入力レベルの
うち最も低い入力レベル時、あるいは無信号時のプリア
ンプ回路出力レベルを検出する”Ｌ”レベル検出回路２
１、基準電圧発生回路２２、制御回路２３、およびオフ
セット調整回路２４を経てプリアンプ１０に帰還される
フィードバックループにも入力される。”Ｌ”レベルの
信号が入力したときのプリアンプ１０の正相出力と逆相
出力の差電圧を”Ｌ”レベル検出回路２１で検出する。
制御回路２３では、”Ｌ”レベル検出回路２１の出力電
圧と基準電圧発生回路２２で発生した基準電圧を比較
し、その差が０になるようにオフセット調整回路２４の
入力に制御信号電圧を出力する。本フィードバックルー
プの作用により、入力信号光に光源の消光比劣化、クロ
ストーク光の混入、フォトダイオードの暗電流等によっ
てＤＣ雑音電流がプリアンプ１０に入力しても、”Ｌ”
レベルの信号が入力したときのプリアンプ１０の正相出
力と逆相出力の差電圧がほぼ０に保たれるため、”Ｌ”
レベル時の出力の差電圧と識別レベルｄとの電圧レベル
差もほぼ一定に保たれ、図９に示すようなＤＣ雑音電流
による符号誤りは生じない。
て、入力ディジタル光信号の各ビットの光入力レベルの
うち最も低い入力レベル時、あるいは無信号時のプリア
ンプ回路出力レベルを検出する”Ｌ”レベル検出回路２
１、基準電圧発生回路２２、制御回路２３、およびオフ
セット調整回路２４を経てプリアンプ１０に帰還される
フィードバックループにも入力される。”Ｌ”レベルの
信号が入力したときのプリアンプ１０の正相出力と逆相
出力の差電圧を”Ｌ”レベル検出回路２１で検出する。
制御回路２３では、”Ｌ”レベル検出回路２１の出力電
圧と基準電圧発生回路２２で発生した基準電圧を比較
し、その差が０になるようにオフセット調整回路２４の
入力に制御信号電圧を出力する。本フィードバックルー
プの作用により、入力信号光に光源の消光比劣化、クロ
ストーク光の混入、フォトダイオードの暗電流等によっ
てＤＣ雑音電流がプリアンプ１０に入力しても、”Ｌ”
レベルの信号が入力したときのプリアンプ１０の正相出
力と逆相出力の差電圧がほぼ０に保たれるため、”Ｌ”
レベル時の出力の差電圧と識別レベルｄとの電圧レベル
差もほぼ一定に保たれ、図９に示すようなＤＣ雑音電流
による符号誤りは生じない。
【００３９】２モード動作トランスインピーダンスアン
プ回路５０Ｃの前段にプリアンプ回路１０が配されてい
るため、コールド・モード動作もしくはウォーム・モー
ド動作のみに最適化してプリアンプ回路１０を設計で
き、高感度化が可能である。また、プリアンプ回路１０
は低雑音特性を最重視、２段目のアンプとして用いられ
ている２モード動作トランスインピーダンスアンプ回路
５０Ｃはピーク値検出回路２の発振防止のための位相余
裕を最重視して設計すれば良いため、設計の自由度が大
きい。さらに、２モード動作トランスインピーダンスア
ンプ回路５０Ｃの前段にプリアンプ回路１０が配されて
いるため、プリアンプ回路１０を信号入力の有無にかか
わらず常に一定の回路電流の流れる差動アンプで構成す
ることができるため、集積化時に問題となるチャンネル
間のクロストークが低減される。
プ回路５０Ｃの前段にプリアンプ回路１０が配されてい
るため、コールド・モード動作もしくはウォーム・モー
ド動作のみに最適化してプリアンプ回路１０を設計で
き、高感度化が可能である。また、プリアンプ回路１０
は低雑音特性を最重視、２段目のアンプとして用いられ
ている２モード動作トランスインピーダンスアンプ回路
５０Ｃはピーク値検出回路２の発振防止のための位相余
裕を最重視して設計すれば良いため、設計の自由度が大
きい。さらに、２モード動作トランスインピーダンスア
ンプ回路５０Ｃの前段にプリアンプ回路１０が配されて
いるため、プリアンプ回路１０を信号入力の有無にかか
わらず常に一定の回路電流の流れる差動アンプで構成す
ることができるため、集積化時に問題となるチャンネル
間のクロストークが低減される。
【００４０】図２を用い、２モード動作トランスインピ
ーダンスアンプ５０Ｃの直流特性を説明する。図２は、
実施例における２モード動作トランスインピーダンスア
ンプ回路の回路構成を示す回路図である。差動アンプ１
は、エミッタ結合増幅回路１１０、および、トランジス
タ１１５、１１６で構成される第１のダーリントン対１
３０、トランジスタ１１７、１１８で構成される第２の
ダーリントン対１４０で構成されている。また、ピーク
値検出回路２は、エミッタ結合増幅回路１２０、およ
び、エミッタ結合増幅回路１２０の正相出力にベース
を、ピーク値を保持するホールドコンデンサ１２９にエ
ミッタを接続した電流ブロック用トランジスタ１２５、
トランジスタ１２５のエミッタにベースを、エミッタ結
合増幅回路１２０の逆相入力にエミッタを接続したバッ
ファ用トランジスタ１２６とで構成されている。端子１
３６は、回路のバイアス電流調整用の端子である。ここ
で、エミッタ結合回路１１０と１２０の直流特性は互い
に相等しい。また、トランジスタ１１５、１１７、１２
５の特性は互いに相等しく、トランジスタ１１６、１１
８、１２６の特性も互いに相等しい。さらに、トランジ
スタ１１６、１１８、１２６のバイアス電流も相等し
い。いま、抵抗１８５の値を零にすると、エミッタ結合
回路１１０と１２０の出力電圧の差、トランジスタ１１
５と１１７と１２５のベース・エミッタ間電圧の差、ト
ランジスタ１１６と１１８と１２６のベース・エミッタ
間電圧の差は、すべて０となるため、差動アンプ１とピ
ーク値検出回路２の直流動作点が厳密に一致する。しか
もこの関係は、回路の電源電圧、周囲温度が変化しても
不変である。したがって、広い温度範囲と電源電圧範囲
にわたって、２モードトランスインピーダンス回路のオ
フセット、すなわち出力端子１３３と１３４の差電圧が
ほぼ０に保たれる。
ーダンスアンプ５０Ｃの直流特性を説明する。図２は、
実施例における２モード動作トランスインピーダンスア
ンプ回路の回路構成を示す回路図である。差動アンプ１
は、エミッタ結合増幅回路１１０、および、トランジス
タ１１５、１１６で構成される第１のダーリントン対１
３０、トランジスタ１１７、１１８で構成される第２の
ダーリントン対１４０で構成されている。また、ピーク
値検出回路２は、エミッタ結合増幅回路１２０、およ
び、エミッタ結合増幅回路１２０の正相出力にベース
を、ピーク値を保持するホールドコンデンサ１２９にエ
ミッタを接続した電流ブロック用トランジスタ１２５、
トランジスタ１２５のエミッタにベースを、エミッタ結
合増幅回路１２０の逆相入力にエミッタを接続したバッ
ファ用トランジスタ１２６とで構成されている。端子１
３６は、回路のバイアス電流調整用の端子である。ここ
で、エミッタ結合回路１１０と１２０の直流特性は互い
に相等しい。また、トランジスタ１１５、１１７、１２
５の特性は互いに相等しく、トランジスタ１１６、１１
８、１２６の特性も互いに相等しい。さらに、トランジ
スタ１１６、１１８、１２６のバイアス電流も相等し
い。いま、抵抗１８５の値を零にすると、エミッタ結合
回路１１０と１２０の出力電圧の差、トランジスタ１１
５と１１７と１２５のベース・エミッタ間電圧の差、ト
ランジスタ１１６と１１８と１２６のベース・エミッタ
間電圧の差は、すべて０となるため、差動アンプ１とピ
ーク値検出回路２の直流動作点が厳密に一致する。しか
もこの関係は、回路の電源電圧、周囲温度が変化しても
不変である。したがって、広い温度範囲と電源電圧範囲
にわたって、２モードトランスインピーダンス回路のオ
フセット、すなわち出力端子１３３と１３４の差電圧が
ほぼ０に保たれる。
【００４１】フィードバックループ回路内部のオフセッ
ト△Ｖは、フィードバックループの開ループゲインをＡ
とすると、ループを閉じることにより１／（１＋Ａ）に
低減されるため、識別レベル微調整のためのオフセット
の微調整は、フィードバックループ内部で行う方が容易
である。しかし、そのためには、開ループゲインＡの温
度依存性が少ない必要がある。
ト△Ｖは、フィードバックループの開ループゲインをＡ
とすると、ループを閉じることにより１／（１＋Ａ）に
低減されるため、識別レベル微調整のためのオフセット
の微調整は、フィードバックループ内部で行う方が容易
である。しかし、そのためには、開ループゲインＡの温
度依存性が少ない必要がある。
【００４２】本実施例では、エミッタ結合増幅回路１１
０および１２０を構成するトランジスタ１１１、１１
２、１２１、１２２のエミッタには、ダイナミックレン
ジ拡大のためのエミッタ帰還抵抗１１３Ａ、１１４Ａ、
１２３Ａ、１２４Ａが挿入されている。抵抗１１３Ａ、
１１４Ａ、１２３Ａ、１２４Ａの値がトランジスタ１１
１、１１２、１２１、１２２のエミッタ抵抗の値よりも
十分大きければ、差動回路のゲインコレクタに接続した
負荷抵抗とエミッタ負帰還抵抗の比、すなわち、抵抗１
１３Ｂと１１３Ａの比（または、抵抗１１４Ｂと１１４
Ａの比、抵抗１２３Ｂと１２３Ａの比、抵抗１２４Ｂと
１２４Ａの比）となる。抵抗の温度依存性は少ないた
め、差動アンプの開ループゲインの温度依存性も少な
い。したがって、抵抗１８５の値を調整して差動アンプ
１とピーク値検出回路２の動作点の調整を行っても、出
力オフセット電圧は温度にかかわらずほぼ一定である。
抵抗１８５の値は、数１０Ωから数１００Ωであり、サ
ブマイクロアンペアオーダの微小電流源を用いたオフセ
ット調整が不要となる。
０および１２０を構成するトランジスタ１１１、１１
２、１２１、１２２のエミッタには、ダイナミックレン
ジ拡大のためのエミッタ帰還抵抗１１３Ａ、１１４Ａ、
１２３Ａ、１２４Ａが挿入されている。抵抗１１３Ａ、
１１４Ａ、１２３Ａ、１２４Ａの値がトランジスタ１１
１、１１２、１２１、１２２のエミッタ抵抗の値よりも
十分大きければ、差動回路のゲインコレクタに接続した
負荷抵抗とエミッタ負帰還抵抗の比、すなわち、抵抗１
１３Ｂと１１３Ａの比（または、抵抗１１４Ｂと１１４
Ａの比、抵抗１２３Ｂと１２３Ａの比、抵抗１２４Ｂと
１２４Ａの比）となる。抵抗の温度依存性は少ないた
め、差動アンプの開ループゲインの温度依存性も少な
い。したがって、抵抗１８５の値を調整して差動アンプ
１とピーク値検出回路２の動作点の調整を行っても、出
力オフセット電圧は温度にかかわらずほぼ一定である。
抵抗１８５の値は、数１０Ωから数１００Ωであり、サ
ブマイクロアンペアオーダの微小電流源を用いたオフセ
ット調整が不要となる。
【００４３】図３および図４を用いて、ＡＴＣの高速リ
セット回路の構成と動作を説明する。
セット回路の構成と動作を説明する。
【００４４】図３は、アクティブ・プルダウン回路を用
いた２モード動作トランスインピーダンスアンプ回路の
実施例の構成を示すブロック図である。ピーク値検出回
路２において、ホ−ルドコンデンサ１２９の急速放電用
のリセットスイッチとしてトランジスタ１４６がコンデ
ンサ１２９と並列に配されており、トランジスタ１４６
のベースにはバイアス回路１４５によってバイアス電圧
が印加されている。エミッタ結合増幅回路１２０の逆相
出力は、バッファ用のトランジスタ、遅延時間τの値が
ビット周期の１／３から１／２程度の遅延線１４１、エ
ッジ検出用の微分回路であるコンデンサ１４３、アナロ
グスイッチ１４４を経て、トランジスタ１４６のベース
に接続されている。アナログスイッチ１４４のオン、オ
フの切換は、入力端子１３７へ印加するディジタル信号
のオン、オフの切換で行う。
いた２モード動作トランスインピーダンスアンプ回路の
実施例の構成を示すブロック図である。ピーク値検出回
路２において、ホ−ルドコンデンサ１２９の急速放電用
のリセットスイッチとしてトランジスタ１４６がコンデ
ンサ１２９と並列に配されており、トランジスタ１４６
のベースにはバイアス回路１４５によってバイアス電圧
が印加されている。エミッタ結合増幅回路１２０の逆相
出力は、バッファ用のトランジスタ、遅延時間τの値が
ビット周期の１／３から１／２程度の遅延線１４１、エ
ッジ検出用の微分回路であるコンデンサ１４３、アナロ
グスイッチ１４４を経て、トランジスタ１４６のベース
に接続されている。アナログスイッチ１４４のオン、オ
フの切換は、入力端子１３７へ印加するディジタル信号
のオン、オフの切換で行う。
【００４５】図４はアクティブ・プルダウン回路を用い
た２モード動作トランスインピーダンスアンプ回路の動
作を示す波形説明図であり、アナログスイッチ１４６が
常にオン状態の場合の各部の出力波形を示している。ト
ランジスタ１４２からは、図４（Ａ）に示す入力波形が
反動増幅された電圧が出力される。同反転増幅波形は、
遅延回路１４１、コンデンサ１４３を経ることにより、
図４（Ｃ）に示すような、入力信号の立ち上がりに対し
てτ時間後に負方向に振れるパルス電圧、入力信号の立
ち下がりに対してτ時間後に正方向に振れるパルス電圧
として、トランジスタ１４６のバイアス電圧に重畳され
る。これらのパルス振幅は、入力信号の強度に比例して
いる。トランジスタ１４６は、正のパルス電圧が印加さ
れているときにだけオン状態となるようにバイアス回路
１４６でバイアスされているため、入力信号の立ち下が
りからτ時間後に、コンデンサ１２９に充電されている
電荷を急速に放電を開始する。しかも、パルスの振幅が
入力信号の強度に比例、すなわち、コンデンサ１２９に
充電されている電荷の量に比例するため、いかなる強度
の入力信号に対しても、等しい時間で放電を終了するこ
とができる。本実施例では抵抗１２５Ｂとコンデンサ１
４３の値を調整してパルスのゲインとパルスの持続時間
を調整することにより、パルス印加から放電完了までの
時間をビット周期の約２／５としている。その結果、ピ
ーク値検出回路２の出力として、図４（Ｄ）に示すよう
に、”Ｌ”レベルの入力信号が立ち上がってからτ時間
だけピーク値を保持し、立ち上がりから１ビット内に完
全に放電される電圧波形が得られる。しかも、その結
果、図４（Ｅ）に示すように、２モード動作トランスイ
ンピーダンスアンプの出力波形として、入力信号の立ち
上がり終了と同時にウォーム・モードとなって入力信号
の立ち下がりに対して必ずＡＴＣ動作が行われ、かつ１
ビット内でコールド・モードに復帰、すなわちＡＴＣが
リセットされた波形が得られている。
た２モード動作トランスインピーダンスアンプ回路の動
作を示す波形説明図であり、アナログスイッチ１４６が
常にオン状態の場合の各部の出力波形を示している。ト
ランジスタ１４２からは、図４（Ａ）に示す入力波形が
反動増幅された電圧が出力される。同反転増幅波形は、
遅延回路１４１、コンデンサ１４３を経ることにより、
図４（Ｃ）に示すような、入力信号の立ち上がりに対し
てτ時間後に負方向に振れるパルス電圧、入力信号の立
ち下がりに対してτ時間後に正方向に振れるパルス電圧
として、トランジスタ１４６のバイアス電圧に重畳され
る。これらのパルス振幅は、入力信号の強度に比例して
いる。トランジスタ１４６は、正のパルス電圧が印加さ
れているときにだけオン状態となるようにバイアス回路
１４６でバイアスされているため、入力信号の立ち下が
りからτ時間後に、コンデンサ１２９に充電されている
電荷を急速に放電を開始する。しかも、パルスの振幅が
入力信号の強度に比例、すなわち、コンデンサ１２９に
充電されている電荷の量に比例するため、いかなる強度
の入力信号に対しても、等しい時間で放電を終了するこ
とができる。本実施例では抵抗１２５Ｂとコンデンサ１
４３の値を調整してパルスのゲインとパルスの持続時間
を調整することにより、パルス印加から放電完了までの
時間をビット周期の約２／５としている。その結果、ピ
ーク値検出回路２の出力として、図４（Ｄ）に示すよう
に、”Ｌ”レベルの入力信号が立ち上がってからτ時間
だけピーク値を保持し、立ち上がりから１ビット内に完
全に放電される電圧波形が得られる。しかも、その結
果、図４（Ｅ）に示すように、２モード動作トランスイ
ンピーダンスアンプの出力波形として、入力信号の立ち
上がり終了と同時にウォーム・モードとなって入力信号
の立ち下がりに対して必ずＡＴＣ動作が行われ、かつ１
ビット内でコールド・モードに復帰、すなわちＡＴＣが
リセットされた波形が得られている。
【００４６】なお、パケット信号等、パルス列の終了時
刻がわかっている信号を入力信号として用い、しかも、
パルス列の途中でコールド・モードに復帰することなし
に、常にウォーム・モード状態で各パルスの立ち上がり
に対してもＡＴＣ動作を行いたい場合には、パルス列終
了後のある一定時間だけアナログスイッチ１４４がオン
となるように、入力端子１３７にディジタル信号を入力
する。
刻がわかっている信号を入力信号として用い、しかも、
パルス列の途中でコールド・モードに復帰することなし
に、常にウォーム・モード状態で各パルスの立ち上がり
に対してもＡＴＣ動作を行いたい場合には、パルス列終
了後のある一定時間だけアナログスイッチ１４４がオン
となるように、入力端子１３７にディジタル信号を入力
する。
【００４７】かくして、ＡＴＣが１ビットでリセットさ
れるため、信号強度の強いパルス列信号強度の弱いパル
ス列が入力しても、パルス列間に１ビット分のガードタ
イムが設けてあれば、信号強度の強いパルス列信号強度
の弱いパルス列の１ビット目から符号誤りを生じること
なく受信可能である。そのため、ＴＤＭＡシステムの受
信器として用いる場合でも、スロット間のガードタイム
を１ビット分の長さにまで低減できる。
れるため、信号強度の強いパルス列信号強度の弱いパル
ス列が入力しても、パルス列間に１ビット分のガードタ
イムが設けてあれば、信号強度の強いパルス列信号強度
の弱いパルス列の１ビット目から符号誤りを生じること
なく受信可能である。そのため、ＴＤＭＡシステムの受
信器として用いる場合でも、スロット間のガードタイム
を１ビット分の長さにまで低減できる。
【００４８】図５を用いて、ＤＣ雑音抑制回路の構成と
動作について説明する。図５は、ＤＣ雑音抑制回路の実
施例の構成を示すブロック図である。
動作について説明する。図５は、ＤＣ雑音抑制回路の実
施例の構成を示すブロック図である。
【００４９】プリアンプ１０は、差動アンプ１１の逆相
出力を正相入力に帰還抵抗１３を介して帰還し、正相出
力をの逆相入力に帰還抵抗１４を介して帰還して構成し
た、トランスインピーダンス型プリアンプ回路であり、
正相入力にはフォトダイオード３１が、逆相入力には、
フォトダイオード３１の寄生容量に等しい容量値のコン
デンサ３２がともに正電源との間に接続されている。プ
リアンプ１０の出力は、リップルを取り除くための波形
等化器２１１、差動入出力アンプ２１２、差動入力・シ
ングルエンド出力アンプ２１３、ボルデージフォロワ型
ピーク値検出回路２１０で構成された”Ｌ”レベル検出
回路２１に入力される。基準電圧発生回路２２は、”
Ｌ”レベル検出回路を構成する差動入力・シングルエン
ド出力アンプ２１３の定電流源部から取り出した電圧
を、ピーク値検出回路２１０と直流特性の等しいボルデ
ージフォロワ型バッファ２２０を介して出力する。制御
回路２３は、差動入出力アンプ２３０、抵抗２３１、２
３２、コンデンサ２３３、２３４で構成されており、抵
抗とコンデンサの値の積を時定数とする積分回路を構成
している。基準電圧発生回路２２の出力と”Ｌ”レベル
検出回路２１の出力との差を増幅、積分してオフセット
調整回路２４に出力する。オフセット調整回路２４は、
プリアンプ１０の正相入力に接続された抵抗２４１と逆
相入力に接続された抵抗２４２であり、制御回路２３０
の出力電圧をプリアンプ入力電流に変換する。
出力を正相入力に帰還抵抗１３を介して帰還し、正相出
力をの逆相入力に帰還抵抗１４を介して帰還して構成し
た、トランスインピーダンス型プリアンプ回路であり、
正相入力にはフォトダイオード３１が、逆相入力には、
フォトダイオード３１の寄生容量に等しい容量値のコン
デンサ３２がともに正電源との間に接続されている。プ
リアンプ１０の出力は、リップルを取り除くための波形
等化器２１１、差動入出力アンプ２１２、差動入力・シ
ングルエンド出力アンプ２１３、ボルデージフォロワ型
ピーク値検出回路２１０で構成された”Ｌ”レベル検出
回路２１に入力される。基準電圧発生回路２２は、”
Ｌ”レベル検出回路を構成する差動入力・シングルエン
ド出力アンプ２１３の定電流源部から取り出した電圧
を、ピーク値検出回路２１０と直流特性の等しいボルデ
ージフォロワ型バッファ２２０を介して出力する。制御
回路２３は、差動入出力アンプ２３０、抵抗２３１、２
３２、コンデンサ２３３、２３４で構成されており、抵
抗とコンデンサの値の積を時定数とする積分回路を構成
している。基準電圧発生回路２２の出力と”Ｌ”レベル
検出回路２１の出力との差を増幅、積分してオフセット
調整回路２４に出力する。オフセット調整回路２４は、
プリアンプ１０の正相入力に接続された抵抗２４１と逆
相入力に接続された抵抗２４２であり、制御回路２３０
の出力電圧をプリアンプ入力電流に変換する。
【００５０】プリアンプ１０の正相入力に入力されるＤ
Ｃ雑音電流が増加した場合の動作を説明する。ＤＣ電流
の増加により、プリアンプ１０の正相出力と逆相出力の
差電圧が増加する。”Ｌ”レベル検出回路２１内のピー
ク値検出回路２１０に入力される電圧は、この差電圧を
反転増幅した値であるから、”Ｌ”レベル時、すなわち
入力ディジタル光信号の各ビットの光入力レベルのうち
最も低い入力レベル時、あるいは無信号時の値がピーク
値として検出される値となる。このため、ピーク値検出
回路２１０の出力電圧、すなわち、”Ｌ”レベル検出回
路２１の出力電圧が減少し、基準電圧発生回路２２の出
力電圧との差が増加する。したがって、制御回路２３の
差動アンプ２３０の正相出力電圧が増加することによ
り、オフセット調整回路２４の抗２４２の両端の電圧が
減少し、差動アンプ２３０の逆相出力電圧が減少するこ
とによりオフセット調整回路２４の抵抗２４１の両端の
電圧が増加する。かくして、プリアンプ１０の正相入力
から流出する電流が増加、逆相入力から流出する電流が
減少することとなり、フィードバックループの開ループ
ゲインをＡとすると、フォトダイオード３１からプリア
ンプ１０の正相入力に流入するＤＣ雑音電流による出力
電圧のオフセットが、１／（１＋Ａ）に抑制される。本
実施例では、開ループゲインＡの値が１０００であるた
め、一例として、光パワーレベル−２５ｄＢｍのＤＣ雑
音光が入力しても、−４０ｄＢｍの信号光の受信が可能
である。
Ｃ雑音電流が増加した場合の動作を説明する。ＤＣ電流
の増加により、プリアンプ１０の正相出力と逆相出力の
差電圧が増加する。”Ｌ”レベル検出回路２１内のピー
ク値検出回路２１０に入力される電圧は、この差電圧を
反転増幅した値であるから、”Ｌ”レベル時、すなわち
入力ディジタル光信号の各ビットの光入力レベルのうち
最も低い入力レベル時、あるいは無信号時の値がピーク
値として検出される値となる。このため、ピーク値検出
回路２１０の出力電圧、すなわち、”Ｌ”レベル検出回
路２１の出力電圧が減少し、基準電圧発生回路２２の出
力電圧との差が増加する。したがって、制御回路２３の
差動アンプ２３０の正相出力電圧が増加することによ
り、オフセット調整回路２４の抗２４２の両端の電圧が
減少し、差動アンプ２３０の逆相出力電圧が減少するこ
とによりオフセット調整回路２４の抵抗２４１の両端の
電圧が増加する。かくして、プリアンプ１０の正相入力
から流出する電流が増加、逆相入力から流出する電流が
減少することとなり、フィードバックループの開ループ
ゲインをＡとすると、フォトダイオード３１からプリア
ンプ１０の正相入力に流入するＤＣ雑音電流による出力
電圧のオフセットが、１／（１＋Ａ）に抑制される。本
実施例では、開ループゲインＡの値が１０００であるた
め、一例として、光パワーレベル−２５ｄＢｍのＤＣ雑
音光が入力しても、−４０ｄＢｍの信号光の受信が可能
である。
【００５１】また、制御回路２３に入力される基準電圧
と”Ｌ”レベル検出回路出力電圧の温度依存性、電源電
圧依存性の低減も重要である。本実施例では、基準電圧
として、電源電圧から、抵抗２２５における電圧降下を
差し引いた電圧にバッファ２２０のオフセットを加えた
電圧、”Ｌ”レベル検出回路出力電圧として、電源電圧
から、抵抗２１５における電圧降下を差し引いた電圧に
ピーク値検出回路２１０のオフセットを加えた電圧を用
いている。ここで、トランジスタ２１４、２２４の特性
が等しいため、トランジスタ２１４、２２４のコレクタ
電流は等しい。また、抵抗２１５の抵抗値は抵抗２２５
の抵抗値の２倍である。定常状態において、”Ｌ”レベ
ル信号入力時の差動アンプ２１２の出力差電圧は零であ
るから、抵抗２１５を流れる電流はトランジスタ２１４
のコレクタ電流の半分の値となり、抵抗２２５を流れる
電流の半分となる。したがって、温度、電源電圧が変動
しても抵抗２１５の電圧降下と抵抗２２５の電圧降下は
一致し、”Ｌ”レベル信号入力時のプリアンプ１０の出
力差電圧、あるいは差動アンプ２１２の出力差電圧が零
となる動作点で制御回路２３０への入力差電圧が零とな
って、安定動作する。
と”Ｌ”レベル検出回路出力電圧の温度依存性、電源電
圧依存性の低減も重要である。本実施例では、基準電圧
として、電源電圧から、抵抗２２５における電圧降下を
差し引いた電圧にバッファ２２０のオフセットを加えた
電圧、”Ｌ”レベル検出回路出力電圧として、電源電圧
から、抵抗２１５における電圧降下を差し引いた電圧に
ピーク値検出回路２１０のオフセットを加えた電圧を用
いている。ここで、トランジスタ２１４、２２４の特性
が等しいため、トランジスタ２１４、２２４のコレクタ
電流は等しい。また、抵抗２１５の抵抗値は抵抗２２５
の抵抗値の２倍である。定常状態において、”Ｌ”レベ
ル信号入力時の差動アンプ２１２の出力差電圧は零であ
るから、抵抗２１５を流れる電流はトランジスタ２１４
のコレクタ電流の半分の値となり、抵抗２２５を流れる
電流の半分となる。したがって、温度、電源電圧が変動
しても抵抗２１５の電圧降下と抵抗２２５の電圧降下は
一致し、”Ｌ”レベル信号入力時のプリアンプ１０の出
力差電圧、あるいは差動アンプ２１２の出力差電圧が零
となる動作点で制御回路２３０への入力差電圧が零とな
って、安定動作する。
【００５２】本実施例においては、”Ｌ”レベル入力時
のプリアンプ１０の出力差電圧が零となる様にフィード
バック制御を行っているが、出力差電圧が零以外の一定
の電圧値となる様に基準電圧の値を設定してフィードバ
ック制御を行っても良い。
のプリアンプ１０の出力差電圧が零となる様にフィード
バック制御を行っているが、出力差電圧が零以外の一定
の電圧値となる様に基準電圧の値を設定してフィードバ
ック制御を行っても良い。
【００５３】図６を用いて、コンデンサ３２を用いた周
波数特性等化の効果を説明する。図６は、コンデンサを
用いた差動入力プリアンプ回路周波数特性等化時の周波
数応答を示す波形説明図であり、正相入力にのみ信号を
入力している。差動入力トランスインピーダンスアンプ
において、正相入力と逆相入力の入力容量が一致してい
ないと、良好な周波数特性が得られない。すなわち、正
相入力の入力容量が逆相入力の入力容量よりも大きけれ
ば、図６（Ａ）に示すように、低周波からカットオフ周
波数にかけて振幅が徐々に減少する周波数特性となり、
逆相入力の入力容量が正相入力の入力容量よりも大きけ
れば、図６（Ｃ）に示すように、低周波からカットオフ
周波数にかけて振幅が徐々に増加する周波数特性とな
り、平坦な周波数特性が得られない。しかるに、コンデ
ンサ３２の容量をフォトダイオード３１の寄生容量と等
しくすれば、正相入力の入力容量と逆相入力の入力容量
が等しくなるから、図６（Ａ）に示すような、低周波か
らカットオフ周波数にかけて平坦な振幅特性が得られ、
極めて簡単な構成で周波数特性が等化されている。
波数特性等化の効果を説明する。図６は、コンデンサを
用いた差動入力プリアンプ回路周波数特性等化時の周波
数応答を示す波形説明図であり、正相入力にのみ信号を
入力している。差動入力トランスインピーダンスアンプ
において、正相入力と逆相入力の入力容量が一致してい
ないと、良好な周波数特性が得られない。すなわち、正
相入力の入力容量が逆相入力の入力容量よりも大きけれ
ば、図６（Ａ）に示すように、低周波からカットオフ周
波数にかけて振幅が徐々に減少する周波数特性となり、
逆相入力の入力容量が正相入力の入力容量よりも大きけ
れば、図６（Ｃ）に示すように、低周波からカットオフ
周波数にかけて振幅が徐々に増加する周波数特性とな
り、平坦な周波数特性が得られない。しかるに、コンデ
ンサ３２の容量をフォトダイオード３１の寄生容量と等
しくすれば、正相入力の入力容量と逆相入力の入力容量
が等しくなるから、図６（Ａ）に示すような、低周波か
らカットオフ周波数にかけて平坦な振幅特性が得られ、
極めて簡単な構成で周波数特性が等化されている。
【００５４】本実施例の回路はすべて差動アンプで構成
しているため、用いているトランジスタ素子の相対精度
さえ良ければ、トリミング等の複雑な調整なしに良好な
耐温度変動特性、耐電源電圧変動特性が比較的少ない素
子数で得られるため、集積回路化に非常に適している。
しているため、用いているトランジスタ素子の相対精度
さえ良ければ、トリミング等の複雑な調整なしに良好な
耐温度変動特性、耐電源電圧変動特性が比較的少ない素
子数で得られるため、集積回路化に非常に適している。
【００５５】本実施例においてはプリアンプとして差動
入出力のトランスインピーダンスアンプを用いている
が、シングルエンド入出力、シングルエンド入力・差動
出力、差動入力・シングルエンド出力のいずれの入出力
形式のプリアンプを用いても良い。
入出力のトランスインピーダンスアンプを用いている
が、シングルエンド入出力、シングルエンド入力・差動
出力、差動入力・シングルエンド出力のいずれの入出力
形式のプリアンプを用いても良い。
【００５６】
【発明の効果】以上、説明した様に、本発明によれば、
ＤＣ雑音に強く、高感度で、設計の自由度が大きく、集
積化時のチャンネル間クロストークが少なく、識別レベ
ル設定値の温度変動が少なく、かつ識別レベルの微調整
が容易で、ＡＴＣのリセット時間の短く、周波数特性等
化の容易なバーストモード光受信回路を構成することが
可能であり、極めて有用である。
ＤＣ雑音に強く、高感度で、設計の自由度が大きく、集
積化時のチャンネル間クロストークが少なく、識別レベ
ル設定値の温度変動が少なく、かつ識別レベルの微調整
が容易で、ＡＴＣのリセット時間の短く、周波数特性等
化の容易なバーストモード光受信回路を構成することが
可能であり、極めて有用である。
【図１】本発明の実施例の構成を示すブロック図。
【図２】実施例における２モード動作トランスインピー
ダンスアンプ回路の回路構成を示す回路図。
ダンスアンプ回路の回路構成を示す回路図。
【図３】アクティブ・プルダウン回路を用いた２モード
動作トランスインピーダンスアンプ回路の実施例の構成
を示すブロック図。
動作トランスインピーダンスアンプ回路の実施例の構成
を示すブロック図。
【図４】アクティブ・プルダウン回路を用いた２モード
動作トランスインピーダンスアンプ回路の動作を示す波
形説明図。
動作トランスインピーダンスアンプ回路の動作を示す波
形説明図。
【図５】ＤＣ雑音抑制回路の実施例の構成を示すブロッ
ク図。
ク図。
【図６】コンデンサを用いた差動入力プリアンプ回路周
波数特性等化時の周波数応答を示す波形説明図。
波数特性等化時の周波数応答を示す波形説明図。
【図７】２モード動作トランスインピーダンスアンプ回
路の動作原理を示す波形説明図。
路の動作原理を示す波形説明図。
【図８】従来の２モード動作トランスインピーダンスア
ンプ回路の回路構成を示す回路図。
ンプ回路の回路構成を示す回路図。
【図９】従来の２モード動作トランスインピーダンスア
ンプ回路にＤＣ雑音を入力したときの動作を示す波形説
明図。
ンプ回路にＤＣ雑音を入力したときの動作を示す波形説
明図。
【図１０】従来の２モード動作トランスインピーダンス
アンプ回路に信号強度の異なるパルス列を入力したとき
の動作を示す波形説明図。
アンプ回路に信号強度の異なるパルス列を入力したとき
の動作を示す波形説明図。
１、１０、２１２、２３０ 差動ア
ンプ回路 ２、２１０ ピーク
値検出回路 ３、４、１３、１４、１１３、１１４、１２３Ａ、１２
３Ｂ、１２４Ａ、１２４Ｂ、１８５、２１５、２２５、
２３１、２３２、２４１、２４２
抵抗 ５ 定電圧
源 ６、３２、１２９、１４３、２３３、２３４ コンデ
ンサ １０ プリア
ンプ回路 １５、２１１ 波形等
化器 １６、２２０ バッフ
ァ ２１ ”Ｌ”
レベル検出回路 ２２ 基準電
圧発生回路 ２３ 制御回
路 ２４、１８０ オフセ
ット調整回路 ３１ フォト
ダイオード ５０Ａ、５０Ｂ、５０Ｃ トランスインピー
ダンスアンプ回路 ５１Ａ、５１Ｂ、５１Ｃ 入力電
流波形 ５２Ａ、５２Ｂ、５２Ｃ 出力電
圧波形 ６１、６２、６３ パルス
列 １１０、１２０、２１３ エミッ
タ結合増幅回路 １１１、１１２、１１５〜１１８、１２１、１２２、１
２５、１２６、１４２、１４６、２１４、２２４
トランジスタ １３０、１４０ ダーリ
ントン対 １３１〜１３５、１３５Ａ、１３６、１３７ 端子 １４１ 遅延回
路 １４４ アナロ
グスイッチ １４５ バイア
ス回路 １８１、１８２ 微小電
流源
ンプ回路 ２、２１０ ピーク
値検出回路 ３、４、１３、１４、１１３、１１４、１２３Ａ、１２
３Ｂ、１２４Ａ、１２４Ｂ、１８５、２１５、２２５、
２３１、２３２、２４１、２４２
抵抗 ５ 定電圧
源 ６、３２、１２９、１４３、２３３、２３４ コンデ
ンサ １０ プリア
ンプ回路 １５、２１１ 波形等
化器 １６、２２０ バッフ
ァ ２１ ”Ｌ”
レベル検出回路 ２２ 基準電
圧発生回路 ２３ 制御回
路 ２４、１８０ オフセ
ット調整回路 ３１ フォト
ダイオード ５０Ａ、５０Ｂ、５０Ｃ トランスインピー
ダンスアンプ回路 ５１Ａ、５１Ｂ、５１Ｃ 入力電
流波形 ５２Ａ、５２Ｂ、５２Ｃ 出力電
圧波形 ６１、６２、６３ パルス
列 １１０、１２０、２１３ エミッ
タ結合増幅回路 １１１、１１２、１１５〜１１８、１２１、１２２、１
２５、１２６、１４２、１４６、２１４、２２４
トランジスタ １３０、１４０ ダーリ
ントン対 １３１〜１３５、１３５Ａ、１３６、１３７ 端子 １４１ 遅延回
路 １４４ アナロ
グスイッチ １４５ バイア
ス回路 １８１、１８２ 微小電
流源
Claims (13)
- 【請求項１】 プリアンプ回路と、前記プリアンプ回路
の後段に配した、差動アンプの逆相出力を帰還抵抗を介
して前記差動アンプの正相入力に帰還し、前記差動アン
プの正相出力を前記差動アンプと互いに特性の一致した
ピーク値検出回路を経て前記差動アンプの逆相入力に帰
還抵抗を介して帰還して構成した、トランスインピーダ
ンスアンプ回路とを含んで構成することを特徴とするデ
ィジタル光受信回路。 - 【請求項２】 光受信回路において、前記プリアンプ回
路が差動出力回路であることを特徴とする請求項１記載
のディジタル光受信回路。 - 【請求項３】 光受信回路において、前記プリアンプ回
路が差動入力出力回路であることを特徴とする請求項１
記載のディジタル光受信回路。 - 【請求項４】 差動アンプの逆相出力を帰還抵抗を介し
て前記差動アンプの正相入力に帰還し、前記差動アンプ
の正相出力を前記差動アンプと互いに特性の一致したピ
ーク値検出回路を経て前記差動アンプの逆相入力に帰還
抵抗を介して帰還して構成した、トランスインピーダン
スアンプ回路において、 前記差動アンプが、エミッタ結合増幅回路入力段と、ダ
ーリントン接続された第１および第２の２つのトランジ
スタ２対のエミッタフォロワ出力段とで構成され、 前記ピーク値検出回路が、前記差動アンプを構成するエ
ミッタ結合増幅回路と直流動作点の等しいエミッタ結合
増幅回路入力段と、前記エミッタ結合回路の正相出力に
ベースを、ピーク値を保持するホールドコンデンサにエ
ミッタを接続した電流ブロック用トランジスタと、前記
電流ブロック用トランジスタのエミッタにベースを、前
記エミッタ結合増幅回路の逆相入力にエミッタを接続し
たバッファ用トランジスタとで構成されていることを特
徴とするトランスインピーダンスアンプ回路。 - 【請求項５】 差動アンプの逆相出力を帰還抵抗を介し
て前記差動アンプの正相入力に帰還し、前記差動アンプ
の正相出力を前記差動アンプと互いに特性の一致したピ
ーク値検出回路を経て前記差動アンプの逆相入力に帰還
抵抗を介して帰還して構成した、トランスインピーダン
スアンプ回路において、 前記差動アンプおよび前記ピーク値検出回路を構成する
エミッタ結合増幅回路において、該増幅回路を構成する
トランジスタのエミッタに直列にエミッタ帰還抵抗が挿
入されており、かつ、前記差動アンプを構成するエミッ
タ結合増幅回路と前記ピーク値検出回路を構成するエミ
ッタ結合回路の直流動作点の差を調整する調整回路を有
することを特徴とするトランスインピーダンスアンプ回
路。 - 【請求項６】 請求項５記載のトランスインピーダンス
アンプ回路において、前記調整回路が、前記差動アンプ
を構成する前記エミッタ結合増幅回路の負荷抵抗に直列
に挿入した抵抗であることを特徴とするトランスインピ
ーダンスアンプ回路。 - 【請求項７】 差動アンプの逆相出力を帰還抵抗を介し
て前記差動アンプの正相入力に帰還し、前記差動アンプ
の正相出力を前記差動アンプと互いに特性の一致したピ
ーク値検出回路を経て前記差動アンプの逆相入力に帰還
抵抗を介して帰還して構成した、トランスインピーダン
スアンプ回路において、 前記ピーク値検出回路において、ピーク値を保持するホ
ールドコンデンサに並列に、該ホールドコンデンサに充
電された電荷をリークするスイッチが配されており、該
ピーク値検出回路を構成するエミッタ結合増幅回路の出
力が少なくともエッジ検出回路および遅延回路を経て前
記スイッチのオン・オフを行うトリガ端子に接続されて
いることを特徴とするトランスインピーダンスアンプ回
路。 - 【請求項８】 請求項７記載のトランスインピーダンス
アンプ回路において、前記ピーク値検出回路を構成する
エミッタ結合増幅回路の出力と前記スイッチのトリガ端
子の間のいずれかの部位に、外部入力でオン・オフ可能
なアナログスイッチが挿入されていることを特徴とする
トランスインピーダンスアンプ回路。 - 【請求項９】 入力ディジタル光信号の各ビットの光入
力レベルのうち最も低い入力レベル時、あるいは無信号
時のプリアンプ回路出力レベルを検出する”Ｌ”レベル
検出回路と、前記”Ｌ”レベル検出回路出力と基準電圧
との差を増幅して前記プリアンプのオフセット調整回路
の入力に帰還するフィードバック制御回路を備えている
ことを特徴とするディジタル光受信器のプリアンプ回
路。 - 【請求項１０】 請求項９記載のプリアンプ回路におい
て、前記”Ｌ”レベル検出回路への入力が差動入力であ
ることを特徴とするディジタル光受信器のプリアンプ回
路。 - 【請求項１１】 請求項９記載のプリアンプ回路におい
て、前記”Ｌ”レベル検出回路がピーク値検出回路であ
り、前記プリアンプと該ピーク値検出回路の間に差動入
出力ブースタアンプを備え、該ブースタアンプの逆相出
力が該ピーク値検出回路入力に接続されており、前記基
準電圧が前記ブースタアンプの入力差電圧が零であると
きの前記ブースタアンプ出力に等しい発生電圧を前記ピ
ーク値検出回路と直流動作点の等しいバッファアンプを
経て出力させた電圧であり、 前記オフセット調整回路が前記プリアンプ回路の入力端
子と前記フィードバック制御回路の出力端子との間に接
続された抵抗であり、 前記フィードバック制御回路が差動アンプと低域通過フ
ィルタとで構成されていることを特徴とするディジタル
光受信器のプリアンプ回路。 - 【請求項１２】 請求項９記載のプリアンプ回路におい
て、前記基準電圧が前記ブースタアンプの定電流源回路
内に配された抵抗の出力電圧を前記ピーク値検出回路と
直流動作点の等しいバッファアンプを経て出力させた電
圧であることを特徴とするディジタル光受信器のプリア
ンプ回路。 - 【請求項１３】 差動アンプの逆相出力を、フォトダイ
オードの接続された前記差動アンプの正相入力に帰還抵
抗を介して帰還し、前記差動アンプの正相出力を前記差
動アンプの逆相入力に帰還抵抗を介して、もしくはピー
ク値検出回路および帰還抵抗を介して帰還して構成し
た、トランスインピーダンス型プリアンプ回路におい
て、フォトダイオードの寄生容量にほぼ等しい値の電気
容量を持つ素子を前記差動アンプの逆相入力とグラン
ド、もしくは逆相入力と電源間に挿入していることを特
徴とするディジタル光受信器のトランスインピーダンス
型プリアンプ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189007A JP2503837B2 (ja) | 1992-07-16 | 1992-07-16 | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 |
| EP93111447A EP0580089A1 (en) | 1992-07-16 | 1993-07-16 | Receiver for optical signals, with a preamplifier providing dc-offset correction, and a dual mode transimpedance amplifier |
| AU42035/93A AU672001B2 (en) | 1992-07-16 | 1993-07-16 | Digital data receiver having DC offset cancelling preamplifier and dual-mode transimpedance amplifier |
| US08/092,071 US5430765A (en) | 1992-07-16 | 1993-07-16 | Digital data receiver having DC offset cancelling preamplifier and dual-mode transimpedance amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189007A JP2503837B2 (ja) | 1992-07-16 | 1992-07-16 | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177664A true JPH06177664A (ja) | 1994-06-24 |
| JP2503837B2 JP2503837B2 (ja) | 1996-06-05 |
Family
ID=16233743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4189007A Expired - Lifetime JP2503837B2 (ja) | 1992-07-16 | 1992-07-16 | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5430765A (ja) |
| EP (1) | EP0580089A1 (ja) |
| JP (1) | JP2503837B2 (ja) |
| AU (1) | AU672001B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232917A (ja) * | 1992-11-13 | 1994-08-19 | American Teleph & Telegr Co <Att> | デジタルデータ受信機 |
| JPH06232916A (ja) * | 1992-11-13 | 1994-08-19 | American Teleph & Telegr Co <Att> | デジタルデータ受信機 |
| JPH07303119A (ja) * | 1994-05-02 | 1995-11-14 | At & T Corp | サンプリングされたデータ出力と背景光をキャンセルできるパケットデータ受信器 |
| JPH10285226A (ja) * | 1997-04-02 | 1998-10-23 | Nec Corp | バースト信号受信回路 |
| JPH1127216A (ja) * | 1997-07-03 | 1999-01-29 | Oki Tec:Kk | 入力有無検出回路 |
| JPH11505974A (ja) * | 1995-05-22 | 1999-05-25 | シエラ ワイアレス インコーポレイテッド | 信号トラッキングループの変調器過渡事象の効果を削減するための方法 |
| JP2005328384A (ja) * | 2004-05-14 | 2005-11-24 | Sumitomo Electric Ind Ltd | 光送受信器 |
| JP2005353786A (ja) * | 2004-06-10 | 2005-12-22 | Nichia Chem Ind Ltd | 半導体レーザ駆動回路 |
| JP2006211629A (ja) * | 2005-01-29 | 2006-08-10 | Samsung Electro Mech Co Ltd | マルチゲインを有するｐｄｉｃ |
| JP2008507943A (ja) * | 2004-08-12 | 2008-03-13 | フィニサー コーポレイション | フィルタ処理を一体化して寄生静電容量が低減されたトランスインピーダンス増幅器 |
| KR101241742B1 (ko) * | 2011-07-29 | 2013-03-11 | 주식회사 파이칩스 | 방해파 제거 기능을 갖는 웨이크 업 수신기 및 이를 포함하는 송수신기 |
| JP2014192895A (ja) * | 2013-03-26 | 2014-10-06 | Excelitas Canada Inc | アバランシェフォトダイオード及びＳｉＰＭのための差動光受信器 |
| JP2015537445A (ja) * | 2012-10-29 | 2015-12-24 | フィニサー コーポレイション | 光レシーバにおける集積回路 |
| JPWO2020008593A1 (ja) * | 2018-07-05 | 2020-12-17 | 三菱電機株式会社 | リミッティング増幅回路 |
| JP2020205629A (ja) * | 2020-09-15 | 2020-12-24 | ラピスセミコンダクタ株式会社 | メモリ制御装置及びメモリ制御方法 |
| JP2022153810A (ja) * | 2021-03-30 | 2022-10-13 | 浜松ホトニクス株式会社 | 光検出回路及び計測装置 |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08223228A (ja) * | 1994-03-17 | 1996-08-30 | Fujitsu Ltd | 等化増幅器及びこれを用いた受信機並びにプリアンプ |
| JP2644191B2 (ja) * | 1994-08-04 | 1997-08-25 | 日本電気エンジニアリング株式会社 | バッファアンプ |
| US5822104A (en) * | 1995-02-24 | 1998-10-13 | Nec Corporation | Digital optical receiving apparatus |
| JP2609831B2 (ja) * | 1995-03-15 | 1997-05-14 | エヌイーシーテレネットワークス株式会社 | 光二重伝送方式 |
| US5790295A (en) * | 1995-08-28 | 1998-08-04 | Apple Computer, Inc. | Gated integrator preamplifier for infrared data networks |
| EP0838914A3 (en) * | 1996-10-25 | 2002-03-27 | Nec Corporation | Circuit arrangement for amplifying an electrical signal converted from an optical signal |
| JP3098461B2 (ja) * | 1997-06-18 | 2000-10-16 | 日本電気株式会社 | ディジタル受信回路 |
| US6041084A (en) * | 1997-08-15 | 2000-03-21 | Lucent Technologies, Inc. | Circuit for optimal signal slicing in a binary receiver |
| JP3729993B2 (ja) * | 1997-09-18 | 2005-12-21 | シャープ株式会社 | ピークホールド回路およびそれを備える赤外線通信装置 |
| US6051998A (en) * | 1998-04-22 | 2000-04-18 | Mitsubishi Semiconductor America, Inc. | Offset-compensated peak detector with output buffering |
| JP3502264B2 (ja) * | 1998-06-10 | 2004-03-02 | 株式会社沖コムテック | 受信装置 |
| JP3327237B2 (ja) * | 1998-06-24 | 2002-09-24 | 日本電気株式会社 | アレイ光受信器 |
| US6327313B1 (en) * | 1999-12-29 | 2001-12-04 | Motorola, Inc. | Method and apparatus for DC offset correction |
| KR100381410B1 (ko) * | 2000-08-23 | 2003-04-23 | 학교법인 한국정보통신학원 | 다단 궤환형 버스트모드 광수신기 |
| US6535033B2 (en) * | 2000-12-07 | 2003-03-18 | Texas Instruments Incorporated | Peak hold circuit |
| US20020149400A1 (en) * | 2001-04-16 | 2002-10-17 | Namik Kocaman | Low voltage differential to single-ended converter |
| US6963696B1 (en) * | 2001-04-30 | 2005-11-08 | Quantum Bridge Communications, Inc. | AC-coupled burst mode receiver with wide dynamic range |
| JP4060597B2 (ja) * | 2002-01-07 | 2008-03-12 | 富士通株式会社 | パルス幅検出回路及び受信回路 |
| US7038187B2 (en) * | 2002-02-14 | 2006-05-02 | Finisar Corporation | Circuit for measuring photo-current level in fiber optic links |
| US6888406B2 (en) * | 2002-08-12 | 2005-05-03 | Microtune (Texas), L.P. | Highly linear variable gain amplifier |
| US6882218B2 (en) * | 2002-08-26 | 2005-04-19 | Broadcom Corporation | Transimpedance amplifier and offset correction mechanism and method for lowering noise |
| US7002131B1 (en) | 2003-01-24 | 2006-02-21 | Jds Uniphase Corporation | Methods, systems and apparatus for measuring average received optical power |
| US7215883B1 (en) | 2003-01-24 | 2007-05-08 | Jds Uniphase Corporation | Methods for determining the performance, status, and advanced failure of optical communication channels |
| US6831510B2 (en) * | 2003-02-06 | 2004-12-14 | Fujitsu Limited | Continuous low-frequency error cancellation in a high-speed differential amplifier |
| KR100537902B1 (ko) * | 2003-03-29 | 2005-12-20 | 한국전자통신연구원 | 버스트 모드 광 수신 장치 |
| US6831521B1 (en) * | 2003-06-11 | 2004-12-14 | Intel Corporation | Method and apparatus for detecting interruption of an input signal with cancellation of offset level |
| US6906595B2 (en) * | 2003-08-30 | 2005-06-14 | Lsi Logic Corporation | Variable gain current feedback amplifier |
| US7026877B2 (en) * | 2003-11-13 | 2006-04-11 | Heqing Yi | Optical input preamplifier |
| US6952005B2 (en) * | 2003-12-19 | 2005-10-04 | Infineon Technologies Ag | Optical receiver circuit |
| KR100601048B1 (ko) * | 2004-04-22 | 2006-07-14 | 한국전자통신연구원 | 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법 |
| US7734193B2 (en) * | 2004-08-12 | 2010-06-08 | Tri Quint Semiconductor, Inc. | Level detector for optical receivers |
| US7630464B1 (en) * | 2005-04-19 | 2009-12-08 | Lattice Semiconductor Corporation | Analog-to-digital systems and methods |
| US7599631B2 (en) * | 2005-05-06 | 2009-10-06 | Yi Heqing | Burst optical receiver with AC coupling and integrator feedback network |
| EP1935091B1 (en) * | 2005-10-07 | 2013-02-13 | Imec | Systems and methods for transferring single-ended burst signal onto differential lines, especially for use in burst-mode receiver |
| US8150272B2 (en) | 2005-10-07 | 2012-04-03 | Imec | Systems and methods for transferring single-ended burst signal onto differential lines, especially for use in burst-mode receiver |
| KR100835983B1 (ko) * | 2006-12-05 | 2008-06-09 | 한국전자통신연구원 | 자동 이득 조절을 위한 검출기 |
| JP5296620B2 (ja) * | 2009-07-06 | 2013-09-25 | ルネサスエレクトロニクス株式会社 | 信号中継回路 |
| JP5625955B2 (ja) * | 2010-03-26 | 2014-11-19 | 富士通株式会社 | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 |
| JP5480010B2 (ja) * | 2010-05-14 | 2014-04-23 | 株式会社東芝 | 光受信回路 |
| JP2012235376A (ja) * | 2011-05-06 | 2012-11-29 | Sumitomo Electric Ind Ltd | 電子回路及び光受光回路 |
| US8798484B2 (en) * | 2012-02-16 | 2014-08-05 | International Business Machines Corporation | Optical receiver using infinite impulse response decision feedback equalization |
| US9151783B2 (en) | 2012-04-26 | 2015-10-06 | Synopsys, Inc. | Ground offset monitor and compensator |
| US9184957B2 (en) * | 2012-12-27 | 2015-11-10 | Intel Corporation | High speed receivers circuits and methods |
| JP2014164577A (ja) * | 2013-02-26 | 2014-09-08 | Sumitomo Electric Ind Ltd | 駆動回路 |
| JP6488674B2 (ja) * | 2013-12-25 | 2019-03-27 | パナソニック株式会社 | Ｄｃオフセットキャンセル回路 |
| KR101513373B1 (ko) * | 2013-12-31 | 2015-04-20 | 한양대학교 산학협력단 | 직류 오프셋을 보상하는 광통신 수신기 |
| US9148094B1 (en) * | 2014-05-20 | 2015-09-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Offset cancellation in a transimpedance amplifier (TIA) circuit |
| WO2017007869A1 (en) * | 2015-07-07 | 2017-01-12 | Marvell World Trade Ltd | Amplification circuit and method of compensating for voltage offset of inputs |
| EP3350919B1 (en) | 2015-09-15 | 2019-07-31 | Firecomms Limited | An optical receiver |
| EP3512126B1 (en) * | 2016-09-30 | 2022-04-06 | Huawei Technologies Co., Ltd. | Signal processing apparatus, optical line terminal, and communication system |
| US10637353B2 (en) | 2016-11-30 | 2020-04-28 | Dialog Semiconductor (Uk) Limited | Feedback voltage DC level cancelling for configurable output DC-DC switching converters |
| US10944486B2 (en) * | 2017-12-06 | 2021-03-09 | Elenion Technologies, Llc | DC current cancellation scheme for an optical receiver |
| KR102495364B1 (ko) * | 2018-03-21 | 2023-02-06 | 에스케이하이닉스 주식회사 | 버퍼 회로 및 이를 포함하는 메모리 장치 |
| CN114221626B (zh) * | 2021-12-17 | 2022-10-28 | 厦门亿芯源半导体科技有限公司 | 具有全温范围内带宽扩展特性的高速跨阻放大器及带宽扩展方法 |
| CN116260402A (zh) * | 2023-02-16 | 2023-06-13 | 北京泽声科技有限公司 | 光电检测电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60163508A (ja) * | 1984-02-03 | 1985-08-26 | Hitachi Cable Ltd | 光受信回路 |
| JPH02266630A (ja) * | 1989-02-02 | 1990-10-31 | American Teleph & Telegr Co <Att> | デジタルデータ受信装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE754157A (fr) * | 1969-07-31 | 1971-02-01 | Siemens Ag | Montage pour la compensation de composantes parasites de tension continue lors de la demodulation de signaux de donnees binaires |
| FR2462073A1 (fr) * | 1979-07-17 | 1981-02-06 | Thomson Csf | Procede et dispositif pour l'extraction de donnees numeriques en presence de bruit et de distorsions |
| JPS5952417A (ja) * | 1982-09-16 | 1984-03-27 | Toshiba Corp | デ−タ抜取回路 |
| ATE75355T1 (de) * | 1985-12-16 | 1992-05-15 | Siemens Ag | Optischer empfaenger. |
| US4792998A (en) * | 1986-05-23 | 1988-12-20 | Siemens Aktiengesellschaft | Receiver for optical digital signals having different amplitudes |
| US4736391A (en) * | 1986-07-22 | 1988-04-05 | General Electric Company | Threshold control with data receiver |
| US5148449A (en) * | 1989-05-26 | 1992-09-15 | Motorola, Inc. | Centering multi-level data |
| US5119404A (en) * | 1990-08-06 | 1992-06-02 | Japan Aviation Electronics Industry Limited | Signal receiver |
| US5295161A (en) * | 1991-05-10 | 1994-03-15 | International Business Machines Corporation | Fiber optic amplifier with active elements feedback circuit |
-
1992
- 1992-07-16 JP JP4189007A patent/JP2503837B2/ja not_active Expired - Lifetime
-
1993
- 1993-07-16 US US08/092,071 patent/US5430765A/en not_active Expired - Fee Related
- 1993-07-16 EP EP93111447A patent/EP0580089A1/en not_active Withdrawn
- 1993-07-16 AU AU42035/93A patent/AU672001B2/en not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60163508A (ja) * | 1984-02-03 | 1985-08-26 | Hitachi Cable Ltd | 光受信回路 |
| JPH02266630A (ja) * | 1989-02-02 | 1990-10-31 | American Teleph & Telegr Co <Att> | デジタルデータ受信装置 |
| US5025456A (en) * | 1989-02-02 | 1991-06-18 | At&T Bell Laboratories | Burst mode digital data receiver |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232916A (ja) * | 1992-11-13 | 1994-08-19 | American Teleph & Telegr Co <Att> | デジタルデータ受信機 |
| JPH06232917A (ja) * | 1992-11-13 | 1994-08-19 | American Teleph & Telegr Co <Att> | デジタルデータ受信機 |
| JPH07303119A (ja) * | 1994-05-02 | 1995-11-14 | At & T Corp | サンプリングされたデータ出力と背景光をキャンセルできるパケットデータ受信器 |
| JPH11505974A (ja) * | 1995-05-22 | 1999-05-25 | シエラ ワイアレス インコーポレイテッド | 信号トラッキングループの変調器過渡事象の効果を削減するための方法 |
| JPH10285226A (ja) * | 1997-04-02 | 1998-10-23 | Nec Corp | バースト信号受信回路 |
| JPH1127216A (ja) * | 1997-07-03 | 1999-01-29 | Oki Tec:Kk | 入力有無検出回路 |
| JP2005328384A (ja) * | 2004-05-14 | 2005-11-24 | Sumitomo Electric Ind Ltd | 光送受信器 |
| JP2005353786A (ja) * | 2004-06-10 | 2005-12-22 | Nichia Chem Ind Ltd | 半導体レーザ駆動回路 |
| JP4917537B2 (ja) * | 2004-08-12 | 2012-04-18 | フィニサー コーポレイション | フィルタ処理を一体化して寄生静電容量が低減されたトランスインピーダンス増幅器 |
| JP2008507943A (ja) * | 2004-08-12 | 2008-03-13 | フィニサー コーポレイション | フィルタ処理を一体化して寄生静電容量が低減されたトランスインピーダンス増幅器 |
| JP2006211629A (ja) * | 2005-01-29 | 2006-08-10 | Samsung Electro Mech Co Ltd | マルチゲインを有するｐｄｉｃ |
| KR101241742B1 (ko) * | 2011-07-29 | 2013-03-11 | 주식회사 파이칩스 | 방해파 제거 기능을 갖는 웨이크 업 수신기 및 이를 포함하는 송수신기 |
| JP2015537445A (ja) * | 2012-10-29 | 2015-12-24 | フィニサー コーポレイション | 光レシーバにおける集積回路 |
| JP2014192895A (ja) * | 2013-03-26 | 2014-10-06 | Excelitas Canada Inc | アバランシェフォトダイオード及びＳｉＰＭのための差動光受信器 |
| JPWO2020008593A1 (ja) * | 2018-07-05 | 2020-12-17 | 三菱電機株式会社 | リミッティング増幅回路 |
| JP2020205629A (ja) * | 2020-09-15 | 2020-12-24 | ラピスセミコンダクタ株式会社 | メモリ制御装置及びメモリ制御方法 |
| JP2022153810A (ja) * | 2021-03-30 | 2022-10-13 | 浜松ホトニクス株式会社 | 光検出回路及び計測装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0580089A1 (en) | 1994-01-26 |
| AU672001B2 (en) | 1996-09-19 |
| JP2503837B2 (ja) | 1996-06-05 |
| AU4203593A (en) | 1994-01-20 |
| US5430765A (en) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177664A (ja) | ディジタル光受信回路とトランスインピーダンスアンプ回路とプリアンプ回路 | |
| US6275114B1 (en) | Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications | |
| US4498001A (en) | Transimpedance amplifier for optical receivers | |
| US5844445A (en) | Feedback type pre-amplifier | |
| JP2991911B2 (ja) | デジタルデータ受信機 | |
| US4724315A (en) | Optical receiver | |
| JP4927664B2 (ja) | 前置増幅回路 | |
| US10944486B2 (en) | DC current cancellation scheme for an optical receiver | |
| AU672839B2 (en) | Circuit for converting unipolar input to bipolar output | |
| JP2003318681A (ja) | 増幅回路及び光通信装置 | |
| US6359517B1 (en) | Photodiode transimpedance circuit | |
| US20200091881A1 (en) | Differential trans-impedance amplifier | |
| US6882218B2 (en) | Transimpedance amplifier and offset correction mechanism and method for lowering noise | |
| US4075576A (en) | Sensitive high speed solid state preamp | |
| US5382920A (en) | Circuit arrangement for an optical receiver | |
| US4563656A (en) | Wideband transimpedance optical receiver | |
| US5111324A (en) | Optical receivers | |
| US7221229B2 (en) | Receiver circuit having an optical reception device | |
| JP2003168933A (ja) | 光受信回路 | |
| CA2480608A1 (en) | Elevated front-end transimpedance amplifier | |
| JPH05136635A (ja) | 信号受信装置 | |
| KR100381410B1 (ko) | 다단 궤환형 버스트모드 광수신기 | |
| EP0480410B1 (en) | Infrared ray receiving circuit | |
| EP0751636B1 (en) | Optoelectronic integrated circuit | |
| JPH04225630A (ja) | 広ダイナミックレンジ光受信器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960206 |