JPH0513703A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0513703A JPH0513703A JP3164149A JP16414991A JPH0513703A JP H0513703 A JPH0513703 A JP H0513703A JP 3164149 A JP3164149 A JP 3164149A JP 16414991 A JP16414991 A JP 16414991A JP H0513703 A JPH0513703 A JP H0513703A
- Authority
- JP
- Japan
- Prior art keywords
- storage unit
- backup
- semiconductor memory
- data
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 この発明は、半導体記憶装置において、バッ
クアップを確実に行い、データをより確実に保持できる
ようにすることを目的とする。 【構成】 外部電源４により充電され停電時に放電して
記憶部２のバックアップを行う蓄電部５をＤＲＡＭ本体
１に形成し、記憶部２に内部配線により接続している。 【効果】 従って、従来のように外的要因によってバッ
クアップ機能が発揮されなくなることがなく、確実にバ
ックアップを行うことができ、ＤＲＡＭのデータ保持機
能が失われることを防止してデータをより確実に保持で
きる。
クアップを確実に行い、データをより確実に保持できる
ようにすることを目的とする。 【構成】 外部電源４により充電され停電時に放電して
記憶部２のバックアップを行う蓄電部５をＤＲＡＭ本体
１に形成し、記憶部２に内部配線により接続している。 【効果】 従って、従来のように外的要因によってバッ
クアップ機能が発揮されなくなることがなく、確実にバ
ックアップを行うことができ、ＤＲＡＭのデータ保持機
能が失われることを防止してデータをより確実に保持で
きる。
Description
【０００１】
【産業上の利用分野】この発明は、バックアップ機能を
備えた半導体記憶装置に関する。
備えた半導体記憶装置に関する。
【０００２】
【従来の技術】図２は従来の半導体記憶装置であるＤＲ
ＡＭ〔Ｄｙｎａｍｉｃ ＲａｎｄｏｍＡｃｃｅｓｓ Ｍ
ｅｍｏｒｙ〕の概略構成図である。
ＡＭ〔Ｄｙｎａｍｉｃ ＲａｎｄｏｍＡｃｃｅｓｓ Ｍ
ｅｍｏｒｙ〕の概略構成図である。
【０００３】図２において、１は装置本体であるＤＲＡ
Ｍ本体、２はメモリセルからなる記憶部、３は電源端
子、４は外部電源である。
Ｍ本体、２はメモリセルからなる記憶部、３は電源端
子、４は外部電源である。
【０００４】ところで、ＤＲＡＭは揮発性メモリである
ため、データを保持するにはリフレッシュ動作が必要と
なり、通常ＤＲＡＭにはＲＡＳバーオンリーリフレッシ
ュやＣＡＳバービフォアＲＡＳバーリフレッシュなどの
リフレッシュ機能が設けられており、ＲＡＳバー入力端
子およびＣＡＳバー入力端子にリフレッシュ状態になる
ようなタイミングでクロック信号を与えることにより、
ＤＲＡＭのリフレッシュ機能が働き、データが保持され
る。
ため、データを保持するにはリフレッシュ動作が必要と
なり、通常ＤＲＡＭにはＲＡＳバーオンリーリフレッシ
ュやＣＡＳバービフォアＲＡＳバーリフレッシュなどの
リフレッシュ機能が設けられており、ＲＡＳバー入力端
子およびＣＡＳバー入力端子にリフレッシュ状態になる
ようなタイミングでクロック信号を与えることにより、
ＤＲＡＭのリフレッシュ機能が働き、データが保持され
る。
【０００５】
【発明が解決しようとする課題】ところで、近年ＤＲＡ
Ｍ等の半導体記憶装置の低消費電力化が進み、バックア
ップ用電池によるバックアップも可能となってきている
が、外部からの電源供給を必要とする構成となっている
ため、外的要因によりバックアップ電池の接続不良が生
じると、バックアップ機能が発揮されず、ＤＲＡＭはデ
ータ保持機能を失ってデータを破壊するおそれがあると
いう問題点があった。
Ｍ等の半導体記憶装置の低消費電力化が進み、バックア
ップ用電池によるバックアップも可能となってきている
が、外部からの電源供給を必要とする構成となっている
ため、外的要因によりバックアップ電池の接続不良が生
じると、バックアップ機能が発揮されず、ＤＲＡＭはデ
ータ保持機能を失ってデータを破壊するおそれがあると
いう問題点があった。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、バックアップを確実に行い、
データをより確実に保持できるようにすることを目的と
する。
るためになされたもので、バックアップを確実に行い、
データをより確実に保持できるようにすることを目的と
する。
【０００７】
【課題を解決するための手段】この発明に係る半導体記
憶装置は、装置本体に形成された記憶部と、前記装置本
体に形成されて前記記憶部に内部配線により接続され外
部電源により充電され停電時に放電して前記記憶部のバ
ックアップを行う蓄電部とを備えたことを特徴としてい
る。
憶装置は、装置本体に形成された記憶部と、前記装置本
体に形成されて前記記憶部に内部配線により接続され外
部電源により充電され停電時に放電して前記記憶部のバ
ックアップを行う蓄電部とを備えたことを特徴としてい
る。
【０００８】
【作用】この発明においては、記憶部と共に蓄電部が装
置本体に形成され、半導体記憶装置自体に蓄電部が内蔵
されているため、停電発生時に、確実にバックアップ機
能が発揮され、ＤＲＡＭのようにリフレッシュ機能を備
える場合に、従来のように記憶データが破壊されること
がなく、データが確実に保持される。
置本体に形成され、半導体記憶装置自体に蓄電部が内蔵
されているため、停電発生時に、確実にバックアップ機
能が発揮され、ＤＲＡＭのようにリフレッシュ機能を備
える場合に、従来のように記憶データが破壊されること
がなく、データが確実に保持される。
【０００９】
【実施例】図１はこの発明の半導体記憶装置の一実施例
の概略構成図である。
の概略構成図である。
【００１０】図１において、図２と相違するのは、ＤＲ
ＡＭ本体１に、記憶部２に内部配線により接続され停電
時に放電して記憶部のバックアップを行う蓄電部５を形
成したことである。
ＡＭ本体１に、記憶部２に内部配線により接続され停電
時に放電して記憶部のバックアップを行う蓄電部５を形
成したことである。
【００１１】このとき、蓄電部５としては、例えば容量
の大きなコンデンサを形成する。
の大きなコンデンサを形成する。
【００１２】そして、外部電源４により正常に電源供給
されている場合、電源端子３を介して外部電源４により
蓄電部５が充電され、停電発生時に蓄電部５が放電し、
内部配線を介して蓄電部５から記憶部２に電源供給さ
れ、記憶部２のバックアップが行われ、ＤＲＡＭのデー
タ保持機能が失われることはなく、記憶データが保持さ
れる。
されている場合、電源端子３を介して外部電源４により
蓄電部５が充電され、停電発生時に蓄電部５が放電し、
内部配線を介して蓄電部５から記憶部２に電源供給さ
れ、記憶部２のバックアップが行われ、ＤＲＡＭのデー
タ保持機能が失われることはなく、記憶データが保持さ
れる。
【００１３】このとき、セルフリフレッシュ機能を備え
る場合には、蓄電部５の放電電流が記憶部２に流れる時
にセルフリフレッシュが行われるようにしておけば、停
電時におけるデータ保持が確実に行われる。
る場合には、蓄電部５の放電電流が記憶部２に流れる時
にセルフリフレッシュが行われるようにしておけば、停
電時におけるデータ保持が確実に行われる。
【００１４】従って、外部電源４により充電され停電時
に放電して記憶部２のバックアップを行う蓄電部５をＤ
ＲＡＭ本体１に形成したことにより従来の電池によるバ
ックアップの場合のように、外的要因によってバックア
ップ機能が発揮されなくなるおそれがなく、確実にバッ
クアップを行うことができ、ＤＲＡＭにおいてデータ保
持機能が失われることを防止してデータをより確実に保
持することができる。
に放電して記憶部２のバックアップを行う蓄電部５をＤ
ＲＡＭ本体１に形成したことにより従来の電池によるバ
ックアップの場合のように、外的要因によってバックア
ップ機能が発揮されなくなるおそれがなく、確実にバッ
クアップを行うことができ、ＤＲＡＭにおいてデータ保
持機能が失われることを防止してデータをより確実に保
持することができる。
【００１５】また、蓄電部５をＤＲＡＭに内蔵するた
め、従来の電池によるバックアップの場合のようにスペ
ース上の制約がなくなり、ボード設計が容易になる。
め、従来の電池によるバックアップの場合のようにスペ
ース上の制約がなくなり、ボード設計が容易になる。
【００１６】なお、上記実施例では、蓄電部５として大
容量のコンデンサを形成する場合について説明したが、
例えば充電式電池構成のものを蓄電部５として形成して
もよいのは言うまでもない。
容量のコンデンサを形成する場合について説明したが、
例えば充電式電池構成のものを蓄電部５として形成して
もよいのは言うまでもない。
【００１７】また、上記実施例では、ＤＲＡＭに適用し
た場合について説明したが、ＤＲＡＭ以外のバックアッ
プを要する半導体記憶装置について、この発明を同様に
実施できる。
た場合について説明したが、ＤＲＡＭ以外のバックアッ
プを要する半導体記憶装置について、この発明を同様に
実施できる。
【００１８】
【発明の効果】以上のようにこの発明の半導体記憶装置
によれば、記憶部と共に蓄電部が装置本体に形成されて
いるため、停電発生時に、確実にバックアップ機能を発
揮でき、ＤＲＡＭのようにリフレッシュ機能を備える場
合に、従来のように記憶データが破壊されることを防止
でき、データを確実に保持することができる。
によれば、記憶部と共に蓄電部が装置本体に形成されて
いるため、停電発生時に、確実にバックアップ機能を発
揮でき、ＤＲＡＭのようにリフレッシュ機能を備える場
合に、従来のように記憶データが破壊されることを防止
でき、データを確実に保持することができる。
【図面の簡単な説明】
【図１】この発明の半導体記憶装置の一実施例の概略構
成図である。
成図である。
【図２】従来の半導体記憶装置の概略構成図である。
【符号の説明】 １ ＤＲＡＭ本体（装置本体） ２ 記憶部 ４ 外部電源 ５ 蓄電部
Claims (1)
- 【特許請求の範囲】 【請求項１】 装置本体に形成された記憶部と、前記装
置本体に形成されて前記記憶部に内部配線により接続さ
れ外部電源により充電され停電時に放電して前記記憶部
のバックアップを行う蓄電部とを備えたことを特徴とす
る半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164149A JPH0513703A (ja) | 1991-07-04 | 1991-07-04 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164149A JPH0513703A (ja) | 1991-07-04 | 1991-07-04 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513703A true JPH0513703A (ja) | 1993-01-22 |
Family
ID=15787676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3164149A Pending JPH0513703A (ja) | 1991-07-04 | 1991-07-04 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513703A (ja) |
-
1991
- 1991-07-04 JP JP3164149A patent/JPH0513703A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262998A (en) | Dynamic random access memory with operational sleep mode | |
| EP0792506B1 (en) | Refresh strategy for drams | |
| EP0385516A2 (en) | Memory | |
| JP2617779B2 (ja) | 半導体メモリ装置 | |
| JPH09160838A (ja) | キャッシュメモリバックアップ装置 | |
| JPH07334432A (ja) | メモリ制御回路 | |
| US5295110A (en) | Semiconductor memory device incorporated with self-refresh circuit | |
| JPS5987695A (ja) | 半導体記憶装置 | |
| KR920017104A (ko) | 반도체 기억 장치 | |
| US4872143A (en) | Pseudo static random access memory employing dynamic memory cells | |
| JPH0513703A (ja) | 半導体記憶装置 | |
| JPH01184788A (ja) | マルチポートメモリ | |
| EP0409274A2 (en) | Dynamic memory with a refresh control circuit | |
| US6144219A (en) | System and method for isolation of varying-power backed memory controller inputs | |
| JP3271161B2 (ja) | 半導体記憶装置 | |
| US5835937A (en) | Microcomputer with an improved DRAM-controller responsible for a CBR self-refresh operation | |
| JPH03130987A (ja) | 画像通信装置 | |
| US20030043675A1 (en) | Memory system | |
| KR100480553B1 (ko) | 디램장치의리프레쉬제어방법 | |
| JPS62154293A (ja) | 半導体記憶装置 | |
| JPH1116351A (ja) | ダイナミック型半導体記憶装置 | |
| JPH01146195A (ja) | ダイナミック型半導体記憶装置 | |
| JPH0487100A (ja) | Ｄｒａｍ | |
| US6847571B2 (en) | Use of redundant memory cells to manufacture cost efficient drams with reduced self refresh current capability | |
| JPH04205883A (ja) | 半導体記憶装置 |