JPH05142293A - Ｉｃテスト方法、及びそのテスタ - Google Patents

Abstract

(57)【要約】 【目的】 ＩＣの実装状態でのバーンイン工程を可能に
するとともに、複数のＩＣが全自動でテストできるよう
にし、信頼度の向上、及びテスト時間の短縮を図る。 【構成】 ＩＣテスト方法は、バーンインボードにＩＣ
を実装してテスト信号を印加し、テスト信号が印加され
たＩＣからの動作出力と期待値とを比較する。また、テ
スタは、全てのＩＣを動作させる信号発生器と、期待値
を発生させる期待値発生器と、複数のＩＣの一つの動作
出力を択一する切替器と、択一された出力と期待値とを
比較する比較器とを備える。そして、信号発生器は、バ
ーンインボード上に実装されたＩＣに実際の動作条件と
同一のテスト信号が印加できるものとする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バーンインボードにお
けるＩＣテスト方法、及びそのテスタに関する。

【０００２】

【従来の技術】集積回路などの信頼度テスト方法のひと
つにバーンイン法がある。図４はバーンインボードの断
線チェックに使用される従来のテスタを表す斜視図であ
る。バーンインボード１には複数のソケット３が設けら
れ、ソケット３にはＩＣが実装されていない。バーンイ
ンボード１の端部接点にはエッジコネクタ５が接続さ
れ、エッジコネクタ５はＧＯ／ＮＧ表示がなされるチェ
ッカー７へと接続されている。また、チェッカー７には
一つのテスト用プローブ９が接続され、プローブ９は手
作業により選択的に複数のソケット３の一つへ差し換え
られるようになっている。

【０００３】このように構成される断線チェックテスタ
（テスタ）１１において、テスト時、チェッカー７によ
りチェック信号が発生されると、チェック信号がエッジ
コネクタ５を介してバーンインボード１に送り込まれ、
送り込まれたチェック信号がソケット３のコンタクト部
からプローブ９との接触を通してチェッカー７に再び取
り込まれる。そして、チェッカー７は、送り込んだチェ
ック信号と、送り戻されたチェック信号との一致・不一
致により、バーンインボード１配線のＧＯ／ＮＧ判定を
し、断線チェックを行うのである。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
テスト方法では、テスト用のプローブ９の差し換えが手
作業により行われていたため、その接続状態には個人差
が有り、接触不良の原因となる不具合が発生していて
も、プローブ９を左右上下に動かすことで不具合が解消
されてしまい、誤判定を引き起こす原因を包含してい
た。また、従来のテスタでは、バーンインボード１上の
配線パターンの断線、及び短絡はテストできるが、ＩＣ
を実装した際のＩＣのリードとソケットのコンタクトと
の接触状態はチェックすることができず、テストを実施
しても、接触不良の発生しているソケット３に実装され
たＩＣが、バーンインされずに出荷される虞れがあり、
信頼度の低下を招く原因ともなっていた。更に、上述の
如く、プローブ９の挿入は手作業により行っていたた
め、作業効率が悪く、テスト時間が長くなる要因となっ
ていた。

【０００５】本発明は上記状況に鑑みてなされたもの
で、バーンインボード上のソケットにＩＣを実装した際
の、ＩＣリードとソケットコンタクトとに生じる接触不
良の不正確な検出が除去できるとともに、全自動でのテ
ストが可能となるＩＣテスト方法、及びそのテスタを提
供し、もって、テスト信頼度の向上、及びテスト時間の
短縮を図ることを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
の本発明に係るＩＣテスト方法は、バーンインボードに
ＩＣを実装し、実装したＩＣにテスト信号を印加し、テ
スト信号が印加されたＩＣからの出力と期待値とを比較
することで判定を行うことを特徴とする。そして、テス
タは、バーンインボード上に実装された全てのＩＣを動
作させる信号発生器と、この信号発生器のテスト信号よ
り期待値を発生させる期待値発生器と、前記実装された
複数のＩＣの一つの動作出力を択一する切替器と、この
択一された一つのＩＣの出力と前記期待値とを比較する
比較器とからなることを特徴とする。また、実際動作時
に近似状態でのテストを可能にするため、テスタには実
際のバーンイン条件と同一のテスト信号を印加してＩＣ
を動作させる信号発生器を備えることが好ましい。

【０００７】

【作用】ＩＣが実装されたバーンインボードにテスト信
号が印加され、実際動作時におけるＩＣの出力が期待値
と比較され、テスト時のＩＣ取り付け条件が実装時の条
件と等しくなり、テスト信頼度が高くなる。複数のＩＣ
にテスト信号が印加され、全てのＩＣが同時に動作信号
を出力し、複数の動作信号のうちの一つのＩＣの出力が
順次切替器により択一され、この一つのＩＣの出力が期
待値発生器からの値と順次比較されることで、複数ＩＣ
を判定するためのＩＣ差し換え作業等が一度となる。Ｉ
Ｃが実装されたバーンインボードにバーンイン条件と同
一のテスト信号が印加され、期待値と比較されるＩＣの
出力値が実際の動作出力値で判定が行えるようになる。

【０００８】

【実施例】以下、本発明に係るＩＣテスト方法、及びそ
のテスタの好適な実施例を図面を参照して詳細に説明す
る。図２は本発明に係るテスタの構成を表す説明図であ
る。テスタ２１には上下動自在な上蓋付のボード押え２
３が設けられ、ボード押え２３は下降することでバーン
インボード１を所定位置にセットするようになってい
る。一方、バーンインボード１の下方にはマルチプレク
サー（スキャナー）付フィクスチャー（フィクスチャ
ー）２５が配設され、フィクスチャー２５はシリンダ２
７により押し上げられるようになっている。したがっ
て、フィクスチャー２５が押し上げられることで、バー
ンインボード１裏面のＩＣ出力に相当するソケットピン
にフィクスチャーのプローブピンが結合されるようにな
っているのである。

【０００９】バーンインボード１の端部接点１ａにはジ
ャック２９が対向して設けられ、ジャック２９はシリン
ダ３１が伸長されることにより端部接点１ａに装着され
るようになっている。ジャック２９にはパターン発生及
びドライバーボード（ドライバーボード）３３が接続さ
れ、ドライバーボード３３はリファレンスボード３５へ
接続されている。つまり、パターン発生及びドライバー
ボード３３からのチェック信号はジャック２９を介して
バーンインボード１上の全てのＩＣに入力されるととも
に、リファレンスボード３５にも基準パターンがそれぞ
れ入力されるようになっている。

【００１０】リファレンスボード３５にはコンパレータ
３７が接続され、リファレンスボード３５に入力された
基準パターンはコンパレータ３７に送られるようになっ
ている。コンパレータ３７には上述のフィクスチャー２
５が接続され、テスト結果がコンパレータ３７に送られ
るようになっている。つまり、コンパレータ３７では、
リファレンスボード３５からの基準パターンと、フィク
スチャー２５を経由したテスト結果が比較できるように
なっている。コンパレータ３７にはコントローラー３９
が接続され、コントローラー３９はコンパレータ３７で
の比較結果を順次内部メモリーに格納するようになって
いる。

【００１１】また、コントローラー３９は、ドライバー
ボード３３とも接続され、チェック信号の出力を制御で
きるようになっている。更に、コントローラー３９には
ＣＲＴ４１、及びプリンター４３が接続され、テスト結
果が表示、及び印字できるようになっている。即ち、テ
スト終了とともに、結果が「不良」の場合はＣＲＴ４
１、及びプリンター４３に「ＦＡＩＬ」表示し、同時に
バーンインボード不良マップ（図３参照）上に「Ｆ」を
表示する。また、結果が「良」の場合は「ＰＡＳＳ」を
表示し、同時にバーインボード不良マップ上に「・」を
表示する。バーインボード不良マップ上では「Ｆ」、
「・」表示が実際のソケットに対応した位置で表示され
るので、どのソケット部にパターン切れ、及びソケット
との接触不良等が発生しているのかが一目で判定できる
ようになっている。尚、これらの表示出力は、ＲＳ２３
２Ｃを介して他のデータ処理装置へも送ることができる
ようになっている。

【００１２】このように構成されたテスタ２１は、テス
ト結果の表示、及び印字が終了した後、バーンインボー
ド１をジャック２９、フィクスチャー２５、及びボード
押え２３から、シリンダ２７、３１の駆動により解放す
るようになっている。テスタ２１は、以上一連の構成が
コントローラー３９により動作制御されるようになって
おり、スタートボタンを押すだけで、電源のＯＮ／ＯＦ
Ｆを含めて全て自動的に行えるようになっている。

【００１３】次に、図１に基づいて本実施例に係るＩＣ
テスト方法を説明する。図１は本発明に係るＩＣテスト
方法を説明するブロック図である。先ず、バーンインボ
ード１のソケット３にＩＣ５３を実装し、装着ガイドを
有したフィクスチャー２５に載置し、上下よりバーンイ
ンボード１を押え込み、ＩＣ５３の出力ピンとフィクス
チャー２５のコンタクトプローブ５５を機械駆動部（シ
リンダ２７等）５７により接触させる。

【００１４】次いで、信号発生器及び電源（ドライバー
ボード３３等）５９よりバーインを行う条件又は類似条
件のテスト信号をジャック２９より印加し、バーンイン
ボード１上の全てのＩＣ５３を動作させる。そして、バ
ーンインボード１上のＩＣ５３の出力をコントローラー
３９内の制御部６１からの信号で切替器（フィクスチャ
ー２５）６３により選択し、比較器（コンパレータ３
７）６５に送り、期待値発生器（ドライバーボード３３
等）６７からのデータと比較し、ＧＯ／ＮＧ判定を行
う。

【００１５】判定結果は全てコントローラー３９内のデ
ータ処理部６９に送られ、記憶される。バーンインボー
ド１上の全てのＩＣ５３のテストが終了するまで、切替
器６３で順次ＩＣ５３を選択し、同様のテストを行う。
判定結果はテスト終了時に表示、印字する。判定結果の
表示、印字はテスト途中で行うことも可能である。そし
て、印字ではバーンインボード１上全てのＩＣの結果が
不良マップとなって出力される。

【００１６】本発明に係るＩＣテスト方法、及びそのテ
スタによれば、全自動でバーンインボードテストを行う
ことができるので、テスト時間の短縮が可能となるとと
もに、メモリ、及びロジック等広範囲に適用が可能であ
るので、例えば、バーンインボードＩＣ挿入機に利用
し、挿入機とテスタ機能を一体化することにより、作業
効率を大幅に向上させることも可能となる。尚、テスタ
２１は、ＩＣの出力が複数有るもの、及び入出力が共通
ピンになっているＩＣのテストも可能となっている。

【００１７】

【発明の効果】以上詳細に説明したように、本発明に係
るＩＣテスト方法は、ＩＣが実装されたバーンインボー
ドにテスト信号が印加され、実際動作時におけるＩＣの
出力が期待値と比較されるので、配線パターンのオープ
ン又はショート、ソケットとＩＣリードの接触不良（ソ
ケットコンタクト及びＩＣリード不良等）、ＩＣの動作
不良（逆挿入等）が包括的にテストされ、バーンイン工
程における不正確な検出が除去でき、テストの信頼度を
著しく向上させることができる。また、本発明に係るテ
スタは、複数のＩＣにテスト信号が印加され、全てのＩ
Ｃが同時に動作信号を出力し、一つのＩＣの出力が期待
値発生器からの値と順次比較されるので、複数ＩＣを同
時にテストすることができ、テストを高速化することが
できる。更に、本発明に係るテスタは、実際のバーンイ
ン条件と同一のテスト信号を印加してＩＣを動作させる
ので、期待値と比較されるＩＣの出力値が実際の動作出
力値で判定が行え、テストの信頼度を更に向上させるこ
とができる。更に又、全てのＩＣの出力信号がバーンイ
ンボード上回路を経由してジャックに出力するいわゆる
モニターバーンインボードについても、ジャックからの
出力値を切替器に入力することによりボード押え、シリ
ンダ駆動部、フィクスチャーを使用しないで同様なテス
トが可能となる。

【図面の簡単な説明】

【図１】本発明に係るＩＣテスト方法を説明するブロッ
ク図である。

【図２】本発明に係るテスタの構成を表す説明図であ
る。

【図３】バーンインボード不良マップを表す説明図であ
る。

【図４】バーンインボードの断線チェックに使用される
従来のテスタを表す斜視図である。

【符号の説明】

１ バーンインボード ２１ テスタ ５３ ＩＣ ５９ 信号発生器 ６３ 切替器 ６５ 比較器 ６７ 期待値発生器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 バーンインボードにＩＣを実装し、該実
   装したＩＣにテスト信号を印加し、該テスト信号が印加
   されたＩＣからの出力と期待値とを比較することで判定
   を行うＩＣテスト方法。
2. 【請求項２】 バーンインボード上に実装された全ての
   ＩＣを動作させる信号発生器と、該信号発生器のテスト
   信号より期待値を発生させる期待値発生器と、前記実装
   された複数のＩＣの一つの動作出力を択一する切替器
   と、該択一された一つのＩＣの出力と前記期待値とを比
   較する比較器とからなることを特徴とするテスタ。
3. 【請求項３】 バーンインボード上に実装されたＩＣに
   実際のバーンイン条件と同一のテスト信号を印加してＩ
   Ｃを動作させる信号発生器を備えたことを特徴とするテ
   スタ。