JPH051427B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） この発明はあるレーダのビデオ信号を他の複数
のレーダの走査によるビデオ信号に変換するレー
ダ走査変換装置に関する。

（従来技術） 海上交通管制システム等で、陸上の異なる場所
に複数のレーダを設置して、船舶の動静を監視す
る場合がある。このような場合、監視海域内に島
とか大形架橋等の構造物が存在すると、陰影海域
または構造物と船舶との多重反射による偽像が発
生することがある。このような場合は陰影海域の
映像の補完または偽像の除去のために海域内の適
当な場所に別のレーダを設け、該レーダにより探
知した映像を前記複数のレーダの映像に加えるか
両映像の相関をとつて、レーダ間の映像合成を行
うことがある。このような映像合成のためには、
レーダ走査変換装置を使用し、前記の別のレーダ
の映像を上記装置の画面メモリに記憶し、この記
憶した内容を前記複数のうちの一つのレーダの走
査信号に従つて読み出して、読み出したレーダの
自己の映像との合成をしていた。しかし、従来の
レーダ走査変換装置では、読み出し走査のレーダ
は１台のみしか使用できないため、上記の場合の
ように主レーダが複数で後から設ける別のレーダ
の映像との合成を複数のレーダに対して行う場合
には、複数のレーダの対応した数のレーダ走査変
換装置が必要であつた。

（発明の目的） この発明の目的は、複数のレーダにも同一の記
憶内容が同時に読み出せるようにすることにより
従来技術の前記欠点を解決したレーダ走査変換装
置を提供することにある。

（発明の構成） この発明は、書込みレーダおよび複数の読み出
しレーダの各空中線の指向方向における各位置を
仮想のＸ−Ｙ座標に変換してＸ−Ｙメモリ用アド
レスとして出力するアドレス作成回路と、前記各
アドレスを所定の順序で切換えて出力するアドレ
ス切換回路と、前記書込みレーダの空中線の指向
方向におけるビデオ信号を一時的に記憶する入力
バツフア回路と、前記入力バツフア回路からのビ
デオ信号を前記アドレス切換回路からの書込みレ
ーダに対応するアドレスに従つて一時的に記憶
し、記憶しているビデオ信号を前記アドレス切換
回路からの各読み出しレーダに対応するアドレス
に従つて読み出して出力するＸ−Ｙメモリと、前
記Ｘ−Ｙメモリから読み出したビデオ信号を前記
アドレス切換回路の切換えと連動して切換えて前
記読み出しレーダ別に出力する出力切換回路と、
前記出力切換回路の各出力を一時的に記憶する出
力バツフア回路とを備えたことを特徴とするレー
ダ走査変換装置である。

（実施例） 第１図はこの発明の実施例のブロツク図を示
し、１はＡ／Ｄ変換回路、２はスイープ相関回
路、３は入力バツフア回路、４は入力演算回路、
５はＸ−Ｙメモリ、６はアドレス切換回路、７は
出力切換回路、８は書込みアドレス作成回路、９
は消去アドレス作成回路、１０，１１，及び１２
は読出しアドレス作成回路、１３，１４及び１５
は出力バツフア回路、１６，１７及び１８はＤ／
Ａ変換回路、１９はタイミング信号発生回路、
V₁は図示しないレーダ１の書込みビデオ信号の
入力端子、V₂，V₃，及びV₄は図示しないレーダ
２、レーダ３、及びレーダ４のそれぞれの読出し
ビデオ信号の出力端子、T₁，T₂，T₃，及びT₄は
それぞれレーダ１，２，３，及び４のトリガ信号
の入力端子、A₁，A₂，A₃，及びA₄はそれぞれレ
ーダ１，２，３，及び４の空中線角度データの入
力端子、そしてC₁，C₂，C₃，及びC₄はそれぞれ
レーダ１，２，３，及び４のオフセンタ・データ
の入力端子である。

第１図の書込みビデオ信号の入力端子V₁から
入力したレーダ１のビデオ信号はＡ／Ｄ変換回路
１に送られる。Ａ／Ｄ変換回路１は入力端子V₁
からのアナログのビデオ信号を量子化距離（Δr）
毎に多値のデジタル信号に変換し、このデジタル
信号をスイープ相関回路２に送り出している。ス
イープ相関回路２はＡ／Ｄ変換回路１よりデジタ
ル信号をうけ、トリガ毎の同一距離の信号を一定
の回数ｎだけ相加するいわゆるスイープ相関処理
をし、スイープ相関処理をした信号をｎトリガ毎
に１回、入力バツフア回路３に送り出している。
ここに回数ｎはレーダ１のヒツト数以内のある整
数値である。入力バツフア回路３はライン・メモ
リで構成され、スイープ相関回路２よりスイープ
相関処理された信号をうけ、これをライン・メモ
リに格納後、入力したのと同じ順序で、ただし入
力とは異なる所定の速さで読み出し、この読み出
した出力を入力演算回路４に送り出している。入
力演算回路４は入力バツフア回路３の出力と出力
切換回路７の端子１からの出力とをうけ、この２
入力の大小を比較し、大きい方の入力を出力する
ように動作し、この出力をＸ−Ｙメモリ５に送り
出している。Ｘ−Ｙメモリ５は図示しないＸ−Ｙ
配列のメモリ素子とメモリ制御回路から構成さ
れ、その端子Ａにはアドレス入力を、端子Ｉには
書込み入力をそれぞれうけ、端子Ｏには読出し出
力を出力する。そして、Ｘ−Ｙメモリ５はアドレ
ス切換回路６の切換動作と連動して消去、書込
み、読み出し等の動作をする。すなわち、Ｘ−Ｙ
メモリ５はアドレス切換回路６がその端子Ｏと接
続しているときは記憶内容を消去、端子１と接続
しているときは入力演算回路４からＸ−Ｙメモリ
５の端子Ｉに入力している信号をアドレス切換回
路６から端子Ａに入力しているアドレス・データ
に対応したアドレスに記憶し、そしてアドレス切
換回路６がその端子２，３，又は４に接続してい
るときはアドレス切換回路６からＸ−Ｙメモリ５
の端子Ａに入力しているアドレス・データに対応
したアドレスの記憶内容を読み出して端子Ｏに出
力し、この出力を出力切換回路７に送り出す。な
お、端子Ａに出力したアドレス・データがＸ−Ｙ
メモリの記憶範囲外のアドレスの場合は端子Ｏか
らは零を出力する。アドレス切換回路６はその端
子０，１，２，３，及び４に入力したアドレス・
データをあらかじめ定められた時間間係で、順次
切換えて出力し、出力アドレス・データをＸ−Ｙ
メモリ５の端子Ａに送り出している。出力切換回
路７はアドレス切換回路６と連動して切換動作を
し、出力切換回路７の端子０，１，２，３及び４
はアドレス切換回路６の同一番号の端子と連動し
て切換わる。出力切換回路７はＸ−Ｙメモリ５の
端子Ｏより読み出した出力をうけ、これを端子
１，２，３及び４に順次切換えて出力し、端子１
からは入力演算回路４に送り出し、端子２，３，
及び４からは出力バツフア回路１３，１４，及び
１５にそれぞれ送り出している。

書込みアドレス作成回路８は入力端子T₁，A₁，
及びC₁よりそれぞれレーダ１のトリガ信号、空
中線角度データ、及びオフセンタ・データをう
け、レーダ１の空中線の指向方向の各位置を入力
バツフア回路３の読出し速さと同じ速さで、前記
の量子化距離（Δr）毎に距離零より順に仮想の
Ｘ−Ｙ座標に変換してＸ−Ｙメモリ５用のアドレ
スを作成し、このアドレス・データをアドレス変
換回路６に送り出し、また、このアドレス・デー
タとsinθ、cosθ（θ：Ｙ方向を零とし空中線の回
転方向を正とするレーダ１の空中線の指向角度）
のデータとを消去アドレス作成回路９に送り出し
ている。消去アドレス作成回路９は書込みアドレ
ス作成回路８より前記アドレス・データとsinθ、
cosθのデータとをうけ、レーダ１の空中線の指向
方向の各位置より一定の小距離（Δd）だけ指向
角度の進む方向に離れた位置のＸ−Ｙメモリ５用
のアドレス（このアドレスはX′＝Ｘ＋Δd・cosθ、
Y′＝Ｙ−Δd・sinθのように表わされる。ここに、
Ｘ，Ｙは書込みアドレス作成回路８より入力した
アドレスである。）を作成し、このアドレス・デ
ータをアドレス切換回路６に送り出している。読
出しアドレス作成回路１０，１１，及び１２はそ
れぞれレーダ２，３及び４より入力端子T₂，T₃，
及びT₄にトリガ信号、入力端子A₂，A₃，及びA₄
に空中線角度データ、そして入力端子C₂，C₃，
及びC₄にオフセンタ・データをうけ、レーダ２，
３，及び４の各レーダの空中線の指向方向の各位
置を前記の量子化距離（Δr）と同程度の量子化
距離毎に距離零より順にＸ−Ｙ座標に変換してＸ
−Ｙメモリ５用のアドレスを作成し、このアドレ
ス・データをそれぞれアドレス変換回路６に送り
出している。出力バツフア回路１３，１４，及び
１５はそれぞれ２系列のライン・メモリから構成
され、出力切換回路７の出力をうけ、これを２系
列のライン・メモリのうちの一方に一時的に記憶
し、そして他方のライン・メモリから記憶した内
容を、その出力バツフア回路１３，１４，及び１
５の読み出しレーダ２，３，４のトリガ毎に、入
力したのと同じ順序で、かつ所定の速さ（通常は
実ビデオと同一の速さ）で読み出し、この読み出
した出力をそれぞれＤ／Ａ変換回路１６，１７，
及び１８に送り出している。なお、上記２系列の
ライン・メモリは出力切換回路７の切換周期毎に
交互に切換えるようになつている。また、出力バ
ツフア回路１３，１４及び１５の記憶内容の読み
出しレーダはそれぞれ、レーダ２、レーダ３、及
びレーダ４である。Ｄ／Ａ変換回路１６，１７，
及び１８はそれぞれ出力バツフア回路１３，１
４，及び１５からの出力をうけ、これをデジタル
信号からアナログ信号に変換し、アナログのビデ
オ信号を生成し、このビデオ信号をそれぞれ出力
端子V₂，V₃，及びV₄に送り出している。タイミ
ング信号発生回路１９は入力端子T₁，T₂，T₃，
及びT₄よりレーダ１，２，３，及び４のトリガ
信号をうけ、各回路に必要な各種のタイミング信
号を作成し、各回路に送り出している。

第２図は第１図の実施例の動作を説明するため
のＸ−Ｙメモリ上の位置関係を示し、ＭはＸ−Ｙ
メモリ５の記憶範囲、Q₁，Q₂，Q₃，及びQ₄はそ
れぞれレーダ１，２，３，及び４の位置、L₁，
L₂，L₃，及びL₄はそれぞれレーダ１，２，３，
及び４の空中線のある時刻における指向方向、
L₀は同時刻における各消去位置を示す線を、そ
れぞれ示している。

第３図は第１図の実施例を説明するための時間
関係を示す。第３図のｍはＸ−Ｙメモリ５、アド
レス切換回路６、及び出力切換回路７の切換時間
関係を示し、Ｔは切換周期、T₀は消去期間、T₁
はレーダ１のビデオ信号の書込み期間、T₂，T₃，
及びT₄はレーダ２，３，及び４の読出し期間を
示し、ｅは消去期間、１ａ，１ｂ及び１ｃはそれ
ぞれレーダ１のトリガ信号、スイープ相関処理さ
れた信号の入力バツフア回路３への入力期間、入
力バツフア回路３から読み出した出力を入力演算
回路４を介してＸ−Ｙメモリ５に書込む期間を示
し、２ａ，３ａ，及び４ａはそれぞれレーダ２，
３，及び４のトリガ信号、２ｂ，３ｂ，及び４ｂ
はそれぞれレーダ２，３，及び４のＸ−Ｙメモリ
５からの読出し期間、そして２ｃ，３ｃ，及び４
ｃはそれぞれレーダ２，３，及び４の出力バツフ
ア回路１３，１４，及び１５からの読出し期間
を、それぞれ示している。なお、２ｃ，３ｃ，及
び４ｃにおいて斜線を施した部分は、１ｂに斜線
で示した部分の書込み信号を読み出していること
を示している。

次に、上記実施例の動作について第１図、第２
図、及び第３図に従つて説明する。レーダ１，
２，３，及び４は一定周期のパルス電波を尖鋭な
水平指向性を有し水平回転する空中線より発射
し、目標物からの反射信号を受信し、検波・増幅
してビデオ信号を生成する通常の探索レーダとす
る。

まず、アドレス切換回路６がその端子Ｏと接続
しているときは（消去期間T₀）、レーダ１の空中
線の指向方向の各位置より一定の小距離（Δd）
だけ指向角度の進む方向に離れた位置に対応する
Ｘ−Ｙメモリ５上のメモリ素子の記憶内容が消去
される。そして、レーダ１から最遠の位置にある
メモリ素子の対応領域をレーダ１の空中線の指向
方向線が横切る時間を切換周期Ｔより長くなるよ
うにレーダ１の空中線の回転速度、切換周期Ｔ、
及びメモリ素子の対応領域の大きさ等をきめてお
くと、レーダ１の空中線が回転するにつれて、メ
モリ素子上の前回の回転時に書き込まれた記憶内
容は洩れなく消去されていく。

アドレス切換回路６がその端子１と接続してい
るときは（書込み期間T₁）、レーダ１の空中線の
指向方向の各位置に対応したＸ−Ｙメモリ５上の
メモリ素子の記憶内容は読み出されて出力切換回
路７を経て入力演算回路４に送られ、ここで入力
バツフア回路３から送られてくるレーダ１のスイ
ープ相関処理されたビデオ信号と同距離毎に比較
され、振幅値の大きい方の信号がそのメモリ素に
書込まれる。上記の同距離毎に比較し得る理由
は、入力バツフア回路３の読出し速さと書込みア
ドレス作成回路８の量子化距離毎のＸ−Ｙ座標へ
の変換の速さが同じであるためである。このよう
にして、レーダ１の空中線の回転が進むにつれて
Ｘ−Ｙメモリ５のメモリ素子はその素子に書込ま
れるレーダ１の相関処理されたビデオ信号のうち
の最大値が記憶される。そして、記憶される信号
は切換周期Ｔの間に前記の説明のようにｎ回スイ
ープ相関されているので、これに見合つたＳ／Ｎ
の向上がなされ、ｎトリガに１回の抽出による信
号の損失等のないものとなる。

前記の小距離（Δd）としてＸ−Ｙメモリ５の
メモリ素子に対応する四角形領域の対角長よりや
や大きい値に選んでおくと、メモリ素子の消去か
ら次の記憶信号が入力されるまでの空白時間（ま
たは空白領域）をほとんど生じないようにするこ
とができる。

アドレス切換回路６がその端子２，３，又は４
に接続しているときは（読出し期間T₂，T₃，ま
たはT₄）、それに対応したレーダ２，３，又は４
の空中線の指向方向の各位置に対応したメモリ素
子の記憶内容（記憶範囲外の場合には零）が読み
出され、出力切換回路７を経て対応する出力バツ
フア回路１３，１４，又は１５に送られ、ここか
ら次の読出し内容が入力されるまでの期間（切換
周期Ｔに等しい）はそのレーダのトリガ毎に同一
のライン・メモリ内容が読み出され、Ｄ／Ａ変換
回路１６，１７，又は１８によりアナログビデオ
信号に変換されて、出力端子V₂，V₃，又はV₄よ
り出力される。そして、レーダ２，３，又は４の
空中線の回転が進むにつれて、切換周期Ｔ毎にそ
のときのその空中線の指向方向の各位置における
レーダ１の記憶されたビデオ信号が正しい位置関
係で、すなわち読出しレーダが直接探知したよう
な位置関係で次々に出力される。ここで、読出し
レーダ２，３，又は４から最遠の位置にあるメモ
リ素子の対応領域をそのレーダの空中線の指向方
向線が横切る時間を切換周期Ｔより長くなるよう
に、上記各レーダの空中線の回転速度、切換時間
Ｔ、及びメモリ素子の対応領域の大きさ等をきめ
ておくと、Ｘ−Ｙメモリ５に記録された内容を洩
れなく読み出すことが可能となる。

このようにして、レーダ１のビデオ信号がレー
ダ２，３，及び４の複数レーダのそれぞれの走査
（PPI走査）に変換されて、同時に出力されるこ
とになる。

以上説明したようにこの実施例によれば、レー
ダ１（書込みレーダ）のビデオ信号を、３台のレ
ーダすなわちレーダ２，３，および４（読み出し
レーダ）のそれぞれの走査に従つて読み出すこと
ができる。

また、Ｘ−Ｙメモリに一時記憶したビデオ信号
の消去においても、この実施例によれば消去によ
る空白領域はほとんど発生しない。

なお、この実施例では空中線の指向方向におけ
る各位置を仮想のＸ−Ｙ座標に変換してＸ−Ｙメ
モリ用アドレスを作成しているが、標座標を用い
ても効果に変りはない。また、第２図に示すメモ
リＭの記憶範囲が正方形となつているが、円形、
矩形等の形とすることもできる。

（発明の効果） この発明は以上説明したように、書込みレーダ
と複数の読み出しレーダの空中線指向方向の各位
置を仮想のＸ−Ｙ座標に変換してＸ−Ｙメモリ用
のアドレスを作成し、このアドレスを切換えて書
込みレーダのビデオ信号を上記Ｘ−Ｙメモリに記
憶するとともに、記憶内容を読み出しレーダ毎に
読み出してバツフア回路に一時的に記憶するよう
にして、複数レーダに対してそれぞれの走査に従
つて書込みレーダのビデオ信号を読み出せるよう
にしたものであり、複数レーダに同一の記憶内容
が同時に読み出せる走査変換装置を実現したもの
である。

また、上記走査変換装置において、書込みレー
ダの空中線の指向方向の各位置より一定の小距離
だけ指向角度の進む方向に離れた位置に対応する
メモリ素子の消去を行うことにより、消去による
空白領域をほとんどないようにすることを可能と
した。

従つて、あるレーダの映像を他の複数レーダの
映像へそれぞれ合成するような海上交通管制シス
テム等に適用して極めて効果がある。

【図面の簡単な説明】

第１図はこの発明の実施例のブロツク図、第２
図は第１図の実施例の動作を説明するためのＸ−
Ｙメモリ上の位置関係図、第３図は第１図の実施
例の動作を説明するための時間関係図である。 １…Ａ／Ｄ変換回路、２…スイープ相関回路、
３…入力バツフア回路、４…入力演算回路、５…
Ｘ−Ｙメモリ、６…アドレス切換回路、７…出力
切換回路、８…書込みアドレス作成回路、９…消
去アドレス作成回路、１０，１１，１２…読出し
アドレス作成回路、１３，１４，１５…出力バツ
フア回路、１６，１７，１８…Ｄ／Ａ変換回路、
１９…タイミング信号発生回路。

Claims (1)

【特許請求の範囲】
1. １ 書込みレーダおよび複数の読み出しレーダの
   各空中線の指向方向における各位置を仮想のＸ−
   Ｙ座標に変換しＸ−Ｙメモリ用第１アドレスとし
   てそれぞれ出力するアドレス作成回路と、前記各
   第１アドレスを所定の順序で切換えて出力するア
   ドレス切換回路と、前記書込みレーダの空中線の
   指向方向におけるビデオ信号を一時的に記憶する
   入力バツフア回路と、前記入力バツフア回路から
   のビデオ信号を前記アドレス切換回路からの書込
   みレーダに対応する第１アドレスに従つて一時的
   に記憶し、記憶しているビデオ信号を前記アドレ
   ス切換回路からの各読み出しレーダに対応する第
   １アドレスに従つて読み出して出力するＸ−Ｙメ
   モリと、前記Ｘ−Ｙメモリから読み出したビデオ
   信号を前記アドレス切換回路の切換えと連動して
   切換え前記読み出しレーダ別に出力する出力切換
   回路と、前記出力切換回路の各出力を一時的に記
   憶する出力バツフア回路とを備えたことを特徴と
   するレーダ走査変換装置。