JPH0823584B2 - 走査変換装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レーダのビデオ信号の走査を極座標走査か
ら他の極座標走査に変換する走査変換装置に関するもの
である。

〔従来の技術〕

海上交通管制システム等でレーダの映像合成等のため
にレーダのビデオ信号の走査を極座標走査から他の極座
標走査に変換したい場合があり、このような場合は、走
査変換装置を使用していた。従来、このような走査変換
装置の技術の一例として、本出願人が先に出願した特願
昭59−9480号明細書に記載したものがある。この走査変
換装置は、入力ビデオ信号の極座標走査に従って、ビデ
オ信号の各位置を極座標からＸ−Ｙ座標に変換し、ビデ
オ信号をこのＸ−Ｙ座標値に対応したＸ−Ｙメモリ上の
位置に次々に格納する一方、読出しの極座標走査に従っ
て、その極座標値をＸ−Ｙ座標値に変換し、Ｘ−Ｙメモ
リの対応する位置に格納されているビデオ信号を次々に
読出して出力するものである。

〔発明が解決しようとする問題点〕

しかしながら、従来の走査変換装置はビデオ信号の記
憶をするメモリの素子の書込みまたは読出しのサイクル
・タイムは素子（IC等）の物理的性質から一定時間以下
になし得ないため、メモリ上の書込み走査または読出し
走査の時間を充分小さな値にできず、したがって書込み
または読出し走査の角度変化の速度が大きい場合にはメ
モリ上の走査基点から遠い部分の画素（素メモリ）への
書込みまたは画素からの読出しが不能となる部分が走査
線間に存在するようになり、書込みまたは読出しの走査
基点から放射状に入力のビデオ信号が再生されない部分
を生じることがある。

本発明は上述の点に鑑みてなされたもので、上記特願
昭59−9480号に開示された走査変換装置の欠点を改良
し、放射状の入力ビテオ信号の再生されない部分を少な
くした走査変換装置を提供することにある。

〔問題点を解決するための手段〕

上記問題点を解決するため本発明は、入力ビデオ信号
の極座標走査に従って該ビデオ信号の各位値を極座標か
らＸ−Ｙ座標に変換しＸ−Ｙメモリ用のアドレスとして
それぞれ出力するアドレス作成回路と、該アドレスを所
定の順序で切換えて出力するアドレス切換回路と、入力
ビデオ信号を一時的に記憶する入力バッファ回路と、該
入力バッファ回路からのビデオ信号をアドレス切換回路
から出力されたアドレスに従って一時的に記憶し該記憶
しているビデオ信号をアドレス切換回路から出力された
アドレスに従って読み出して出力するＸ−Ｙメモリと、
該Ｘ−Ｙメモリから読み出したビデオ信号をアドレス切
換回路の切換えと連動して切換え出力する出力切換回路
と、該出力切換回路の出力を一時的に記憶する出力バッ
ファとを備えた走査変換装置において、前記Ｘ−Ｙメモ
リとして複数のＸ−Ｙメモリを並列に設けると共に、該
複数のＸ−Ｙメモリに対応させて前記入力バッファ回
路、出力切換回路及び出力バッファを複数設け、前記ア
ドレス切換回路は書込みアドレスと読出しアドレスの両
方又はいずれか一方のアドレスに対して複数のＸ−Ｙメ
モリのそれぞれに時間差を持って切換えるように構成さ
れていることを特徴とする。

〔作用〕

上記の構成を採用することにより、アドレス切換回路
は書込みアドレスと読出しアドレスの両方又はいずれか
一方のアドレスに対して複数のＸ−Ｙメモリのそれぞれ
に時間差を持って切換えるように構成されているから、
複数のＸ−Ｙメモリの書き込み走査及び読み出し走査の
両方またはいずれか一方の走査が時間差をもって行なわ
れることになり、複数のＸ−Ｙメモリの内、あるＸ−Ｙ
メモリが読み出し走査または書き込み走査を行なってい
る間も、他のＸ−Ｙメモリには書き込み走査または読み
込み走査をできることになる。即ち、複数のＸ−Ｙメモ
リの各々を時間差を持って走査するので、個々のＸ−Ｙ
メモリを限界走査速度以下に抑えつつ、全体として走査
の繰返し速度を上げることができる。従って、全体とし
て読み出し走査または書き込み走査のための書き込み走
査または読み出し走査ができない期間を無くするか極め
て小さくできるから、書き込みまたは読み出しの走査基
点と記憶する距離とが大きいか、走査の角度変化速度が
大きい場合でも走査基点を中心として放射状の信号の再
生されない部分をほとんど生じることなく走査変換を行
なうことができる。

〔実施例〕

以下本発明の一実施例を図面に基づいて説明する。

第１図は本発明に係る走査変換装置のシステム構成を
示すブロック図で、２つのＸ−Ｙメモリを用いた場合を
示す。図中、１はA/D変換回路、２はスイープ相関回
路、３と４は入力バッファ回路、５と６は入力演算回
路、７と８はＸ−Ｙメモリ、９と10は出力変換回路、11
と12は出力バッファ回路、13はビデオ切換回路、14はD/
A変換回路、15は書込みアドレス作成回路、16は消去ア
ドレス作成回路、17は読出しアドレス作成回路、18はア
ドレス切換回路、19はタイミング信号作成回路、T1はビ
デオ信号の入力端子、T2は書込み走査のトリガ信号の入
力端子、T3は読出し走査のトリガ信号の入力端子、T4と
T5はそれぞれ書込み走査の角度データとオフセンタ・デ
ータの入力端子、T6とT7はそれぞれ読出し走査の角度デ
ータとオフセンタ・データの入力端子、T8はビデオ信号
の出力端子である。

第３図は、第１図に示す走査変換装置の動作を説明す
るためのタイムチャートを示す。同図において、（ａ）
は書込み走査のトリガ信号、（ｂ）はビデオ信号期間
（高レベル対応、以下同様）、（ｃ）は入力バッファ回
路３のライン・メモリ入力期間、（ｄ）は入力バッファ
回路４のライン・メモリの入力期間、（ｅ），（ｆ）及
び（ｇ）はそれぞれＸ−Ｙメモリ７の消去走査期間、書
込み走査期間、及び読出し走査期間、そして（ｈ），
（ｉ）及び（ｊ）はそれぞれＸ−Ｙメモリ８の消去走査
期間、書込み走査期間及び読出し走査期間であり、T1は
走査周期、T2は入力バッファ回路３と入力バッファ回路
４の走査周期の時間差である。

第１図に示す走査変換装置の動作を第３図を参照しな
がら説明する。

A/D変換回路１は、入力端子T1からビデオ信号をう
け、このビデオ信号を量子化距離（Δｒ）毎にアナログ
信号から多値のデイジタル信号に変換し、このデイジタ
ル化されたビデオ信号をスイープ相関回路２に送り出
す。スイープ相関回路２は、前記A/D変換回路１からデ
イジタルのビデオ信号をうけ、書込み走査のトリガ毎の
同一距離の信号を一定回数（２回）だけ相加するスイー
プ相関処理をしたビデオ信号を書込み走査のトリガ毎に
出力し、入力バッファ回路３と４に送り出す。入力バッ
ファ回路３と４はラインメモリで構成され、スイープ相
関回路２より前記スイープ相関処理をされたビデオ信号
をうけ、走査周期（４トリガ周期）毎に１回、ただし、
入力バッファ回路３と４とで該走査周期の約1/2だけ時
間差をもたせて、それぞれ１スイープ分のビデオ信号を
ラインメモリに格納する。入力バッファ回路３と４のラ
イン・メモリに格納したビデオ信号はそれぞれ上記の時
間差だけずらせて、入力したのと同じ順序で、ただし入
力とは異なる所定の速さで読出し、この読出したビデオ
信号をそれぞれ入力演算回路５と６に送り出す。入力演
算回路５と６は、それぞれ入力ブッファ回路３と４から
出力されるビデオ信号と出力切換回路９と10から出力さ
れるビデオ信号をうけ、この２入力の大小を比較し、大
きい方の信号を出力するように動作し、この出力をＸ−
Ｙメモリ７と８に送り出す。Ｘ−Ｙメモリ７と８は、そ
れぞれＸ−Ｙ配列のメモリ素子とメモリ制御回路から構
成され、入力演算回路５と６からビデオ信号を、アドレ
ス切換回路18からアドレス・データをそれぞれうけ、読
出したビデオ信号を出力切換回路９と10にそれぞれ送り
出す。このＸ−Ｙメモリ７と８は、前記アドレス切換回
路18と次のように連動して動作する。まずアドレス切換
回路18からの出力が消去アドレス作成回路16からのアド
レス・データであるときは、このアドレス・データに対
応した画素の記憶内容を消去する。次にアドレス切換回
路18からの出力が書込みアドレス作成回路15からのアド
レスデータであるときは、まずこのアドレス・データに
対応した画素に記憶しているビデオ信号を読出して出力
切換回路９と10に送り出し、次にこのビデオ信号が出力
切換回路９と10とを介して入力演算回路５と６に送られ
て、入力演算回路５と６とで入力バッファ回路３と４と
から送られてきたビデオ信号とその大小が比較され、大
きい方のビデオ信号を出力として該演算回路５と６とに
より受け、この出力を上記のアドレス・データに対応し
た画素に格納する。そしてアドレス切換回路18からの出
力が読出しアドレス作成回路17からのアドレス・データ
であるときは、このアドレス・データに対応した画素に
記憶しているビデオ信号を読出して出力切換回路９と10
に送り出すように動作する。なお、読出しアドレス作成
回路17からのアドレス・データがＸ−Ｙメモリ７と８と
の記憶範囲外であるときはＸ−Ｙメモリ７と８とからは
零を出力する。出力切換回路９と10はアドレス切換回路
18と連動して動作し、出力切換回路９内の端子1,2,3,4
はアドレス切換回路18内のスイッチS1の端子1,2,3,4と
連動し、そして出力切換回路10内の端子1,2,3,4はアド
レス切換回路18内のスイッチS2の端子1,2,3,4と連動し
て動作する。出力切換回路９と10とはＸ−Ｙメモリ７と
８とから出力されるビデオ信号をうけ、このビデオ信号
をそれぞれの端子２からは入力演算回路５と６とに、そ
してそれぞれの端子４からは出力バッファ回路11と12と
へ送り出す。出力バッファ回路11と12とは、ライン・メ
モリで構成され、それぞれ出力切換回路９と10とから出
力されるビデオ信号をうけ、このビデオ信号を読出しの
１走査分だけそれぞれライン・メモリに一時的に記憶
し、次にこの記憶した内容を入力したのと同じ順序で、
読出し走査用のトリガ信号毎に、かつ所定の速さ（通常
は実ビデオと同一の速さ）で読出し、この読出したビデ
オ信号をビデオ切換回路13に送り出す。ビデオ切換回路
13は出力バッファ回路11と12とから出力されるビデオ信
号をうけ、この２つのビデオ信号を切換えて出力し、出
力したビデオ信号をD/A変換回路14に送り出す。ビデオ
切換回路13の切換動作は、出力バッファ回路11と12との
ライン・メモリからのビデオ信号の読出し動作と連動
し、ライン・メモリからのビデオ信号の読出しが開始さ
れた方のビデオ信号を他方のライン・メモリからのビデ
オ信号の読出しが開始されるまで出力側に接続し、他方
のライン・メモリからのビデオ信号の読出しが開始され
ると、この読出しが開始された方のビデオ信号を出力側
に接続するように切換動作を行う。D/A変換回路14は、
ビデオ切換回路13から出力されるビデオ信号をうけ、こ
れをデイジタル信号からアナログ信号に変換し、アナロ
グのビデオ信号を出力し、この出力したビデオ信号を出
力端子T8に送り出す。書込みアドレス作成回路15は、入
力端子T4とT5とからそれぞれ書込み走査用の角度データ
とオフセンタ・データをうけ、角度データの方向の各位
置を書込み走査期間では入力バッファ回路３と４との読
出し速さと同じ速さで、前記の量子化距離（Δｒ）毎に
距離零（書込み走査のオフセンタ点）より順にＸ−Ｙ座
標値に変換してＸ−Ｙメモリ７用と８用のアドレスを作
成し、このアドレス・データをアドレス切換回路18に送
り出し、また、消去走査期間では同様にして、ただし上
記速さより速い速さでアドレスを作成し、このアドレス
・データとsinθ,cosθ（θ:Y軸方向を零とした角度デ
ータの値）のデータとを消去アドレス回路16に送出す
る。該消去アドレス回路16は、書込みアドレス作成回路
15よりアドレスデータとsinθ,cosθのデータとをう
け、上記角度データの方向の各位置より一定の小距離
（Δｄ）だけ角度データの進む方向に離れた各位置のＸ
−Ｙメモリ７用と８用のアドレス（このアドレスはＸ′
＝Ｘ＋Δd cosθ、Ｙ′＝Ｙ−Δd sinθのように表わさ
れる。ここで、X,Yは書込みアドレス作成回路15より入
力したアドレスである。）を作成し、このアドレス・デ
ータをアドレス切換回路18に送り出す。読出しアドレス
作成回路17は入力端子T6とT7とからそれぞれ読出し走査
用の角度データとオフセンタ・データをうけ、この角度
データ方向の各位置を前記の量子化距離（Δｒ）と同程
度の量子化距離毎に距離零（読出し走査のオフセンタ
点）より順にＸ−Ｙ座標値に変換してＸ−Ｙメモリ７用
と８用のアドレスを作成し、このアドレスデータをアド
レス回路18に送り出す。アドレス切換回路18はスイッチ
S1とS2から構成され、スイッチS1とS2の端子１と３には
消去アドレス作成回路16からのアドレス・データを、ス
イッチS1とS2の端子２には書込みアドレス作成回路15か
らのアドレスデータを、それぞれスイッチS1とS2の端子
４には読出しアドレス作成回路17からのアドレス・デー
タをそれぞれうけ、スイッチS1とS2はこれらのアドレス
・データがあらかじめ定められた時間関係で順次切換え
て、切換えたアドレス・データをスイッチS1からはＸ−
Ｙメモリ７に、そしてスイッチS2からはＸ−Ｙメモリ８
にそれぞれ送り出す。上記のスイッチS1とS2とは、入力
バッファ回路３と４のライン・メモリへ入力ビデオ信号
を格納するときの前記時間差（査定周期の約1/2）と同
量だけ時間的にずらして切換動作を行うようになってい
る。タイミング信号作成回路19は入力端子T2とT3からそ
れぞれ書込み用と読出し用のトリガ信号をうけ、各回路
に必要な各種のタイミング信号を作成し、各回路に送り
出す。

第２図は、第１図に示す走査変換装置のＸ−Ｙメモリ
７と８のメモリ上の各種走査線の様子を示す図で、同図
（ａ）はＸ−Ｙメモリ７のメモリ上の書込み走査の角度
データ方向と消去走査線との関係を示し、同図（ｂ）は
Ｘ−Ｙメモリ７と８のメモリ上の書込み走査線と読出し
走査線との関係を示す。第２図において、MaとMbはそれ
ぞれＸ−Ｙメモリ７と８の記憶範囲を示し、Q1とQ2はそ
れぞれ書込みと読出しのオフセンタ点を示す。同図
（ａ）において、Ａはある時刻におけるＸ−Ｙメモリ７
の書込み角度データの方向を示し、Ｂは同時刻における
Ｘ−Ｙメモリ７の消去走査線を示す。また、図中の矢印
Ｃは走査線の回転方向を示す。同図（ｂ）において、L1
aとN1aは別のある時刻におけるＸ−Ｙメモリ７のそれぞ
れ書込みと読出し走査線を示し、L1bとN1bは上記時刻よ
り走査周期の約1/2だけ時間が経過した後のＸ−Ｙメモ
リ８のそれぞれ書込みと読出しの走査線、そしてL2aとN
2aは上記時刻より走査周期だけ時間が経過した後のＸ−
Ｙメモリ７のそれぞれ書込みと読出しの走査線を示す。

次に、上記走査変換装置の動作について、さらに説明
を加える。上述のように、アドレス切換回路18内のスイ
ッチS1がその端子1,3と接続しているときは、書込み走
査の角度データの方向の各位置より一定の小距離（Δ
ｄ）だけ角度データの進む方向に離れた位置に対応した
Ｘ−Ｙメモリ７上の画素の記憶内容が消去される。次に
スイッチS1がその端子２と接続しているときは、書込み
走査の角度データの方向の各位置に対応したＸ−Ｙメモ
リ７上の画素の内容は読出されて出力切換回路９を経由
して入力演算回路５に送られ、ここで入力バッファ回路
３から送られてくるスイープ相関処理されたビデオ信号
と同距離毎に大小比較され、大きい方の信号がその画素
に書込まれる。このようにして、書込み走査が進むにつ
れてＸ−Ｙメモリ７の画素はその画素に書込まれる相関
処理された入力ビデオ信号のうち最大値が記憶される。
次にスイッチS1がその端子４に接続しているときは、読
出し走査の角度データの方向の各位置に対応した画素の
記憶内容（記憶範囲外の場合は零）が読出され、出力切
換回路９を経由して出力バッファ回路11に送られ、読出
しの１走査分がライン・メモリに一時的に記憶され、そ
の直後に読出しのトリガ信号毎にライン・メモリの同一
記憶内容が、次の走査周期の読出し内容がそのライン・
メモリに入力されるまで読出され、ビデオ切換回路13に
送られる。アドレス切換回路18内のスイッチS1とS2は前
記時間差（走査周期の約1/2）をもって切換動作をする
ので、この時間だけずれてスイッチS2がその端子1,2,3,
4と接続を切換えるのに応じて、入力バッファ回路４、
入力演算回路６、Ｘ−Ｙメモリ８、出力切換回路10およ
び出力バッファ回路12について上記と同様と動作が行わ
れる。したがって、Ｘ−Ｙメモリ８の消去、書込み、お
よび読出しの各走査は上記の時間差に対応した角度デー
タの方向に行われることになり、第２図（ｂ）に示すＸ
−Ｙメモリ８の書込みと読出しの走査線L1bとN1bは、Ｘ
−Ｙメモリの書込みの走査線L1a,L2aと読出しの走査線N
1a,N2aとの中間に位置することになる。このため入力ビ
デオ信号の書込み洩れがほとんどなく、また出力切換回
路13は前述のようにＸ−Ｙメモリ７と８との両方の読出
し走査の最新の出力を切換えて出力しているので、書込
まれたビデオ信号をほとんど洩れなく読出していること
になる。

また、上記走査変換装置では、走査周期の間で約1/2
周期毎に２回消去走査を行っているので、書込んだビデ
オ信号の消去洩れもほどんどない。このように上記走査
変換装置では、入力ビデオ信号を書込みまた読出しの走
査基点を中心として放射状に再生されない部分をほとん
ど生じることなく、走査変換して再生することが可能で
ある。

上記実施例の走査変換装置は、Ｘ−Ｙメモリを２つ用
いた例であるが、Ｘ−Ｙメモリの数はこれに限定される
ものではなく、Ｘ−Ｙメモリの数を多くすることによっ
て放射状のビデオ信号の再生されない部分を更に小さく
することが可能である。

また、上記の実施例では複数のＸ−Ｙメモリについて
書込みと読出しの両方の走査を時間をずらせて行ってい
るが、書込みまたは読出しの走査について走査基点と画
素の距離が小さいか、走査の角度の変化速度が小さく必
ずしも走査に時間ずれが必要でない場合は、その走査は
複数のＸ−Ｙメモリについて同時に行い、他方の走査の
みに時間ずれを与えるようにアドレス切換回路を構成す
れば充分である。例えば、レーダの書込走査線の回転が
極めて遅い場合は、トリガ周期が同じとすると、その走
査線の密度も極めて高くなるため、何本が抜けて多少疎
になっても問題なく、回路簡素化のため時間をずらして
まで密にさせる必要がない。

また、上記実施例では読出し走査は１種類であった
が、前記特願昭59−9480号明細書に記載する走査変換装
置のように多数の読出し走査を同時に行う場合にも本発
明を適用できることは当然である。

上記実施例によれば、書込みまたは読出しの走査基点
と記憶する場所との距離が大きいか、走査の角度変化の
速度が大きい場合でも走査基点を中心とした放射状の信
号の再生されない部分はほとんど生じることなく走査変
換を行うことができるから海上交通管制システム等に適
用するのに適している。

〔発明の効果〕

以上説明したように本発明によれば、Ｘ−Ｙメモリを
複数とし、アドレス切換回路は書込みアドレスと読出し
アドレスの両方又はいずれか一方のアドレスに対して該
複数のＸ−Ｙメモリのそれぞれに時間差を持って切換え
るように構成されているから、複数のＸ−Ｙメモリの各
々を時間差を持って走査することになり、個々のＸ−Ｙ
メモリを限界走査速度以下に抑えつつ、全体として走査
の繰返し速度を上げることができ、書き込みまたは読み
出しの走査の角度変化の速度が大きい場合でも走査基点
を中心とした放射状の信号再生されない部分を殆ど生じ
ることなく走査変換を行なうことが可能となる。従っ
て、海上交通管制システム等に適用して極めて効果的で
ある。

【図面の簡単な説明】

第１図は本発明に係る走査変換装置のシステム構成を示
すブロック図、第２図は第１図に示す走査変換装置にお
けるＸ−Ｙメモリ上の各種走査線等の様子を示す図、第
３図は第１図に示す走査変換装置の動作を説明するため
のタイムチャートである。 図中、１……A/D変換回路、２……スイープ相関回路、
3,4……入力バッファ回路、5,6……入力演算回路、7,8
……Ｘ−Ｙメモリ、9,10……出力切換回路、11,12……
出力バッファ回路、13……ビデオ切換回路、14……D/A
変換回路、15……書込みアドレス作成回路、16……消去
アドレス作成回路、17……読出しアドレス作成回路、18
……アドレス切換回路、19……タイミング信号作成回
路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力ビデオ信号の極座標走査に従って該ビ
   デオ信号の各位値を極座標からＸ−Ｙ座標に変換しＸ−
   Ｙメモリ用のアドレスとしてそれぞれ出力するアドレス
   作成回路と、該アドレスを所定の順序で切換えて出力す
   るアドレス切換回路と、前記入力ビデオ信号を一時的に
   記憶する入力バッファ回路と、該入力バッファ回路から
   のビデオ信号を前記アドレス切換回路から出力されたア
   ドレスに従って一時的に記憶し該記憶しているビデオ信
   号を前記アドレス切換回路から出力されたアドレスに従
   って読み出して出力するＸ−Ｙメモリと、該Ｘ−Ｙメモ
   リから読み出したビデオ信号を前記アドレス切換回路の
   切換えと連動して切換え出力する出力切換回路と、該出
   力切換回路の出力を一時的に記憶する出力バッファとを
   備えた走査変換装置において、 前記Ｘ−Ｙメモリとして複数のＸ−Ｙメモリを並列に設
   けると共に、該複数のＸ−Ｙメモリに対応させて前記入
   力バッファ回路、出力切換回路及び出力バッファを複数
   設け、前記アドレス切換回路は書込みアドレスと読出し
   アドレスの両方又はいずれか一方のアドレスに対して前
   記複数のＸ−Ｙメモリのそれぞれに時間差を持って切換
   えるように構成されていることを特徴とする走査変換装
   置。