JPH05143379A - プログラム監視装置 - Google Patents

プログラム監視装置

Info

Publication number
JPH05143379A
JPH05143379A JP3302859A JP30285991A JPH05143379A JP H05143379 A JPH05143379 A JP H05143379A JP 3302859 A JP3302859 A JP 3302859A JP 30285991 A JP30285991 A JP 30285991A JP H05143379 A JPH05143379 A JP H05143379A
Authority
JP
Japan
Prior art keywords
processing devices
circuit
check data
input
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3302859A
Other languages
English (en)
Inventor
Takashi Kamibayashi
隆志 上林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3302859A priority Critical patent/JPH05143379A/ja
Publication of JPH05143379A publication Critical patent/JPH05143379A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】 【目的】 多重系計算機システムのプログラム動作状態
の監視機能を独立したハードウェア化することで、監視
機能を向上し、計算機システムの負荷を軽減することに
ある。 【構成】 多重系計算機システムの2つの処理装置のプ
ログラム実行状態を監視する装置において、前記多重系
の2つの処理装置からチェックデータを受け取り、プロ
グラム動作状態を比較する機能を持つ比較回路と、前記
多重系の2つの処理装置のプログラムの同期をチェック
するためのタイムアウト検出機能を持つタイマ回路と、
比較回路とタイマ回路を制御し、前記多重系の2つの処
理装置に対し動作状態の判定結果を通知する機能を持つ
制御回路とを備えた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多重系計算機システム
において処理装置間でプログラム動作状態を監視する装
置に関する。
【0002】
【従来の技術】従来、計算機システムが正常に動作して
いることを確認する方策として、処理装置を複数使用
し、各処理装置に同じプログラムを実行させ、実行結果
を比較することで各処理装置が正常に動作しているかを
判断する方法が知られている。この比較による処理装置
の従来の動作確認方法を、図11〜図14を用いて説明
する。
【0003】図11はプログラムの動作状態の比較を比
較させる処理装置自身で行う場合のシステム構成を2重
系を例にして示し、図12はその場合の処理装置のプロ
グラムの動作状態を比較する機能の周辺のプログラムの
流れを示す。
【0004】また、図13はプログラムの動作状態の比
較を比較させる処理装置とは別な処理装置で行う場合の
システム構成を2重系を例にして示し、図14はその場
合の処理装置のプログラムの動作状態を比較する機能の
周辺のプログラムの流れを示す。 次に、図11及び図
12に従って、プログラムの動作の比較を比較される処
理装置自身で行う場合を説明する。
【0005】ここでは、処理装置16と処理装置17が
プログラムの動作状態が比較される処理装置である。処
理装置16、17のプログラムがプログラム設計時に組
み込まれたプログラム動作状態比較処理の開始点(チェ
ックポイント)まで動作すると、処理装置16、17は
プログラム設計時に組み込まれた自分のプログラムの動
作状況を示すデータ(チェックデータ)を相手の処理装
置16、17に通信線18を経由して送り、相手の処理
装置17、16のチェックデータを同様にして通信線1
8を経由して受け取り、自分のチェックデータと相手の
チェックデータを比較して、チェックデータが同じであ
れば両方の処理装置16、17が正常に動作している
と、チェックデータが異なっているといずれかまたは両
方の処理装置16、17が異常を起こしているとプログ
ラムの動作状態を判断する。処理装置16、17は正常
であると判断すると、次の通常のプログラム処理を開始
し、異常であると判断すると異常時処理を開始する。チ
ェックポイントは1つの処理装置16、17のプログラ
ムの中に複数設定されることが多い。
【0006】チェックデータには、チェックポイントで
の各処理装置16、17のCPUのレジスタや、チェッ
クポイント直前の演算の出力、チェックポイントとチェ
ックポイントの間で変更されたメモリデータなどが使わ
れる。異常時処理には、異常と判断された処理装置1
6、17を多重系から切り離す処理や、自己診断処理、
回復処理等がある。また、図13及び図14に従って、
プログラムの動作状態の比較を比較される処理装置1
6、17とは別の処理装置20で行う場合について説明
する。
【0007】処理装置16と17はプログラムがチェッ
クポイントまで動作すると、チェックデータをプログラ
ム動作の比較専用の処理装置20にそれぞれ通信線21
と22を経由して送る。処理装置20は、処理装置16
と17からのチェックデータを比較して、チェックデー
タが同じであれば処理装置16、17ともに正常に動作
していると、チェックデータが異なれば処理装置16、
17のいずれかまたは両方が異常を起こしているとプロ
グラムの動作状態を判断し、その結果を処理装置16と
17に対しそれぞれ通信線21と22を経由して送る。
処理装置16と17は正常であると判断されると、次の
通常のプログラム処理を開始し、異常であると判断され
ると異常時処理を開始する。
【0008】
【発明が解決しようとする課題】しかし、チェックデー
タの比較を比較される処理装置自身で実行する方法で
は、処理装置16、17が異常状態である場合、比較動
作自身が正常である保証がないという問題がある。ま
た、ソフトウェアで実現させるため、処理装置16、1
7の負荷を増大させるという問題がある。更に、チェッ
クデータの比較を比較される処理装置16、17とは別
の処理装置20で実行する方法では、余分な処理装置2
0が必要とされる。
【0009】本発明はかかる問題点を解決するためにな
されたもので、その目的は、多重系計算機システムのプ
ログラム動作状態の監視機能を独立したハードウェア化
することで、監視機能を向上し、計算機システムの負荷
を軽減することにある。
【0010】
【課題を解決するための手段】本発明に係るプログラム
監視装置は、多重系計算機システムの2つの処理装置の
プログラム実行状態を監視する装置において、前記多重
系の2つの処理装置からチェックデータを受け取り、プ
ログラム動作状態を比較する機能を持つ比較回路と、前
記多重系の2つの処理装置のプログラムの同期をチェッ
クするためのタイムアウト検出機能を持つタイマ回路
と、比較回路とタイマ回路を制御し、前記多重系の2の
つ処理装置に対し動作状態の判定結果を通知する機能を
持つ制御回路とを備え、前記比較回路は、前記多重系の
2のつ処理装置のそれぞれの実行状態を示すチェックデ
ータ入力を前記多重系の2つの処理装置からそれぞれ入
力し、前記多重系の2つ処理装置がチェックデータ入力
をそれぞれ出力したことを通知する前記チェックデータ
完了入力を前記多重系の2つの処理装置からそれぞれ入
力して、前記多重系の2つの処理装置から受け取ったそ
れぞれのチェックデータを用いて前記多重系の2のつ処
理装置間の動作状態を比較する機能を有し、前記タイマ
回路は、前記多重系の2つの処理装置のプログラムの同
期状態を検査するために、前記多重系の2つの処理装置
からの前記チェックデータ完了入力の許容時間差を、前
記多重系の2つの処理装置または独立した処理装置から
タイムアウト時間データ入力とタイムアウト時間設定入
力を入力することで設定するタイムアウト時間で制限す
るための、タイムアウト検出機能を有し、前記制御回路
は、前記チェックデータ完了入力や前記多重系の2つの
処理装置が自分自身で異常を検出したことを示す処理装
置異常発生入力を前記多重系の2つの処理装置からそれ
ぞれ入力し、前記タイマ回路のタイムアウト検出機能を
制御するタイマスタート信号とタイマストップ信号を前
記タイマ回路に出力し、前記タイマ回路からタイムアウ
トを検出したことを通知するタイムアウト信号を入力
し、前記比較回路の比較機能を制御する比較開始信号を
前記比較回路に出力し前記多重系の2つの処理装置のプ
ログラム実行状態の比較結果を通知する比較結果信号を
入力し、前記多重系の2つの処理装置の動作状態を示す
ステータス信号とこのステータス信号を出力したことを
前記多重系の2つの処理装置に対してそれぞれ通知する
ステータス完了信号を出力する機能を有するものであ
る。
【0011】
【作用】本発明の作用を図1により説明する。処理装置
1と2のプログラムが正常に動作している場合には、次
のような処理が行われる。
【0012】処理装置1と2のチェックポイントにプロ
グラムが至った時に、処理装置1と2からチェックデー
タがそれぞれチェックデータ入力a1とa2として比較
回路5に入力され、次いで処理装置1と2からチェック
データ完了入力b1とb2が制御回路4と比較回路5に
入力される。チェックデータ完了入力b1とb2は完全
に同時に入力しない。ここでは、例としてチェックデー
タ完了入力b1、b2の順で入力したものとして説明を
進める。
【0013】チェックデータ完了入力b1を受けた制御
回路4は、タイマスタート信号kをタイマ回路6に送
る。タイマ回路6はタイマスタート信号kを受け取ると
タイマを起動する。次に、チェックデータ完了入力b2
を制御回路4が受け取ると、制御回路4はタイマ回路6
に対してタイマストップ信号mを送り、また、比較回路
5に対して比較開始信号hを送る。タイマストップ信号
mを受け取ったタイマ回路6はタイマを停止する。比較
開始信号hを受け取った比較回路5はすでに入力されて
いるチェックデータ入力a1とa2を比較し、比較した
結果を制御回路4に対して比較結果信号iとして送り、
更に比較結果完了信号jを送る。処理装置1と2が正常
に動作している場合は、チェックデータ入力a1とa2
は同じであるから、比較結果信号iは比較異常無しとし
て返される。制御回路4は比較結果完了信号jを受け取
り、比較結果信号iが異常無しであることを確認する
と、処理装置1と2に対してそれぞれステータス出力d
1とd2を正常として出力し、ステータス完了出力e1
とe2をそれぞれ処理装置1と2に出力する。
【0014】処理装置1または2のプログラム動作状態
が異常で、チェックデータ入力a1とa2が異なってい
た場合は、上記の正常動作の場合の説明とタイマの停止
まではプログラム監視装置7の処理は同じであり、それ
以降の処理は次のようになる。比較回路5が制御回路4
に比較結果信号iが異常有りとして送り、更に比較結果
完了信号jを送る。比較結果信号iと比較結果完了信号
jを受け取り、比較結果信号が異常有りであることを確
認すると、制御回路4は処理装置1と2に対してそれぞ
れステータス出力d1とd2を比較異常として出力し、
ステータス完了出力e1とe2をそれぞれ処理装置1と
2に出力する。
【0015】処理装置1と2のプログラムの同期がずれ
た場合や、いずれかの処理装置のプログラムが暴走して
動作比較処理を実行できなくなった場合は、次のような
処理が行われる。ここでは、処理装置1が先にチェック
ポイントに達し、処理装置2が同じチェックポイントに
達する前にタイムアウトが検出された場合を説明する。
【0016】処理装置1からチェックデータがチェック
データ入力a1として比較回路5に入力され、次いで処
理装置1からチェックデータ完了入力b1が制御回路4
と比較回路5に入力される。制御回路4はチェックデー
タ完了入力b1を受けると、タイマ回路6にタイマスタ
ート信号kを送る。制御回路4からタイマストップ信号
mが入力されないため、タイマ回路6でタイムアウトが
検出される。タイマ回路6は制御回路4に対しタイムア
ウト信号nを送る。タイムアウト信号nを受け取った制
御回路4は、チェックデータを送ってきている処理装置
1に対してはステータス出力d1を相手処理装置タイム
アウトとして、チェックデータを送ってこなかった処理
装置2に対してはステータス出力d2を自処理装置タイ
ムアウトとして出力し、ステータス完了出力e1とe2
をそれぞれ処理装置1と2に出力する。
【0017】処理装置のプログラムが暴走し動作比較処
理を連続して実行する場合は、次のような処理が行われ
る。ここでは、処理装置1が暴走状態に陥ったものとし
て説明する。
【0018】処理装置1からチェックデータがチェック
データ入力a1として比較回路5に入力され、次いで処
理装置1からチェックデータ完了入力b1が制御回路4
と比較回路5に入力される。制御回路4はチェックデー
タ完了入力b1を受けると、タイマ回路6にタイマスタ
ート信号kを送る。再び処理装置1からチェックデータ
がチェックデータ完了入力a1として比較回路5に入力
され、次いで処理装置1からチェックデータ入力b1が
制御回路4と比較回路5に入力される。制御回路4はチ
ェックデータ完了入力b1を受けて次に入力されるはず
のチェックデータ完了入力b2を待っている時に、チェ
ックデータ完了入力b1が連続して入力されたのを検出
すると、制御回路4はタイマ回路6に対してタイマスト
ップ信号mを送り、チェックデータ完了入力b1を2度
送ってきた処理装置1に対してはステータス出力d1を
自処理装置異常として、チェックデータ完了入力b2を
送ってこなかった処理装置2に対してステータス出力d
2を相手処理装置異常として出力し、次いでステータス
完了出力e1とe2をそれぞれ処理装置1と2に出力す
る。タイマストップ信号mを受け取ったタイマ回路6は
タイマを停止させる。
【0019】処理装置が自ら異常を検出し、監視制御回
路に対して処理装置異常発生入力を送ってきた場合は、
次の処理が行われる。ここでは、処理装置1が自分で異
常を検出したものとする。
【0020】処理装置1からの処理装置異常発生入力c
1を受け取った制御回路4は、タイマ回路6に対してタ
イマストップ信号mを送り、処理装置異常発生入力c1
を送ってこなかった方の処理装置2に対して、ステータ
ス出力d2を相手処理装置異常として出力し、ステータ
ス完了出力e2を出力する。タイマストップ信号mを受
けたタイマ回路6はタイマを停止させる。
【0021】タイムアウト時間の設定は、タイムアウト
時間設定入力fがタイマ回路6に入力された時点でのタ
イムアウト時間データ入力gの値で、タイムアウト時間
が設定される。
【0022】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本実施例の構成図、図2は制御回路4の実
現例の構成図、図3は比較回路5の実現例の構成図、図
4はタイマ回路6の実現例の構成図である。
【0023】プログラム監視装置7は、処理装置1と2
からチェックデータを受け取り、プログラム動作状態を
比較する機能を持つ比較回路5と、処理装置1と2のプ
ログラムの同期をチェックするためのタイムアウト検出
機能を持つタイマ回路6と、比較回路5とタイマ回路6
を制御し、処理装置1と2に対し動作状態の判定結果を
通知する機能を持つ制御回路4から構成されている。
【0024】比較回路5は、処理装置1と2からのチェ
ックデータを比較回路5に入力するチェックデータ入力
a1、a2と、処理装置1と2がチェックデータ入力a
1、a2を出力完了したことを比較回路5に通知するチ
ェックデータ完了入力b1、b2と、制御回路4が比較
回路5に対し処理装置1と2のチェックデータの比較の
実行を指示する比較開始信号hを入力として持ち、制御
回路4に対して処理装置1と2のチェックデータの比較
結果を送る比較結果信号iと、比較結果信号iが制御回
路4に対して送られたことを通知する比較結果完了信号
jを出力として持つ。
【0025】タイマ回路6は、比較する対象の処理装置
1と2または別の処理装置を示す処理装置3からタイム
アウト時間を入力するタイムアウト時間データ入力g
と、タイムアウト時間を設定する指示を処理装置3から
入力するタイムアウト時間設定入力fと、タイマの起動
を指示する制御回路4からのタイマスタート信号kとタ
イマの停止を指示する制御回路4からのタイマストップ
信号mを入力として持ち、制御回路4に対してタイムア
ウトの検出を通知するタイムアウト信号nを出力として
持つ。
【0026】制御回路4は、処理装置1と2がチェック
データ入力a1、a2を出力完了したことを制御回路4
に通知するチェックデータ完了入力b1、b2と、処理
装置1と2自身が検出した自己異常を制御回路4に通知
する処理装置異常発生入力c1、c2と、比較回路5か
らの比較結果を示す比較結果信号iと、比較回路5が比
較結果信号iを出力したことを制御回路4に通知する比
較結果完了信号jと、タイマ回路6がタイムアウトを検
出したことを制御回路4に通知するタイムアウト信号n
を入力として持ち、比較回路5に処理装置1と2のチェ
ックデータの比較の実行を指示する比較開始信号hと、
タイマ回路6にタイマ機能の開始を指示するタイマスタ
ート信号kと、タイマ回路6にタイマ機能の停止を指示
するタイマストップ信号mと、処理装置1と2に対して
プログラム動作状態の判定結果を通知するステータス出
力d1、d2と、ステータス出力d1、d2の出力が完
了したことを処理装置1と2に通知するステータス完了
出力e1、e2を出力して持つ。
【0027】本実施例において、制御回路4はタイミン
グ制御回路8と出力制御回路9から構成されている。比
較回路5は2つのチェックデータラッチ回路10、11
とデータ比較回路12から構成されている。タイマ回路
6はカウンタ回路13とタイムアウト時間ラッチ回路1
4とクロック回路15から構成されている。
【0028】タイミング制御回路8は、処理装置1と2
からチェックデータ完了入力b1、b2と処理装置異常
発生入力c1、c2を入力し、データ比較回路12に比
較開始信号hを出力し、出力制御回路9にタイムアウト
ステータス信号oと処理装置異常ステータス信号pを出
力し、カウンタ回路13にタイマスタート信号kをタイ
マストップ信号mを出力し、カウンタ回路13からタイ
ムアウト信号nを入力する。
【0029】出力制御回路9は、データ比較回路12か
ら比較結果信号iと比較結果完了信号jが入力され、タ
イミング制御回路8からタイムアウトステータス信号o
と処理装置異常ステータス信号pが入力され、処理装置
1と2にステータス出力d1、d2とステータス完了出
力e1、e2が出力される。
【0030】チェックデータラッチ回路10、11に
は、処理装置1と2からチェックデータ入力a1、a2
とチェックデータ完了入力b1、b2が入力され、デー
タ比較回路に比較データ信号q1、q2を出力する。
【0031】データ比較回路12は、チェックデータラ
ッチ回路10、11から比較データ信号q1、q2が入
力され、タィミング制御回路8から比較開始信号hが入
力され、出力制御回路9に比較結果信号iと比較結果完
了信号jを出力する。
【0032】カウンタ回路13は、タィミング制御回路
8からタイマスタート信号kとタイマストップ信号mが
入力され、タィミング制御回路8にタイムアウト信号n
を出力し、タイムアウト時間ラッチ回路14からカウン
タデータ信号rを入力し、クロック回路15からクロッ
ク信号sを入力する。
【0033】タイムアウト時間ラッチ回路14は、処理
装置3からタイムアウト時間入力gとタイムアウト時間
設定入力fが入力され、カウンタ回路13にカウンタデ
ータ信号rを出力する。クロック回路15は、カウンタ
回路にクロック信号sを出力する。次に、本実施例の作
用を図1ないし図5に基づいて説明する。まず、各基本
構成回路の入出力動作を説明する。 1.タイミング回路8について タイミング回路8は、初期状態と処理装置1チェックデ
ータ完了待と処理装置2チェックデータ完了待の3つの
状態を持つ。状態遷移を図5に示す。 (a)初期状態の場合
【0034】処理装置1(2)からのチェックデータ完
了入力b1(b2)を受け取ると、タイマ回路6にタイ
マスタート信号kを送り、処理装置2(1)チェックデ
ータ完了待の状態に移行する。チェックデータ完了入力
c1、c2が同時に入力された場合は、比較回路5に比
較開始信号hを送り、状態は移行しない。
【0035】処理装置異常発生入力c1、c2を受ける
と、タイマ回路6にタイマストップ信号mを送り、出力
制御回路9に処理装置異常ステータス信号pを処理装置
1、2異常発生として送り、状態は移行しない。 (b)処理装置1(2)チェックデータ完了待状態の場
合
【0036】処理装置1(2)からチェックデータ完了
入力b1(b2)を受け取ると、タイマ回路6にタイマ
ストップ信号mを送り、比較回路5に比較開始信号hを
送り、初期状態に移行する。
【0037】処理装置2(1)からチェックデータ完了
入力b2(b1)を受けると、タイマ回路6にタイマス
トップ信号mを送り、出力制御回路9に処理装置異常ス
テータス信号pを処理装置1(2)異常として送り、初
期状態に移行する。
【0038】タイムアウト信号nをタイマ回路6から受
け取ると、出力制御回路9にタイムアウトステータス信
号oを処理装置2(1)タイムアウトとして送り、初期
状態に移行する。
【0039】処理装置異常発生入力c1(c2)を受け
取ると、タイマ回路6にタイマストップ信号mを送り、
出力制御回路9に処理装置異常ステータス信号pを処理
装置1(2)異常発生として送り、初期状態に移行す
る。 2.出力制御回路9について
【0040】比較回路から比較結果完了信号jを受けた
時は、2つの処理装置1、2に対するステータス出力d
1、d2を、比較結果信号iが異常無しならば比較異常
無しとして、比較異常ならば比較異常としてそれぞれの
処理装置1、2へ送り、ステータス完了出力e1、e2
をそれぞれの処理装置1、2へ送る。
【0041】タイミング制御回路8から処理装置異常ス
テータス信号pを受けた時は、2つの処理装置1、2に
対するステータス出力d1、d2を、処理装置異常ステ
ータス信号pに異常と指定された処理装置に対しては自
処理装置異常として、他方の処理装置に対しては相手処
理装置異常としてそれぞれの処理装置へ送り、ステータ
ス完了出力e1、e2をそれぞれの処理装置1、2へ送
る。
【0042】タイミング制御回路8からタイムアウトス
テータス信号oを受けた時は、処理装置1(2)がタイ
ムアウトとして受けた時は、ステータス出力d1(d
2)を、自処理装置タイムアウトとして、ステータス出
力d2(d1)を相手処理装置タイムアウトとしてそれ
ぞれの処理装置1、2へ送り、ステータス完了出力e
1、e2をそれぞれの処理装置1、2へ送る。 3.チェックデータラッチ回路10、11について
【0043】処理装置1(2)からチェックデータ完了
入力b1(b2)を受けると、その時点でのチェックデ
ータ入力a1(a2)をチェックデータとして保持す
る。 4.データ比較回路12について
【0044】制御回路4からの比較開始信号hを受ける
と、2つのチェックデータラッチ回路10、11から、
それぞれのチェックデータを比較データ信号q1、q2
として読み出し、データを比較する。そして、制御回路
4に比較結果信号iを、チェックデータの内容が同じで
あれば正常として、チェックデータの内容が異なれば比
較異常として送り、制御回路4に比較結果完了信号jを
送る。 5.カウンタ回路13について
【0045】制御回路4からのタイマスタート信号kを
受けると、カウンタ初期値をタイムアウト時間ラッチ回
路14からカウンタデータrとして読み出し、クロック
回路15からのクロック信号sでカウントダウンする。
【0046】制御回路4からのタイマストップ信号mを
受けると、カウンタを停止する。カウントダウンして、
カウントが0になった場合、制御回路4に対してタイム
アウト信号nを送る。 6.タイムアウト時間ラッチ回路14について 処理装置3からタイムアウト時間設定入力fを受ける
と、その時点のタイムアウト時間入力gを、カウンタ回
路13のカウンタ初期値として保存する。 7.クロック回路15について カウンタ回路13のカウントダウン用のクロック信号s
を発生する。図6〜図10に本監視制御装置の信号の流
れを図示する。
【0047】図6は処理装置1、2とも正常動作を示す
タイムチャートである。図7は処理装置1、2とも正常
動作を示すタイムチャートで、チェックデータ完了入力
が同時に入力される。図8は処理装置1、2間の同期ず
れを示すタイムチャートで、タイムアウト発生を示す。
図9は処理装置1、2とも正常動作を示すタイムチャー
トで、タイムアウト発生と同時にチェックデータ完了入
力が入力される。図10は処理装置異常を示すもので、
処理装置1は正常動作、処理装置2が自分で異常を検出
し、処理装置1からチェックデータ入力に処理装置2か
ら処理装置異常発生入力を入力する。
【0048】以上の如く、本実施例によれば、まず、第
1に、監視機能を処理装置から独立させたので、処理装
置自身の問題によるプログラム監視の異常動作が回避で
きる。第2に、監視機能を処理装置から独立させたの
で、処理装置のCPUの負荷が軽減できる。第3に、比
較するデータがタイムアウト時間の間隔で入力された場
合、タイミング制御回路の処理によりタイムアウト発生
の通知を抑えることができる。第4に、ソフトウェアで
実現した場合、タイムアウト処理は割り込みで行われる
ため、時間精度が悪いが、ハードウェアで実現している
ので、時間の精度が高い。
【0049】
【発明の効果】以上の如く、本発明によれば、2つの処
理装置のプログラムの実行状態の監視機能が向上する。
また、タイムアウト時間の精度が向上する。更に、比較
機能がCPU異常時も正確に動作する。更にまた、CP
Uの負荷が軽減できる等の利点がある。
【図面の簡単な説明】
【図1】本発明の実施例の全体構成図。
【図2】本発明の実施例の制御回路の構成図。
【図3】本発明の実施例の比較回路の構成図。
【図4】本発明の実施例のタイマ回路の構成図。
【図5】本発明の実施例のタイミング制御回路の状態遷
移図。
【図6】本発明の実施例の正常時のタイムチャート。
【図7】本発明の実施例の正常時のタイムチャート(チ
ェックデータ同時入力)。
【図8】本発明の実施例の異常時のタイムチャート(タ
イムアウト)。
【図9】本発明の実施例の正常時のタイムチャート(タ
イムアウト発生と同時のチェックデータ入力)。
【図10】本発明の実施例の異常時のタイムチャート
(処理装置異常発生入力)。
【図11】従来例における比較される処理装置自身で比
較する場合の構成図。
【図12】従来例における比較される処理装置自身で比
較する場合のプログラムの流れを示す図。
【図13】従来例における特別な処理装置を使って比較
する場合の構成図。
【図14】従来例における特別な処理装置を使って比較
する場合のプログラムの流れを示す図。
【符号の説明】
1,2,3…処理装置、4…制御装置、5…比較回路、
6…タイマ回路、7…プログラム監視装置、8…タイミ
ング制御回路、9…出力制御回路、10,11…チェッ
クデータラッチ回路、12…データ比較回路、13…カ
ウンタ回路、14…タイムアウト時間ラッチ回路、15
…クロック回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 多重系計算機システムの2つの処理装置
    のプログラム実行状態を監視する装置において、 前記多重系の2つの処理装置からチェックデータを受け
    取り、プログラム動作状態を比較する機能を持つ比較回
    路と、 前記多重系の2つの処理装置のプログラムの同期をチェ
    ックするためのタイムアウト検出機能を持つタイマ回路
    と、 比較回路とタイマ回路を制御し、前記多重系の2のつ処
    理装置に対し動作状態の判定結果を通知する機能を持つ
    制御回路とを備え、 前記比較回路は、前記多重系の2のつ処理装置のそれぞ
    れの実行状態を示すチェックデータ入力を前記多重系の
    2つの処理装置からそれぞれ入力し、前記多重系の2つ
    処理装置がチェックデータ入力をそれぞれ出力したこと
    を通知する前記チェックデータ完了入力を前記多重系の
    2つの処理装置からそれぞれ入力して、前記多重系の2
    つの処理装置から受け取ったそれぞれのチェックデータ
    を用いて前記多重系の2のつ処理装置間の動作状態を比
    較する機能を有し、 前記タイマ回路は、前記多重系の2つの処理装置のプロ
    グラムの同期状態を検査するために、前記多重系の2つ
    の処理装置からの前記チェックデータ完了入力の許容時
    間差を、前記多重系の2つの処理装置又は独立した処理
    装置からタイムアウト時間データ入力とタイムアウト時
    間設定入力を入力することで設定するタイムアウト時間
    で制限するための、タイムアウト検出機能を有し、 前記制御回路は、前記チェックデータ完了入力や前記多
    重系の2つの処理装置が自分自身で異常を検出したこと
    を示す処理装置異常発生入力を前記多重系の2つの処理
    装置からそれぞれ入力し、前記タイマ回路のタイムアウ
    ト検出機能を制御するタイマスタート信号とタイマスト
    ップ信号を前記タイマ回路に出力し、前記タイマ回路か
    らタイムアウトを検出したことを通知するタイムアウト
    信号を入力し、前記比較回路の比較機能を制御する比較
    開始信号を前記比較回路に出力し前記多重系の2つの処
    理装置のプログラム実行状態の比較結果を通知する比較
    結果信号を入力し、前記多重系の2つの処理装置の動作
    状態を示すステータス信号とこのステータス信号を出力
    したことを前記多重系の2つの処理装置に対してそれぞ
    れ通知するステータス完了信号を出力する機能を有する
    ことを特徴とするプログラム監視装置。
JP3302859A 1991-11-19 1991-11-19 プログラム監視装置 Pending JPH05143379A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3302859A JPH05143379A (ja) 1991-11-19 1991-11-19 プログラム監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3302859A JPH05143379A (ja) 1991-11-19 1991-11-19 プログラム監視装置

Publications (1)

Publication Number Publication Date
JPH05143379A true JPH05143379A (ja) 1993-06-11

Family

ID=17913957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3302859A Pending JPH05143379A (ja) 1991-11-19 1991-11-19 プログラム監視装置

Country Status (1)

Country Link
JP (1) JPH05143379A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764062B1 (ko) * 2006-05-01 2007-10-09 엘아이지넥스원 주식회사 항공기의 다중화 컴퓨터 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764062B1 (ko) * 2006-05-01 2007-10-09 엘아이지넥스원 주식회사 항공기의 다중화 컴퓨터 시스템

Similar Documents

Publication Publication Date Title
US5226152A (en) Functional lockstep arrangement for redundant processors
US5345566A (en) Method and apparatus for controlling dual bus system
JPH07129426A (ja) 障害処理方式
EP0397471B1 (en) Initialization system amd methods for input/output processing units
JPS61163447A (ja) 非作動状態検出装置
JP2001318807A (ja) タスク切り替え制御方法及び装置
JPH08241217A (ja) 情報処理装置
JPH086800A (ja) データ処理装置及びマイクロプロセッサ
JPH1115661A (ja) Cpuの自己診断方法
JP2001175545A (ja) サーバシステムおよび障害診断方法ならびに記録媒体
JPH1027110A (ja) 複数台のコンピュータによるコンピュータシステム
JP2698431B2 (ja) タイムアウト検出装置
JP2642768B2 (ja) 入出力装置制御方法
JPH06187184A (ja) 2重系システムの入出力制御装置
CN115617663A (zh) 脉冲表决功能的测试方法、装置及电子设备
JPH0652004A (ja) ペアcpu装置
JPS6320540A (ja) 情報処理装置
JPS6128146B2 (ja)
JPH10143393A (ja) 診断処理装置
JPH0471037A (ja) 電子計算機の二重化方式
JPS62113241A (ja) 障害回復装置
JPH04211841A (ja) 二重化処理装置
JPH0325534A (ja) 複合系計算機システムのプログラム異常処理方式
JPH053016B2 (ja)
JPH0471038A (ja) 電子計算機の二重化方式