JPH086800A - データ処理装置及びマイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【目的】外部バスと内部動作のクロックが異なるプロセ
ッサを冗長化した計算機システムに用い、多重化された
プロセッサへの同期した割込みを実現する。 【構成】バス28接続の複数プロセッサ21ａ，21ｂを有す
るデータ処理装置であって、他のプロセッサとの間で内
部動作状態を互いに通知し、又外部からの割込み要求を
保持する通信回路23と、自プロセッサの内部処理を一時
停止する処理停止回路25と、自プロセッサの処理結果を
保持し、バス28への出力を一時停止する出力停止回路26
と、自プロセッサの内部動作を監視し、通知回路23の通
知内容に基づいて出力停止回路25と処理停止回路26ａを
起動する監視回路24ａとを個々のプロセッサ21ａ，21ｂ
が備え、複数のプロセッサ21ａ，21ｂが同一プログラム
を命令レベルで同時処理し、保持された割込要求に応じ
て監視回路24が複数プロセッサ間で同期した割込み処理
を行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のマイクロプロセ
ッサをバス接続し、同一のプログラムを命令レベルで同
時に処理することで信頼性の高いデータ処理を実行する
データ処理装置及びこのデータ処理装置に用いられるマ
イクロプロセッサに関する。

【０００２】

【従来の技術】データ処理装置のハードウェアを冗長化
することにより、システム全体での信頼性を上げること
ができる。その中の技術の一つに、プロセッサを多重化
することによりプロセッサ冗長性を持たせる方法があ
る。この方法によるシステムの高信頼化技術はＦＲＣ
（Functional Redundancy Checking）またはＦＲＭ（Fu
nctional Redundancy Monitoring）と呼称される。すな
わちＦＲＭは、クロックレベルで同期した同一のプログ
ラムを実行する複数のマイクロプロセッサと、これらの
処理結果を比較検証する比較器とから構成されるもので
ある。

【０００３】多重化されたプロセッサは、上述した如く
クロックレベルで同期して同一のプログラムを実行する
ため、プロセッサに異常がなければ同じ処理結果が同期
してバス上に現出することなる。このときにバス上に現
われる処理結果を上記比較器をもって各ビット毎に比較
監視し、プロセッサの処理結果が異なる場合にはプロセ
ッサにより最後の正常な動作まで戻って該処理をやり直
させる。そして、それでも正常な結果が得られなけれ
ば、それは永久故障として報告される。このような動作
を行なうことにより、システムの信頼性を高めることが
できるものである。

【０００４】図３は上記ＦＲＭの基本的な回路構成を示
すもので、同一のクロックＣＫで動作する内部演算器11
ａ，11ｂとバスインタ―フェイス12ａ，12ｂを持つプロ
セッサ13ａ，13ｂによる二重化した計算機システムを示
している。各内部演算器11ａ，11ｂで同一のプログラム
を同期して実行するため、処理結果は外部バス14上に同
期して現われるもので、これを比較器15により比較検証
している。

【０００５】しかして、プロセッサ13ａ，13ｂが高速化
するに連れて、外部バス14の動作クロックとプロセッサ
13ａ，13ｂ内部の動作クロックが同期しなくなることが
あり得る。すなわち、データ処理の効率化の点からはプ
ロセッサ全体を高速化することが理想であるが、外部バ
ス14につながる他の外部機器との兼ね合いで外部バス14
自体が余り高速化できないことがあり、このようなとき
には外部バス14の動作クロックとプロセッサ13ａ，13ｂ
内部の演算器11ａ，11ｂの動作クロックとを別々に高速
化することがある。

【０００６】このようなプロセッサを冗長化して計算機
システムに用いた場合、プロセッサ内部と外部バスのク
ロックの比率が整数倍であれば常に多重化された複数の
プロセッサ間でバス上で処理結果が得られる。そうでは
ない場合、複数のプロセッサの内部動作によっては同一
のプログラムを同期させて処理し始めても結果のバス上
に現われるタイミングがずれてしまうことがある。この
ようなときはバス上に設けた比較器により処理結果を同
期化させて処理結果の比較検証を行なうこととなる。

【０００７】図４は内部演算器11ａ，11ｂとバスインタ
―フェイス12ａ，12ｂが異なるクロックＣＫ１，ＣＫ２
で非同期に動作しているプロセッサを二重化した計算機
システムを示している。ここで二重化されたプロセッサ
13ａ，13ｂは、同一のプログラムを命令のレベルで実行
する。バスインタ―フェイス12ａ，12ｂと内部演算器11
ａ，11ｂとが非同期なために、処理結果が異なるタイミ
ングで外部バス14上に現われることがあるが、同期化回
路16ａにて処理結果を同期させた上で、この同期化回路
16ａを含む上記比較器15と同等の比較器16により該処理
結果を比較検証している。

【０００８】このような構成にあって、プロセッサ13
ａ，13ｂに対して外部から割込みがあった場合、外部バ
ス14とプロセッサ13ａ，13ｂの内部が同一のクロックＣ
Ｋで完全に同期した冗長化システムでは、多重化された
プロセッサ13ａ，13ｂへの割込みは同期して同一の命令
に対して行なわれる。

【０００９】ところが、内部がバスクロックと異なるク
ロックで動作するプロセッサで構成された冗長化システ
ムでは、バス上に現われた処理結果に基づき多重化され
た各プロセッサに割込みをかけた場合、プロセッサの各
個体の動作特性上のほんの僅かのずれ等により、プロセ
ッサ内部の動作がそのプロセッサ毎に異なることがある
ため、外部からの割込みが各プロセッサに同一のタイミ
ング、同一の命令で発生しないという事態が生じ、各プ
ロセッサ毎に異なる割込み動作を行なってしまうことが
あり得る。

【００１０】図５はこのような状態を例示するもので、
ここでは上記図４の回路構成と同様に二重化されたプロ
セッサ13ａ，13ｂによる冗長な計算機システムで同一の
プログラムを実行するものとし、同一部分には同一符号
を付してその構成の説明は省略する。図中に示す如く、
プログラムは命令０、命令１、命令２、命令３、命令
４、命令５という順に実行されるものとする。図中に示
すタイミングでは、プロセッサ13ａ，13ｂからそれぞれ
外部バス14上に命令０の処理結果が出力され、同期化回
路16ａを有する比較器16で比較検証されている。したが
って、プロセッサ13ａ，13ｂの外部から見ると、プロセ
ッサ13ａ，13ｂが同期動作をしているように見える。し
かし、バスインタ―フェイス12ａ，12ｂと内部動作の同
期のずれにより、実際にプロセッサ13ａ，13ｂが実行し
ている命令は異なるものになっている。この時にプロセ
ッサ13ａ，13ｂに対して割込みを行なうと、プロセッサ
13ａ，13ｂ毎に異なる命令に割込みがかかることとな
り、結果的に異なる処理をしてしまうこととなる。

【００１１】

【発明が解決しようとする課題】以上に述べた如くプロ
セッサが冗長化された電子計算機システムにバスと内部
動作のクロックが異なるプロセッサを用いた場合、多重
化されたプロセッサに同期した割込み処理を起こさせる
ことができない。

【００１２】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、外部バスと内部動
作のクロックが異なるプロセッサを冗長化した計算機シ
ステムに用い、多重化されたプロセッサへの同期した割
込みを実現することが可能なデータ処理装置及びこのデ
ータ処理装置に用いられるマイクロプロセッサを提供す
ることにある。

【００１３】

【課題を解決するための手段】すなわち本発明は、バス
接続された複数のプロセッサを有するデータ処理装置で
あって、他のプロセッサとの間で内部動作状態を互いに
通知する通知回路と、自プロセッサの処理結果を保持
し、上記バスへの出力を一時的に停止する出力停止回路
と、自プロセッサの内部処理を一時的に停止する処理停
止回路と、外部からの割込み指示を保持する保持回路
と、自プロセッサの内部動作を監視し、上記通知回路で
得た通知内容に基づいて上記出力停止回路と処理停止回
路を起動させる監視回路とを個々のプロセッサが備え、
上記複数のプロセッサが同一のプログラムを命令レベル
で同時に処理し、上記監視回路が上記保持回路の保持内
容あるいは予めプログラム内に配置された割込み受付け
命令に応じて複数のプロセッサ間で同期した割込み処理
を行ない、複数のプロセッサ間で同期した割込み処理を
行なうようにしたものである。

【００１４】

【作用】上記のような構成とすることにより、たとえ外
部バスと内部動作のクロックが異なるプロセッサを多重
化したデータ処理装置であっても、各プロセッサ間の同
期を確実にとり、信頼性の高い動作を実行維持させるこ
とができる。

【００１５】

【実施例】以下図面を参照して本発明の一実施例を説明
する。図１はその基本的な回路構成を示すもので、ここ
ではプロセッサが二重化された冗長システムを想定する
ものとする。同図で21ａがプライマリプロセッサ、21ｂ
がセカンダリプロセッサであり、これらプロセッサ21
ａ，21ｂは共に、同一のプログラムの命令に従った演算
を実行する演算器22ａ，22ｂ、相互プロセッサ間で内部
動作状態を通信し、自プロセッサへの割込みを保持する
通信回路23ａ，23ｂ、この通信回路23ａ，23ｂで得られ
た各プロセッサの内部動作を監視し、後述する処理停止
回路25ａ，25ｂ及び出力停止回路26ａ，26ｂを制御して
起動等をかける監視回路24ａ，24ｂ、この監視回路24
ａ，24ｂの制御により自プロセッサの内部動作を一時的
に停止させる処理停止回路25ａ，25ｂ、同じく監視回路
24ａ，24ｂの制御により自プロセッサの処理結果を一時
保存して外部バス28への出力を一時的に停止する出力停
止回路26ａ，26ｂ、及び外部バス28との間でのデータの
送受を行なうバスインタ―フェイス27ａ，27ｂを有す
る。

【００１６】上記２つの通信回路23ａ，23ｂ間は通信バ
ス29で接続される。プライマリプロセッサ21ａ及びセカ
ンダリプロセッサ21ｂのバスインタ―フェイス27ａ，27
ｂから外部バス28上へ出力された演算の処理結果は、比
較器30内の同期化回路30ａで同期がとられた後にその内
容が比較検証される。

【００１７】上記のような構成にあって、本システムに
使われるプライマリプロセッサ21ａ、セカンダリプロセ
ッサ21ｂには割込みの要求を受付ける命令としてのＩＮ
ＴＯＫ命令を備えている。このＩＮＴＯＫ命令以外の命
令が実行されているときにはプロセッサは外部からの割
込みの要求を受付けず、ＩＮＴＯＫ命令を実行した際に
は通信回路23ａ，23ｂが外部からの割込みの要求の情報
を受けるとこれを保持する。

【００１８】上記プロセッサ21ａ，21ｂはそれぞれプラ
イマリ、セカンダリと呼称するが、これは一義的なもの
であり、その構成機種、実行するプログラム等はすべて
同一であり、どちらかに重み付けをするものではない。
プライマリプロセッサ21ａまたはセカンダリプロセッサ
21ｂのいずれかが上記ＩＮＴＯＫ命令を認識すると、そ
の監視回路24ａ（24ｂ）は自プロセッサに対して割込み
がかかっているか否かを通信回路23ａ（23ｂ）に割込み
要求の情報が保持されているか否かにより確認する。

【００１９】通信回路23ａ（23ｂ）は、外部からのプロ
セッサ21ａ（21ｂ）への割込み要求の情報を保持してお
り、この割込み要求の情報を監視回路24ａ（24ｂ）に伝
える。外部からの割込みがプロセッサ21ａ（21ｂ）にか
かっていなければ、そのままプログラムの実行を続け
る。割込みがかかっていたら、ＩＮＴＯＫ命令を認識し
た上でプロセッサ21ａ（21ｂ）は二重化されたプロセッ
サ21ａ，21ｂの内部動作状態の同期を調べる。

【００２０】すなわち、ＩＮＴＯＫ命令を認識したプロ
セッサ21ａ（21ｂ）は、二重化された相手のプロセッサ
21ｂ（21ａ）の認識実行している命令の情報を通信回路
23ａ（23ｂ）を用いて得る。次に、そこで得た命令情報
に基づき、監視回路24ａ（24ｂ）を使って相手の認識実
行していた命令情報が同一のものであるかを検証する。

【００２１】二重化されたプロセッサ21ａ，21ｂが同時
に同一のＩＮＴＯＫ命令を実行していれば、その時点で
同期がとれていることとなるので、そのままプログラム
の実行を続けて割込み処理を始める。

【００２２】また、異なる命令を実行していた場合は、
同期化回路30ａにより同期化処理を行なう。プロセッサ
21ａ，21ｂの同期化処理は以下の手順で行なわれる。す
なわち、まず命令実行の同期ずれを検出したら監視回路
24ａ（24ｂ）を用いて内部状態を比較し、プライマリプ
ロセッサ21ａとセカンダリプロセッサ21ｂのどちらの動
作が遅れているか、進んでいるかを調べる。動作が先行
しているプロセッサ21ａ（21ｂ）は、プログラムの実行
を通信回路23ａ（23ｂ）により処理停止回路25ａ（25
ｂ）を用いて停止すると共に、外部バス28への処理結果
の出力を出力停止回路26ａ（26ｂ）を用いて停止し、も
う一方のプロセッサ21ｂ（21ａ）のプログラムの実行が
追い付くのを待機する。これは、通信回路23ａ（23ｂ）
により得た動作状態の情報を監視回路24ａ（24ｂ）が監
視することでなされる。

【００２３】このような同期の検出は、動作しているプ
ロセッサ21ｂ（21ａ）が上記ＩＮＴＯＫ命令を実行する
度に行なわれ、監視回路24ａ（24ｂ）がプロセッサ21ｂ
（21ａ）の内部状態をチェックし、内部状態が等しくな
るまで行なわれる。

【００２４】二重化されたプロセッサ21ａ（21ｂ）の内
部動作の同期がとれた時点で監視回路24ａ（24ｂ）は、
処理停止回路25ａ（25ｂ）を用いて自プロセッサ21ａ
（21ｂ）の内部動作を再開させると共に、出力停止回路
26ａ，26ｂを用いて処理結果の外部バス28への出力を再
開させる。

【００２５】また監視回路24ａ，24ｂは、通信回路23
ａ，23ｂに受付けていた割込み要求に対する処理をプロ
セッサ21ａ，21ｂに実行させる。このことにより、二重
化されたプロセッサ21ａ，21ｂで同期した割込み処理を
行なうことができるものである。

【００２６】なお、上記実施例では外部からの割込みを
直接通信回路23ａ，23ｂが受付け、外部バス28上での同
期化は比較器30内の同期化回路30ａにより行なわれてい
たが、これらの制御を通信回路23ａ，23ｂの前段でお
い、外部バス28では単に比較検証のみを行なう構成とし
てもよい。以下、これを本実施例の他の構成例として図
２により説明する。

【００２７】図２はその基本的な回路構成を示すもので
ある。ここでも上記図１と同じくプロセッサが二重化さ
れた冗長システムを想定するものとし、その概略構成は
上記図１で示したものと同様であるので、同一部分には
同一符号を付して説明は省略する。

【００２８】しかして、通信回路23ａ，23ｂはそれぞれ
通信バス32ａ，32ｂにより同期制御回路31と接続され
る。この同期制御回路31は、通信回路23ａ，23ｂからプ
ロセッサ21ａ，21ｂの内部動作状態を受けてその同期状
態を判定する一方、外部からの割込みの要求を受付け、
これを保持して通信回路23ａ，23ｂへ割込み要求があっ
た旨を伝えるものである。

【００２９】また、プロセッサ21ａ，21ｂのバスインタ
―フェイス27ａ，27ｂから出力される各処理結果はその
まま外部バス28上で比較器33により比較検証されるもの
である。

【００３０】上記のような構成にあって、プライマリプ
ロセッサ21ａ及びセカンダリプロセッサ21ｂは常に通信
回路23ａ，23ｂを用いて内部動作状態を同期制御回路31
へ送出している。

【００３１】プロセッサ21ａ，21ｂに対する外部からの
割込み要求があった場合、該要求はは同期制御回路31で
受付けられ、保持される。同期制御回路31は、通信回路
23ａ，23ｂから得ている各プロセッサ21ａ，21ｂの内部
動作状態を用いて同期状態を判定する。

【００３２】これは、例えばプロセッサ21ａ，21ｂそれ
ぞれにおけるプログラム中の分岐命令のような特定の命
令の実行回数をカウントしてそのカウント値に応じて行
なうものである。

【００３３】これら二重化したプロセッサ21ａ，21ｂが
同期して動作していないと判定した場合に同期制御回路
31は、次にプロセッサ21ａ，21ｂの内部状態からプロセ
ッサ21ａ，21ｂのいずれが先行して命令を実行している
かを判定し、先行するプロセッサ21ａ（21ｂ）に対して
同期化動作を開始させる信号を出力する。

【００３４】通信回路23ａ（23ｂ）でこの信号を受けた
プロセッサ21ａ（21ｂ）側の監視回路24ａ（24ｂ）は、
処理停止回路25ａ（25ｂ）を用いてプログラムの実行
を、出力停止回路26ａ，26ｂにより外部バス28への処理
結果の出力をそれぞれ一時停止させる。

【００３５】こうしてプログラムの実行と処理結果の外
部バス28への出力が一時停止している間に、プログラム
の実行が遅れている側のプロセッサ21ｂ（21ａ）はプロ
グラムの実行を続ける。同期制御回路31は、プログラム
の実行を続けるプロセッサ21ｂ（21ａ）の内部状態を通
信回路23ｂ（23ａ）により得て、その動作が先行するプ
ロセッサ21ａ（21ｂ）に追い付くまで待機する。そし
て、送れている側のプロセッサ21ｂ（21ａ）の動作が先
行している側のプロセッサ21ａ（21ｂ）の動作に追い付
き、二重化されたプロセッサ21ａ，21ｂの内部動作の同
期が取れた時点で、同期制御回路31は動作が先行してい
た側のプロセッサ21ａ（21ｂ）に一時停止状態を解除さ
せるための信号を出力する。この信号を通信回路23ａ
（23ｂ）で受けたプロセッサ21ａ（21ｂ）側の監視回路
24ａ（24ｂ）は、処理停止回路25ａ（25ｂ）、出力停止
回路26ａ（26ｂ）の一時停止状態を解いてプログラムの
実行と外部バス28への処理結果の出力を開始させる。

【００３６】そして、この時点で同期制御回路31に保持
されていた割込み要求が各プロセッサ21ａ，21ｂの通信
回路23ａ，23ｂに対して通知され、実際の割込み処理が
開始される。

【００３７】以上のようにして、二重化されたプロセッ
サ21ａ，21ｂで同期した割込みをかけることができるも
ので、外部バス28上で各プロセッサ21ａ，21ｂの処理結
果を比較検証するための比較器33にて同期化を行なう必
要がなくなり、その構成を簡略化することができる。

【００３８】

【発明の効果】以上詳記した如く本発明によれば、たと
え外部バスと内部動作のクロックが異なるプロセッサを
多重化したデータ処理装置であっても、各プロセッサ間
の同期を確実にとり、信頼性の高い動作を実行維持させ
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る回路構成を示すブロッ
ク図。

【図２】同実施例に係る他の回路構成例を示すブロック
図。

【図３】一般的なＦＲＭの基本回路構成を示すブロック
図。

【図４】一般的なＦＲＭの基本回路構成を示すブロック
図。

【図５】一般的なＦＲＭによるプログラムの実行状態を
例示する図。

【符号の説明】

11ａ，11ｂ…内部演算器、12ａ，12ｂ，27ａ，27ｂ…バ
スインタ―フェイス、13ａ，13ｂ…プロセッサ、14，28
…外部バス、15，16，30，33…比較器、16ａ，30ａ…同
期化回路、21ａ…プライマリプロセッサ、21ｂ…セカン
ダリプロセッサ、22ａ，22ｂ…演算器、23ａ，23ｂ…通
信回路、24ａ，24ｂ…監視回路、25ａ，25ｂ…処理停止
回路、26ａ，26ｂ…出力停止回路、29，32ａ，32ｂ…通
信バス、31…同期制御回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/16 ４７０ Ｊ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 バス接続された複数のプロセッサを有す
   るデータ処理装置であって、 他のプロセッサとの間で内部動作状態を互いに通知する
   通知手段と、 自プロセッサの処理結果を保持し、上記バスへの出力を
   一時的に停止する出力停止手段と、 自プロセッサの内部処理を一時的に停止する処理停止手
   段と、 外部からの割込み指示を保持する保持手段と、 自プロセッサの内部動作を監視し、上記通知手段で得た
   通知内容に基づいて上記出力停止手段と処理停止手段を
   起動させる監視手段とを個々のプロセッサが備えること
   を特徴とするデータ処理装置。
2. 【請求項２】 上記複数のプロセッサは同一のプログラ
   ムを命令レベルで同時に処理し、上記監視手段により複
   数のプロセッサ間の内部動作の同期をとることを特徴と
   する請求項１記載のデータ処理装置。
3. 【請求項３】 上記複数のプロセッサは同一のプログラ
   ムを命令レベルで同時に処理し、上記監視手段はプログ
   ラム内の特定命令の実行回数のカウントにより複数のプ
   ロセッサ間の内部動作の同期をとることを特徴とする請
   求項１または２記載のデータ処理装置。
4. 【請求項４】 上記複数のプロセッサは同一のプログラ
   ムを命令レベルで同時に処理し、上記監視手段は上記保
   持手段の保持内容に応じて複数のプロセッサ間で内部動
   作の同期をとることにより同期した割込み処理を行なう
   ことを特徴とする請求項１または２記載のデータ処理装
   置。
5. 【請求項５】 上記複数のプロセッサは同一のプログラ
   ムを命令レベルで同時に処理し、上記監視手段は予めプ
   ログラム内に配置された割込み受付け命令に基づいて複
   数のプロセッサ間で内部動作の同期をとることにより同
   期した割込み処理を行なうことを特徴とする請求項１ま
   たは２記載のデータ処理装置。
6. 【請求項６】 バス接続された他のプロセッサと同一の
   プログラムを命令レベルで同時に処理するマイクロプロ
   セッサであって、 他のプロセッサとの間で内部動作状態を互いに通知する
   通知手段と、 自プロセッサの処理結果を保持し、上記バスへの出力を
   一時的に停止する出力停止手段と、 自プロセッサの内部処理を一時的に停止する処理停止手
   段と、 外部からの割込み指示を保持する保持手段と、 自プロセッサの内部動作を監視し、上記通知手段で得ら
   れた出力に基づいて上記出力停止手段と処理停止手段を
   起動させる監視手段とを具備したことを特徴とするマイ
   クロプロセッサ。
7. 【請求項７】 上記監視手段はプログラム内の特定命令
   の実行回数のカウントにより他のプロセッサと内部動作
   の同期をとることを特徴とする請求項６記載のマイクロ
   プロセッサ。
8. 【請求項８】 上記監視手段は他のプロセッサと内部動
   作の同期をとることで同期した割込み処理を行なうこと
   を特徴とする請求項６記載のマイクロプロセッサ。