JPH05143387A - マイクロプログラムの診断機構 - Google Patents
マイクロプログラムの診断機構Info
- Publication number
- JPH05143387A JPH05143387A JP3355507A JP35550791A JPH05143387A JP H05143387 A JPH05143387 A JP H05143387A JP 3355507 A JP3355507 A JP 3355507A JP 35550791 A JP35550791 A JP 35550791A JP H05143387 A JPH05143387 A JP H05143387A
- Authority
- JP
- Japan
- Prior art keywords
- register
- auxiliary
- microprogram
- registers
- state machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 書換え可能な制御記憶装置に記憶されるべき
マイクロプログラムの診断を行う際に必要な補助レジス
タの数を最小限としたマイクロプログラムの診断機構の
提供を目的とする。 【構成】 WCS(書換え可能な制御記憶装置)5に診断すべ
きマイクロプログラムではなくてWCS5のアドレスに1対
1に対応したコードを記憶させ、補助レジスタ群60はWC
S5のデータ出力に接続されているレジスタ群60を構成す
る各単位レジスタ61, 62, 63, 64のみに備え、これらの
補助レジスタ612 をチェーン状に接続する。一方、状態
機械50の外部には補助レジスタ612 のチェーンを制御す
る診断用コンピュータ1を備え、この診断用コンピュー
タ1には診断すべきマイクロプログラムを格納してお
く。
マイクロプログラムの診断を行う際に必要な補助レジス
タの数を最小限としたマイクロプログラムの診断機構の
提供を目的とする。 【構成】 WCS(書換え可能な制御記憶装置)5に診断すべ
きマイクロプログラムではなくてWCS5のアドレスに1対
1に対応したコードを記憶させ、補助レジスタ群60はWC
S5のデータ出力に接続されているレジスタ群60を構成す
る各単位レジスタ61, 62, 63, 64のみに備え、これらの
補助レジスタ612 をチェーン状に接続する。一方、状態
機械50の外部には補助レジスタ612 のチェーンを制御す
る診断用コンピュータ1を備え、この診断用コンピュー
タ1には診断すべきマイクロプログラムを格納してお
く。
Description
【0001】
【産業上の利用分野】本発明はマイクロプログラムの診
断機構に関し、更に詳述すれば、コンピュータあるいは
制御装置等の状態機械に備えられている書換え可能な制
御記憶装置(WCS:Writable Control Store)に格納されて
いてその状態機械を制御するマイクロプログラムの診断
機構に関する。
断機構に関し、更に詳述すれば、コンピュータあるいは
制御装置等の状態機械に備えられている書換え可能な制
御記憶装置(WCS:Writable Control Store)に格納されて
いてその状態機械を制御するマイクロプログラムの診断
機構に関する。
【0002】
【従来の技術】コンピュータあるいは制御装置等の状態
機械において、その内部状態を保持する種々の内部レジ
スタの内容を相互に授受可能な補助レジスタを各レジス
タに対応して配置し、その補助レジスタをチェーン状に
接続してそれらの補助レジスタの内容をシフトしつつ状
態機械の外部へ読み出すことにより、状態機械の内部状
態を読み取り、あるいは変更する技術が従来知られてい
る。このような技術はたとえば、"Bipolar Microproces
sor Logic and Interface Data Book" (AdvancedMicro
Devices社 1985 年発行) 等に記載されている。
機械において、その内部状態を保持する種々の内部レジ
スタの内容を相互に授受可能な補助レジスタを各レジス
タに対応して配置し、その補助レジスタをチェーン状に
接続してそれらの補助レジスタの内容をシフトしつつ状
態機械の外部へ読み出すことにより、状態機械の内部状
態を読み取り、あるいは変更する技術が従来知られてい
る。このような技術はたとえば、"Bipolar Microproces
sor Logic and Interface Data Book" (AdvancedMicro
Devices社 1985 年発行) 等に記載されている。
【0003】通常、この種の状態機械では、全ての内部
レジスタに補助レジスタを用意し、それらの補助レジス
タをチェーン状に接続した構成を採っている。そして、
たとえば WCSに記憶されるべきマイクロプログラムの診
断を行う場合には、 WCSに診断対象のマイクロプログラ
ムを格納して状態機械に通常の動作をさせ、その際の各
内部レジスタの内容を補助レジスタを通じて状態機械の
外部へ読出し、予め判明している正常な状態と比較する
ことにより、マイクロプログラムにバグが存在するか否
か、あるいはマイクロプログラムそのものが正しく記述
されているか否か等の診断を行っている。
レジスタに補助レジスタを用意し、それらの補助レジス
タをチェーン状に接続した構成を採っている。そして、
たとえば WCSに記憶されるべきマイクロプログラムの診
断を行う場合には、 WCSに診断対象のマイクロプログラ
ムを格納して状態機械に通常の動作をさせ、その際の各
内部レジスタの内容を補助レジスタを通じて状態機械の
外部へ読出し、予め判明している正常な状態と比較する
ことにより、マイクロプログラムにバグが存在するか否
か、あるいはマイクロプログラムそのものが正しく記述
されているか否か等の診断を行っている。
【0004】
【発明が解決しようとする課題】ところでこの種の従来
の状態機械では、全ての内部レジスタに補助レジスタを
用意しているため、補助レジスタのチップ上での専有面
積が大きくなり、また製造コストが高くなるという問題
がある。
の状態機械では、全ての内部レジスタに補助レジスタを
用意しているため、補助レジスタのチップ上での専有面
積が大きくなり、また製造コストが高くなるという問題
がある。
【0005】本発明はこのような事情に鑑みてなされた
ものであり、書換え可能な制御記憶装置に記憶されるべ
きマイクロプログラムの診断を行う際に必要な補助レジ
スタの数を最小限とすることにより、上述のような補助
レジスタのチップ上での専有面積が大きくなるという問
題点、及び製造コストが高くなるという問題点の解消を
図ったマイクロプログラムの診断機構の提供を目的とす
る。
ものであり、書換え可能な制御記憶装置に記憶されるべ
きマイクロプログラムの診断を行う際に必要な補助レジ
スタの数を最小限とすることにより、上述のような補助
レジスタのチップ上での専有面積が大きくなるという問
題点、及び製造コストが高くなるという問題点の解消を
図ったマイクロプログラムの診断機構の提供を目的とす
る。
【0006】
【課題を解決するための手段】本発明のマイクロプログ
ラムの診断機構では、WCS(書換え可能な制御記憶装置)
に診断すべきマイクロプログラムではなくて WCSのアド
レスに1対1に対応したコードを記憶させる。なお、WC
S のデータビットはアドレスビットよりも多いので、こ
のようなコードをWCS に記憶させることは可能である。
ラムの診断機構では、WCS(書換え可能な制御記憶装置)
に診断すべきマイクロプログラムではなくて WCSのアド
レスに1対1に対応したコードを記憶させる。なお、WC
S のデータビットはアドレスビットよりも多いので、こ
のようなコードをWCS に記憶させることは可能である。
【0007】補助レジスタはWCS のデータ出力に接続さ
れているレジスタ群を構成する各単位レジスタのみに備
え、これらの補助レジスタをチェーン状に接続する。一
方、状態機械の外部には補助レジスタのチェーンを制御
する診断用コンピュータを備え、この診断用コンピュー
タには診断すべきマイクロプログラムを格納しておく。
そして、状態機械の状態を遷移させるクロックは診断用
コンピュータの制御により逐次的に状態機械に加えられ
る。
れているレジスタ群を構成する各単位レジスタのみに備
え、これらの補助レジスタをチェーン状に接続する。一
方、状態機械の外部には補助レジスタのチェーンを制御
する診断用コンピュータを備え、この診断用コンピュー
タには診断すべきマイクロプログラムを格納しておく。
そして、状態機械の状態を遷移させるクロックは診断用
コンピュータの制御により逐次的に状態機械に加えられ
る。
【0008】図1は本発明のマイクロプログラムの診断
機構の原理的な構成を示すブロック図である。図1にお
いて、参照符号1は診断用コンピュータであり、診断時
には診断対象のマイクロプログラムを保持する。参照符
号50は状態機械であり、インストラクションレジスタ
3, シーケンサ4, WCS5, レジスタ群6, 及びこのレジ
スタ群6に対応して設けられている補助レジスタ60群等
が備えられている。
機構の原理的な構成を示すブロック図である。図1にお
いて、参照符号1は診断用コンピュータであり、診断時
には診断対象のマイクロプログラムを保持する。参照符
号50は状態機械であり、インストラクションレジスタ
3, シーケンサ4, WCS5, レジスタ群6, 及びこのレジ
スタ群6に対応して設けられている補助レジスタ60群等
が備えられている。
【0009】通常は、インストラクションレジスタ3に
は状態機械50が実行すべきプログラムの各命令が順次的
に保持される。このインストラクションレジスタ3に保
持された各命令に従ってシーケンサ4はWCS5に格納され
ているマイクロプログラムを制御し、各マイクロプログ
ラムの命令はレジスタ群6を構成する各単位レジスタへ
ビット分割で出力されて命令が実行される。この際の状
態機械50内部の状態変化はステータスレジスタ7に記憶
される。そして従来、マイクロプログラムの診断を行う
場合は、WCS5に診断対象のマイクロプログラムを保持さ
せ、このWCS5のアドレスをインストラクションレジスタ
3あるいはステータスレジスタ7等により指示してWCS5
からマイクロプログラムをレジスタ群6へ出力させてい
た。従って従来マイクロプログラムの診断を行う場合
は、インストラクションレジスタ3, ステータスレジス
タ7, レジスタ群6を構成する各単位レジスタ等にもそ
れぞれ備えられている補助レジスタを使用する必要があ
った。
は状態機械50が実行すべきプログラムの各命令が順次的
に保持される。このインストラクションレジスタ3に保
持された各命令に従ってシーケンサ4はWCS5に格納され
ているマイクロプログラムを制御し、各マイクロプログ
ラムの命令はレジスタ群6を構成する各単位レジスタへ
ビット分割で出力されて命令が実行される。この際の状
態機械50内部の状態変化はステータスレジスタ7に記憶
される。そして従来、マイクロプログラムの診断を行う
場合は、WCS5に診断対象のマイクロプログラムを保持さ
せ、このWCS5のアドレスをインストラクションレジスタ
3あるいはステータスレジスタ7等により指示してWCS5
からマイクロプログラムをレジスタ群6へ出力させてい
た。従って従来マイクロプログラムの診断を行う場合
は、インストラクションレジスタ3, ステータスレジス
タ7, レジスタ群6を構成する各単位レジスタ等にもそ
れぞれ備えられている補助レジスタを使用する必要があ
った。
【0010】しかし本発明では、診断対象のマイクロプ
ログラムは診断用コンピュータ1が保持し、WCS5にはそ
のアドレスに1対1で対応するコードが記憶される。前
述のように、WCS5のデータビットはアドレスビットより
も多いので、このようなコードを記憶することは可能で
ある。
ログラムは診断用コンピュータ1が保持し、WCS5にはそ
のアドレスに1対1で対応するコードが記憶される。前
述のように、WCS5のデータビットはアドレスビットより
も多いので、このようなコードを記憶することは可能で
ある。
【0011】また本発明では、それぞれの補助レジスタ
がチェーン状に接続されている補助レジスタ群60はレジ
スタ群6にのみ備えられており、それらの内容は診断用
コンピュータ1からの制御により状態機械50の外部へ読
出される。そして、状態機械50の状態を遷移させるクロ
ックは診断用コンピュータ1の制御により状態機械50に
順次的に与えられる。
がチェーン状に接続されている補助レジスタ群60はレジ
スタ群6にのみ備えられており、それらの内容は診断用
コンピュータ1からの制御により状態機械50の外部へ読
出される。そして、状態機械50の状態を遷移させるクロ
ックは診断用コンピュータ1の制御により状態機械50に
順次的に与えられる。
【0012】
【作用】図1に示されているような本発明のマイクロプ
ログラムの診断機構の基本的な構成の動作は以下の如く
である。
ログラムの診断機構の基本的な構成の動作は以下の如く
である。
【0013】まず最初のマイクロプログラム命令が診断
用コンピュータ1から補助レジスタ群60を介してレジス
タ群6に設定され、クロックが1パルス加えられる。そ
の後、WCS5のアドレス端子には次命令のアドレスが指示
される
用コンピュータ1から補助レジスタ群60を介してレジス
タ群6に設定され、クロックが1パルス加えられる。そ
の後、WCS5のアドレス端子には次命令のアドレスが指示
される
【0014】WCS5には前述のようにWCS5のアドレスと1
対1に対応するコードが記憶されているので、診断用コ
ンピュータ1は補助レジスタ群60を介してそのコードを
読み取ることにより、マイクロプログラムの次アドレス
を知ることが出来る。同様の手順で次アドレスのマイク
ロプログラム命令が実行される。このような手順が反復
されることにより、診断対象のマイクロプログラムのト
レースがインストラクションレジスタ3及びステータス
レジスタ群6の内容が判明していなくても実行可能にな
る。
対1に対応するコードが記憶されているので、診断用コ
ンピュータ1は補助レジスタ群60を介してそのコードを
読み取ることにより、マイクロプログラムの次アドレス
を知ることが出来る。同様の手順で次アドレスのマイク
ロプログラム命令が実行される。このような手順が反復
されることにより、診断対象のマイクロプログラムのト
レースがインストラクションレジスタ3及びステータス
レジスタ群6の内容が判明していなくても実行可能にな
る。
【0015】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。
いて詳述する。
【0016】図2は本発明に係るマイクロプログラムの
診断機構の一実施例の具体的構成例を示すブロック図で
ある。
診断機構の一実施例の具体的構成例を示すブロック図で
ある。
【0017】図2において、参照符号50は本発明のマイ
クロプログラムの診断機構が適用されるたとえばコンピ
ュータあるいは制御装置等の状態機械であり、その外部
に診断用コンピュータ1が接続されている。なお、診断
用コンピュータ1は直接的には状態機械50のシリアルプ
ロトコル制御回路2と接続されており、このシリアルプ
ロトコル制御回路2は補助レジスタ付きレジスタ群6を
介して診断用コンピュータ1と状態機械50との間の情報
の授受を司る。
クロプログラムの診断機構が適用されるたとえばコンピ
ュータあるいは制御装置等の状態機械であり、その外部
に診断用コンピュータ1が接続されている。なお、診断
用コンピュータ1は直接的には状態機械50のシリアルプ
ロトコル制御回路2と接続されており、このシリアルプ
ロトコル制御回路2は補助レジスタ付きレジスタ群6を
介して診断用コンピュータ1と状態機械50との間の情報
の授受を司る。
【0018】参照符号3はインストラクションレジスタ
であり、このインストラクションレジスタ3の出力はマ
ルチプレクサ10を介してシーケンサ4に与えられる。そ
して、シーケンサ4の出力は書換え可能な制御記憶装置
(以下、WCS:Writable Control Storeという)5に与えら
れており、このWCS5の出力は補助レジスタ付きレジスタ
群6に与えられている。
であり、このインストラクションレジスタ3の出力はマ
ルチプレクサ10を介してシーケンサ4に与えられる。そ
して、シーケンサ4の出力は書換え可能な制御記憶装置
(以下、WCS:Writable Control Storeという)5に与えら
れており、このWCS5の出力は補助レジスタ付きレジスタ
群6に与えられている。
【0019】参照符号7はステータスレジスタであり、
ALU8から与えられる状態機械50の状態を表す情報を記憶
する。参照符号9はFIFO(First In First Out)メモリで
あり、ALU8によりその内容が書き込まれ、または読み出
される。
ALU8から与えられる状態機械50の状態を表す情報を記憶
する。参照符号9はFIFO(First In First Out)メモリで
あり、ALU8によりその内容が書き込まれ、または読み出
される。
【0020】なお、インストラクションレジスタ3, シ
ーケンサ4及びALU8にはクロック信号CLK が供給されて
おり、このクロックに同期してそれぞれの状態は同時に
変化する。また、補助レジスタ付きレジスタ群6はクロ
ック信号PCLKに同期して状態が変化する。両クロック信
号CLK, PCLK は、状態機械50が診断モード下にある場合
には診断用コンピュータ1により制御される。
ーケンサ4及びALU8にはクロック信号CLK が供給されて
おり、このクロックに同期してそれぞれの状態は同時に
変化する。また、補助レジスタ付きレジスタ群6はクロ
ック信号PCLKに同期して状態が変化する。両クロック信
号CLK, PCLK は、状態機械50が診断モード下にある場合
には診断用コンピュータ1により制御される。
【0021】図3は図2に示されている補助レジスタ付
きレジスタ群6の詳細な構成を示すブロック図であり、
参照符号61, 62, 63, 64はそれぞれ補助レジスタ付きレ
ジスタ群6の単位レジスタを示している。各補助レジス
タ付き単位レジスタ61, 62,63, 64にはWCS5から出力さ
れるデータDが入力される。より具体的には、たとえば
WCS5からのD端子出力が24ビットであれば、各補助レジ
スタ付き単位レジスタ61, 62, 63, 64はそれぞれ8ビッ
ト構成となっており、補助レジスタ付き単位レジスタ6
1, 62, 63によりWCS5の24ビットのD端子出力の全ビッ
トを並列に分割して保持する。また、補助レジスタ付き
単位レジスタ64には単位レジスタ62と同一のビットが保
持される。
きレジスタ群6の詳細な構成を示すブロック図であり、
参照符号61, 62, 63, 64はそれぞれ補助レジスタ付きレ
ジスタ群6の単位レジスタを示している。各補助レジス
タ付き単位レジスタ61, 62,63, 64にはWCS5から出力さ
れるデータDが入力される。より具体的には、たとえば
WCS5からのD端子出力が24ビットであれば、各補助レジ
スタ付き単位レジスタ61, 62, 63, 64はそれぞれ8ビッ
ト構成となっており、補助レジスタ付き単位レジスタ6
1, 62, 63によりWCS5の24ビットのD端子出力の全ビッ
トを並列に分割して保持する。また、補助レジスタ付き
単位レジスタ64には単位レジスタ62と同一のビットが保
持される。
【0022】なお、参照符号65は ANDゲートであり、各
補助レジスタ付き単位レジスタ61,62, 63, 64に入力さ
れるクロックPCLKを単位レジスタ64にはホールド信号HO
LDに応じて入力を禁じるために設けられている。
補助レジスタ付き単位レジスタ61,62, 63, 64に入力さ
れるクロックPCLKを単位レジスタ64にはホールド信号HO
LDに応じて入力を禁じるために設けられている。
【0023】図4は上述の各補助レジスタ付き単位レジ
スタ61, 62, 63, 64の詳細な構成を示すブロック図であ
る。参照符号611 はレジスタ群6の各単位レジスタ61,
62,63, 64の主レジスタであり、 612はシフトレジスタ
にて構成されている補助レジスタ612 である。
スタ61, 62, 63, 64の詳細な構成を示すブロック図であ
る。参照符号611 はレジスタ群6の各単位レジスタ61,
62,63, 64の主レジスタであり、 612はシフトレジスタ
にて構成されている補助レジスタ612 である。
【0024】主レジスタ611 にはWCS5のD端子出力を分
割したビット(たとえば24ビットを3等分した8ビッ
ト) がそれぞれ入力され、必要に応じてQ端子から出力
する。各主レジスタ611 に対応して配置されている補助
レジスタ612 はこの主レジスタ611 のQ端子出力を取込
んで記憶することも、シフト入力SDI からの入力も受け
入れることが可能に構成されている。また、補助レジス
タ612 はその記憶内容を主レジスタ611 へ入力させるこ
とも、シフト出力SDO として出力することも可能に構成
されている。
割したビット(たとえば24ビットを3等分した8ビッ
ト) がそれぞれ入力され、必要に応じてQ端子から出力
する。各主レジスタ611 に対応して配置されている補助
レジスタ612 はこの主レジスタ611 のQ端子出力を取込
んで記憶することも、シフト入力SDI からの入力も受け
入れることが可能に構成されている。また、補助レジス
タ612 はその記憶内容を主レジスタ611 へ入力させるこ
とも、シフト出力SDO として出力することも可能に構成
されている。
【0025】そして、図3に示されているように、補助
レジスタ付き単位レジスタ63の補助レジスタ612 のシフ
ト入力SDI にはシリアルプロトコル制御回路2を介して
診断用コンピュータ1からデータが入力されるようにな
っており、そのシフト出力SDO は補助レジスタ付き単位
レジスタ62の主レジスタ611 のシフト入力SDI に接続さ
れている。また、補助レジスタ付き単位レジスタ62の補
助レジスタ612 のシフト出力SDO は補助レジスタ付き単
位レジスタ61の主レジスタ611 のシフト入力SDI に接続
されている。そして、補助レジスタ付き単位レジスタ61
の補助レジスタ612 のシフト出力SDO はシリアルプロト
コル制御回路2を介して診断用コンピュータ1へ出力さ
れる。
レジスタ付き単位レジスタ63の補助レジスタ612 のシフ
ト入力SDI にはシリアルプロトコル制御回路2を介して
診断用コンピュータ1からデータが入力されるようにな
っており、そのシフト出力SDO は補助レジスタ付き単位
レジスタ62の主レジスタ611 のシフト入力SDI に接続さ
れている。また、補助レジスタ付き単位レジスタ62の補
助レジスタ612 のシフト出力SDO は補助レジスタ付き単
位レジスタ61の主レジスタ611 のシフト入力SDI に接続
されている。そして、補助レジスタ付き単位レジスタ61
の補助レジスタ612 のシフト出力SDO はシリアルプロト
コル制御回路2を介して診断用コンピュータ1へ出力さ
れる。
【0026】なお、補助レジスタ付き単位レジスタ63の
補助レジスタ612 のシフト出力SDOは補助レジスタ付き
単位レジスタ64の補助レジスタ612 のシフト入力SDI に
も接続されている。
補助レジスタ612 のシフト出力SDOは補助レジスタ付き
単位レジスタ64の補助レジスタ612 のシフト入力SDI に
も接続されている。
【0027】このような本発明のマイクロプログラムの
診断機構では、診断対象のマイクロプログラムをWCS5に
ロードし、補助レジスタ付きレジスタ群6を初期状態に
設定し、クロック信号CLK とクロック信号PCLKとを同時
に変化させればよい。ここでは、マイクロプログラムの
進行状況を外部から観察出来る診断モード時の動作につ
いて説明する。
診断機構では、診断対象のマイクロプログラムをWCS5に
ロードし、補助レジスタ付きレジスタ群6を初期状態に
設定し、クロック信号CLK とクロック信号PCLKとを同時
に変化させればよい。ここでは、マイクロプログラムの
進行状況を外部から観察出来る診断モード時の動作につ
いて説明する。
【0028】WCS5には、まずD=A、即ちD端子への入
力データがA端子からのアドレス出力となるようなコー
ドを記憶させておく。診断用コンピュータ1はシリアル
プロトコル制御回路2を介して初期状態を補助レジスタ
付きレジスタ群6に設定し、クロック信号CLK を1パル
ス印加する。WCS5には上述のような設定がなされている
で、WCS5のD端子には次のマイクロ命令アドレスが指示
されている。診断用コンピュータ1はシリアルプロトコ
ル制御回路2及び補助レジスタ付きレジスタ群6を介し
てその値を読み取る。この手順を以下に詳細に説明す
る。
力データがA端子からのアドレス出力となるようなコー
ドを記憶させておく。診断用コンピュータ1はシリアル
プロトコル制御回路2を介して初期状態を補助レジスタ
付きレジスタ群6に設定し、クロック信号CLK を1パル
ス印加する。WCS5には上述のような設定がなされている
で、WCS5のD端子には次のマイクロ命令アドレスが指示
されている。診断用コンピュータ1はシリアルプロトコ
ル制御回路2及び補助レジスタ付きレジスタ群6を介し
てその値を読み取る。この手順を以下に詳細に説明す
る。
【0029】クロック信号PCLKが1パルス印加される
と、WCS5のD端子からのデータが補助レジスタ付きレジ
スタ群6を構成する各単位レジスタ61, 62, 63, 64に設
定される。この各単位レジスタ61, 62, 63, 64に設定さ
れた値がそれぞれの単位レジスタ61, 62, 63, 64に対応
して設けられている各補助レジスタ612 に転送され、補
助レジスタのチェーンをシフトすることにより、データ
が得られる。
と、WCS5のD端子からのデータが補助レジスタ付きレジ
スタ群6を構成する各単位レジスタ61, 62, 63, 64に設
定される。この各単位レジスタ61, 62, 63, 64に設定さ
れた値がそれぞれの単位レジスタ61, 62, 63, 64に対応
して設けられている各補助レジスタ612 に転送され、補
助レジスタのチェーンをシフトすることにより、データ
が得られる。
【0030】但しこの際、レジスタ群6の出力が変化す
る。このため、クロック信号CLK が印加されない以上、
同期信号については影響は無いが、FIFOメモリ9のリー
ド信号FRのように非同期の信号が変化すれば、副作用が
生じる。図3に示されているように、非同期信号の補助
レジスタ付きレジスタ群6は二重構成になっており、D
入力の読み取り用の単位レジスタ62とQ出力用の単位レ
ジスタ64とが分離されている。単位レジスタ64のクロッ
ク信号PCLKはホールド信号HOLDによりD入力読み取り時
には変換が禁止される。これにより、非同期信号は変化
しない。
る。このため、クロック信号CLK が印加されない以上、
同期信号については影響は無いが、FIFOメモリ9のリー
ド信号FRのように非同期の信号が変化すれば、副作用が
生じる。図3に示されているように、非同期信号の補助
レジスタ付きレジスタ群6は二重構成になっており、D
入力の読み取り用の単位レジスタ62とQ出力用の単位レ
ジスタ64とが分離されている。単位レジスタ64のクロッ
ク信号PCLKはホールド信号HOLDによりD入力読み取り時
には変換が禁止される。これにより、非同期信号は変化
しない。
【0031】診断用コンピュータ1は読み取った次アド
レスのマイクロ命令をシリアルプロトコル制御回路2を
介して補助レジスタ付きレジスタ群6の補助レジスタに
シフトインする。そして、ホールド信号HOLDを解除して
PCLKを1パルス印加することにより、補助レジスタの内
容をレジスタ群へ転送する。以上のような手順が反復さ
れる。
レスのマイクロ命令をシリアルプロトコル制御回路2を
介して補助レジスタ付きレジスタ群6の補助レジスタに
シフトインする。そして、ホールド信号HOLDを解除して
PCLKを1パルス印加することにより、補助レジスタの内
容をレジスタ群へ転送する。以上のような手順が反復さ
れる。
【0032】
【発明の効果】以上に詳述したように本発明のマイクロ
プログラムの診断機構では、書換え可能な制御記憶装置
の出力を受けるレジスタ群にのみ補助レジスタを備えて
いるので、補助レジスタがチップ上の専有面積を抑制す
ることが可能になり、また製造コストを低減することが
可能になる。
プログラムの診断機構では、書換え可能な制御記憶装置
の出力を受けるレジスタ群にのみ補助レジスタを備えて
いるので、補助レジスタがチップ上の専有面積を抑制す
ることが可能になり、また製造コストを低減することが
可能になる。
【図1】本発明のマイクロプログラムの診断機構の原理
的な構成を示すブロック図である。
的な構成を示すブロック図である。
【図2】本発明に係るマイクロプログラムの診断機構の
一実施例の具体的構成例を示すブロック図である。
一実施例の具体的構成例を示すブロック図である。
【図3】図2に示されている補助レジスタ付きレジスタ
群の詳細な構成を示すブロック図である。
群の詳細な構成を示すブロック図である。
【図4】各単位レジスタの詳細な構成を示すブロック図
である。
である。
1 診断用コンピュータ 5 WCS 6 レジスタ群 50 状態機械 60 補助レジスタ群 61, 62,63, 64 単位レジスタ 611 主レジスタ 612 補助レジスタ
Claims (1)
- 【請求項1】 アドレスビット数よりもデータビット数
の方が多い書換え可能な制御記憶装置に格納されたマイ
クロプログラムにより動作する状態機械のマイクロプロ
グラムの診断機構において、 前記制御記憶装置の複数ビットの出力データを分割して
それぞれ記憶するレジスタ複数にて構成されるレジスタ
群と、 該レジスタ群の各レジスタとの間で記憶内容を相互に授
受出来、それぞれがチェーン状に接続されて全体として
シフトレジスタとして機能する補助レジスタ複数にて構
成される補助レジスタ群と、 前記状態機械の外部に、診断すべきマイクロプログラム
を保持し、診断時には前記制御記憶装置から出力される
データから前記診断対象のマイクロプログラムのアドレ
スを特定することが可能なコードを前記制御記憶装置に
記憶させる手段と、前記制御記憶装置から前記レジスタ
群へ出力されたコードを前記チェーン状に接続された補
助レジスタへ転送させ、更に補助レジスタ内をシフトし
て前記状態機械外部出力させて次アドレスを読み取る手
段と、そのアドレスのマイクロ命令を前記補助レジスタ
へシフトして入力させ、更に補助レジスタから前記レジ
スタ群に設定する手段とを有する診断制御装置とを備え
たことを特徴とするマイクロプログラムの診断機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3355507A JPH05143387A (ja) | 1991-11-21 | 1991-11-21 | マイクロプログラムの診断機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3355507A JPH05143387A (ja) | 1991-11-21 | 1991-11-21 | マイクロプログラムの診断機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143387A true JPH05143387A (ja) | 1993-06-11 |
Family
ID=18444353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3355507A Pending JPH05143387A (ja) | 1991-11-21 | 1991-11-21 | マイクロプログラムの診断機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143387A (ja) |
-
1991
- 1991-11-21 JP JP3355507A patent/JPH05143387A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05108396A (ja) | プロセツサ回路 | |
| JPH011042A (ja) | ハードウェア・シミュレータ及びそのシミュレーション方法 | |
| JPH0731614B2 (ja) | データ転送方法 | |
| CN112825063A (zh) | 联合测试工作群组传输系统 | |
| JP2820462B2 (ja) | データ列発生装置 | |
| US6625711B1 (en) | Method and/or architecture for implementing queue expansion in multiqueue devices | |
| JPH0695316B2 (ja) | 半導体集積回路 | |
| JP2518039B2 (ja) | デ―タ処理装置の制御記憶ロ―ド方法 | |
| JP2526293B2 (ja) | スキャン回路アクセス装置 | |
| JPS63108747A (ja) | ゲ−トアレイ集積回路 | |
| JPS633392B2 (ja) | ||
| JP2536609B2 (ja) | バス選択回路 | |
| JPS6144342B2 (ja) | ||
| JPS6135373A (ja) | デジタル論理回路 | |
| JPS5812605B2 (ja) | デ−タ処理装置 | |
| JPS5939053B2 (ja) | 記憶要素指定方式 | |
| JP2568443B2 (ja) | データサイジング回路 | |
| JP2553630B2 (ja) | データ処理装置 | |
| JPH04311247A (ja) | バス制御装置 | |
| JP2751382B2 (ja) | シフトパス制御システム | |
| JP3254781B2 (ja) | 半導体装置 | |
| JP2003057305A (ja) | 半導体試験装置 | |
| JPS6113611B2 (ja) | ||
| SU1660004A1 (ru) | Устройство для контроля микропроцессора | |
| JPS6310459B2 (ja) |