JPH05144490A - ピングリツドアレイの製造法 - Google Patents

ピングリツドアレイの製造法

Info

Publication number
JPH05144490A
JPH05144490A JP3307695A JP30769591A JPH05144490A JP H05144490 A JPH05144490 A JP H05144490A JP 3307695 A JP3307695 A JP 3307695A JP 30769591 A JP30769591 A JP 30769591A JP H05144490 A JPH05144490 A JP H05144490A
Authority
JP
Japan
Prior art keywords
pin
grid array
pin grid
solder
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3307695A
Other languages
English (en)
Inventor
Takao Ito
貴夫 伊藤
Tetsuya Okishima
哲哉 沖島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP3307695A priority Critical patent/JPH05144490A/ja
Publication of JPH05144490A publication Critical patent/JPH05144490A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 【目的】 信頼性が高く、放熱性に優れるピングリッド
アレイを安価に製造する。 【構成】 セラミック基板1の表面を粗化した後、該セ
ラミック基板1の表面に金属被膜2を形成し、しかる後
金属被膜2を有するスルーホールにリードピン4を挿入
又は圧入して半田7で固着する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミック製のピング
リッドアレイの製造法に関する。
【0002】
【従来の技術】従来のピングリッドアレイは、セラミッ
ク配線板に形成されたスルーホールにコバール、42合
金、52合金等の鉄及びニッケルを主成分とする合金材
料で製作されたリードピンを挿入又は圧入して銀ローで
固着するか又はプラスチック配線板に形成されたスルー
ホールに上記と同様のリードピンを挿入又は圧入して半
田で固着したものが一般に知られている。
【0003】
【発明が解決しようとする課題】前者の方法によれば、
構造上搭載されるLSIが気密封止となり、信頼性が高
く、放熱性に優れるが、リードピンを固着するのに銀ロ
ーを用いるためコスト高となる欠点がある。一方後者の
方法では、セラミック製のピングリッドアレイに比較し
て安価に製造することができるが、耐熱性、放熱性に劣
るという欠点がある。
【0004】本発明は上記のような欠点のないピングリ
ッドアレイの製造法を提供することを目的とするもので
ある。
【0005】
【課題を解決するための手段】本発明はセラミック基板
の表面を粗化した後、該セラミック基板の表面に金属被
膜を形成し、しかる後金属被膜を有するスルーホールに
リードピンを挿入又は圧入して半田で固着するピングリ
ッドアレイの製造法に関する。
【0006】本発明においてセラミック基板の表面を粗
化する方法については特に制限はなく、従来公知の方法
で行われる。また金属被膜を形成する方法についても制
限はないが、めっき法で行えば連続的に作業ができ、か
つ密着性に優れるので好ましい。めっきとしては銅めっ
き、ニッケルめっき、金めっき等を施すことが好まし
い。
【0007】本発明において用いられるリードピンの素
材は、固着するセラミック基板の種類又は用途により適
した材質のものが選択して用いられ特に制限はなく、例
えば電気伝導性を重視する場合には銅又は銅合金が用い
られ、熱膨張係数の小さいものが要求される場合には、
コバール、42合金、52合金等の鉄及びニッケルを主
成分とする合金材料が用いられる。なおリードピンの表
面には必要に応じすず又は半田めっきが施される。
【0008】リードピンの形状についても制限はない
が、中間部分で変形するようなリードピンを用いれば、
セラミック基板にダメージを与えずに十分な接着強度を
得ることができるので好ましい。またスルーホール径よ
り小さな径を有するリードピンを用いて、半田付け時に
上方を固定するか又は加重をかけて半田付けをすれば上
記と同様にセラミック基板にダメージを与えずに十分な
接着強度を得ることができるので好ましい。
【0009】
【実施例】以下本発明の実施例を説明する。 実施例1 まず従来公知の方法によりセラミック基板の表面を粗化
した後、その表面及びスルーホール内に銅めっき、ニッ
ケルめっき及び金めっきを順次施して金属被膜を形成し
た。
【0010】次に図1の(a)及び(b)に示すよう
に、セラミック基板1に形成した金属被膜2を有するス
ルーホール6に半田めっきを施した42合金製のリード
ピン4を図2の(a)及び(b)に示すように挿入し
た。なお図1の(c)は(a)及び(b)のA−A′線
断面図である。
【0011】この後図2の(a)に示すものはリードピ
ン4の頭頂部5を、一方(b)に示すものはリードピン
4の挿入する方向とは反対側のセラミック基板1の上部
をプレス10で加圧し、リードピン4の変形部3を弾性
的に変形させながら圧入し、ついで300℃の温度で半
田付けを行って図3の(a)及び(b)に示すようにリ
ードピン4をセラミック基板1に固着した。なお図3の
(a)及び(b)において7は半田である。
【0012】実施例2 図4に示すように、実施例1で得たセラミック基板1に
形成した金属被膜2を有するスルーホール6に半田めっ
きを施したリードピン4を挿入した。ついでリードピン
4の頭頂部5に固定用ブロック8を載置し、リードピン
4の先端部分を、半田を溶融した半田槽9に浸漬して図
5に示すようにリードピン4をセラミック基板1に固着
した。なお図5において7は半田である。
【0013】
【発明の効果】本発明によれば、信頼性が高く放熱性に
優れるピングリッドアレイを安価に製造することができ
る。
【図面の簡単な説明】
【図1】(a)及び(b)は本発明の一実施例になるピ
ングリッドアレイに用いられるリードピンの正面図、並
びに(c)は(a)及び(b)のA−A線断面図であ
る。
【図2】(a)及び(b)は本発明の一実施例になるピ
ングリッドアレイを得るための製造作業状態を示す一部
断面正面図である。
【図3】(a)及び(b)は本発明の一実施例になるピ
ングリッドアレイの一部断面正面図である。
【図4】本発明の他の一実施例になるピングリッドアレ
イを得るための製造作業状態を示す一部断面正面図であ
る。
【図5】本発明の他の一実施例になるピングリッドアレ
イの一部断面正面図である。
【符号の説明】
1 セラミック基板 2 金属被膜 3 変形部 4 リードピン 5 頭頂部 6 スルーホール 7 半田 8 固定用ブロック 9 半田槽 10 プレス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基板の表面を粗化した後、該
    セラミック基板の表面に金属被膜を形成し、しかる後金
    属被膜を有するスルーホールにリードピンを挿入又は圧
    入して半田で固着することを特徴とするピングリッドア
    レイの製造法。
JP3307695A 1991-11-22 1991-11-22 ピングリツドアレイの製造法 Pending JPH05144490A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3307695A JPH05144490A (ja) 1991-11-22 1991-11-22 ピングリツドアレイの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3307695A JPH05144490A (ja) 1991-11-22 1991-11-22 ピングリツドアレイの製造法

Publications (1)

Publication Number Publication Date
JPH05144490A true JPH05144490A (ja) 1993-06-11

Family

ID=17972115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3307695A Pending JPH05144490A (ja) 1991-11-22 1991-11-22 ピングリツドアレイの製造法

Country Status (1)

Country Link
JP (1) JPH05144490A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032961B1 (ko) * 2009-07-28 2011-05-09 주식회사 세미라인 Led 방열기판의 제조방법 및 그의 구조
WO2011013966A3 (ko) * 2009-07-28 2011-05-19 익스팬테크주식회사 Led 방열기판의 제조방법 및 그의 구조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032961B1 (ko) * 2009-07-28 2011-05-09 주식회사 세미라인 Led 방열기판의 제조방법 및 그의 구조
WO2011013966A3 (ko) * 2009-07-28 2011-05-19 익스팬테크주식회사 Led 방열기판의 제조방법 및 그의 구조

Similar Documents

Publication Publication Date Title
US4818823A (en) Adhesive component means for attaching electrical components to conductors
JPH11219420A (ja) Icカードモジュール、icカード及びそれらの製造方法
US5531860A (en) Structure and method for providing a lead frame with enhanced solder wetting leads
JPH05144490A (ja) ピングリツドアレイの製造法
US5917245A (en) Semiconductor device with brazing mount
JP2002323528A (ja) 試験方法及び試験用治具
JPS6345015Y2 (ja)
JP2593524Y2 (ja) ハイブリッドic
JPH0715129A (ja) 表面実装型半導体装置の実装構造および実装方法
JPH0518862Y2 (ja)
JPH04208510A (ja) チップ型電子部品
JPH04247645A (ja) 金属基板の実装構造
JPH0685153A (ja) 表面実装型電子部品
JPH05291739A (ja) 接続用端子及びこれを用いた装置の接続方法
JPS61271863A (ja) 半導体装置の外部リ−ド
JP2675077B2 (ja) 半導体装置用リードフレーム
JP2527085B2 (ja) バットリ―ドpga型lsiパッケ―ジのはんだ方法
JP3174975B2 (ja) 電子部品搭載装置
JP2531441B2 (ja) 半導体装置
JPS602777B2 (ja) 電子装置用リ−ドフレ−ム
JPH098431A (ja) プリント配線板および半導体装置
EP0448942A1 (en) Semiconductor package
JPS61101061A (ja) 半導体装置
JPH0426089A (ja) マイクロi/oピンのヘッド部上面への半田ロウ付着形成方法
JPH04241443A (ja) 半導体装置及びその製造法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040506

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Effective date: 20050124

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees