JPH05144834A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法Info
- Publication number
- JPH05144834A JPH05144834A JP3057090A JP5709091A JPH05144834A JP H05144834 A JPH05144834 A JP H05144834A JP 3057090 A JP3057090 A JP 3057090A JP 5709091 A JP5709091 A JP 5709091A JP H05144834 A JPH05144834 A JP H05144834A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- silicon
- emitter
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
- H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】ヘテロ界面に発生したミスフィット転位を無く
し、高速動作可能なバイポーラトランジスタを提供す
る。 【構成】図１は本発明の一実施例のバイポーラトランジ
スタを説明している。(ａ)は、バイポーラトランジスタ
の概念図、（ｂ）は、シリコン（Ｓｉ）中のゲルマニウ
ム（Ｇｅ）の濃度分布を、（ｃ）は、接合を形成する前
のフラットバンド状態のエネルギーバンド図、（ｄ）
は、印加電圧を加える前のエネルギーバンドの状態を、
（ｅ）は、印加電圧時のエネルギーバンドの状態をそれ
ぞれ示す。本発明は（ｃ）のように、エミッタ層１１の
一部からベース層１２を通してコレクタ層１３の一部ま
でバンドギャップを逐次変化させる構成としている。
し、高速動作可能なバイポーラトランジスタを提供す
る。 【構成】図１は本発明の一実施例のバイポーラトランジ
スタを説明している。(ａ)は、バイポーラトランジスタ
の概念図、（ｂ）は、シリコン（Ｓｉ）中のゲルマニウ
ム（Ｇｅ）の濃度分布を、（ｃ）は、接合を形成する前
のフラットバンド状態のエネルギーバンド図、（ｄ）
は、印加電圧を加える前のエネルギーバンドの状態を、
（ｅ）は、印加電圧時のエネルギーバンドの状態をそれ
ぞれ示す。本発明は（ｃ）のように、エミッタ層１１の
一部からベース層１２を通してコレクタ層１３の一部ま
でバンドギャップを逐次変化させる構成としている。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジス
タ、特にヘテロ接合バイポーラトランジスタ及びその製
造方法に関するものである。
タ、特にヘテロ接合バイポーラトランジスタ及びその製
造方法に関するものである。
【０００２】
【従来の技術】各世代での高集積メモリにおいて基本ゲ
ートの遅延時間をトレンドで比較すると、ＣＭＯＳゲー
トに対するBiCMOSゲートの優位性を今後維持していくた
めには、ＭＯＳトランジスタと同様にバイポーラトラン
ジスタの性能を向上しなければならない。BiCMOSゲート
回路に使用するＭＯＳトランジスタとバイポーラトラン
ジスタのスイッチング時間を比較すると、微細化および
低電圧化の傾向に伴いＭＯＳトランジスタはトレンドに
沿った高速化が実現できるのに対して、バイポーラトラ
ンジスタは、従来技術のＳｉ系ではスイッチング速度が
鈍ってくる。
ートの遅延時間をトレンドで比較すると、ＣＭＯＳゲー
トに対するBiCMOSゲートの優位性を今後維持していくた
めには、ＭＯＳトランジスタと同様にバイポーラトラン
ジスタの性能を向上しなければならない。BiCMOSゲート
回路に使用するＭＯＳトランジスタとバイポーラトラン
ジスタのスイッチング時間を比較すると、微細化および
低電圧化の傾向に伴いＭＯＳトランジスタはトレンドに
沿った高速化が実現できるのに対して、バイポーラトラ
ンジスタは、従来技術のＳｉ系ではスイッチング速度が
鈍ってくる。
【０００３】高速バイポーラトランジスタの一つに、ベ
ース領域とエミッタ領域のバンドギャップに差をつけた
ヘテロ接合バイポーラトランジスタがある。ヘテロ接合
バイポーラトランジスタはエミッタ・ベース接合のヘテ
ロ界面におけるバンドギャップの段差（バリアハイト）
を利用してベース領域からエミッタ領域への多数キャリ
アの侵入を防ぐことにより、高い電流増幅率が得られる
ことが特徴であり、その結果従来のバイポーラトランジ
スタより、ある程度ベース濃度を高めに設定できるた
め、ベース抵抗が減少し、バイポーラトランジスタの高
速化が実現できる。
ース領域とエミッタ領域のバンドギャップに差をつけた
ヘテロ接合バイポーラトランジスタがある。ヘテロ接合
バイポーラトランジスタはエミッタ・ベース接合のヘテ
ロ界面におけるバンドギャップの段差（バリアハイト）
を利用してベース領域からエミッタ領域への多数キャリ
アの侵入を防ぐことにより、高い電流増幅率が得られる
ことが特徴であり、その結果従来のバイポーラトランジ
スタより、ある程度ベース濃度を高めに設定できるた
め、ベース抵抗が減少し、バイポーラトランジスタの高
速化が実現できる。
【０００４】従来のヘテロ接合バイポーラトランジスタ
の構造は、シリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）
をベース領域に用いており、図１９はその断面図を示し
ている。図中の２はｎ+ 型Ｓｉのコレクタ領域、３はｐ
型Ｓｉ1-XＧｅXのベース領域、４はｎ+ 型Ｓｉのエミッ
タ領域、５はエミッタ電極、６はベース電極、７はコレ
クタ電極である。このうち、ベース領域はＳｉ1-XＧｅX
のＸ値をエミッタ領域側からコレクタ領域側に向かって
増加させており、エネルギーバンドギャップはエミッタ
領域側からコレクタ領域側に向かって狭くなっていくた
め、ベース領域中に内蔵電界が形成されて、その結果、
少数キャリアのベース領域内走行時間が短縮され、バイ
ポーラトランジスタの高速化が実現できる。
の構造は、シリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）
をベース領域に用いており、図１９はその断面図を示し
ている。図中の２はｎ+ 型Ｓｉのコレクタ領域、３はｐ
型Ｓｉ1-XＧｅXのベース領域、４はｎ+ 型Ｓｉのエミッ
タ領域、５はエミッタ電極、６はベース電極、７はコレ
クタ電極である。このうち、ベース領域はＳｉ1-XＧｅX
のＸ値をエミッタ領域側からコレクタ領域側に向かって
増加させており、エネルギーバンドギャップはエミッタ
領域側からコレクタ領域側に向かって狭くなっていくた
め、ベース領域中に内蔵電界が形成されて、その結果、
少数キャリアのベース領域内走行時間が短縮され、バイ
ポーラトランジスタの高速化が実現できる。
【０００５】シリコンゲルマニウム混晶（Ｓｉ1-XＧ
ｅX）をベースとしたヘテロ接合バイポーラトランジス
タは、例えば特開平1−231371号に記載されている。
ｅX）をベースとしたヘテロ接合バイポーラトランジス
タは、例えば特開平1−231371号に記載されている。
【０００６】
【発明が解決しようとする課題】上記従来技術では、エ
ミッタ領域とベース領域のバンドギャップがエミッタ・
ベース接合で急峻に変化するため、バイポーラトランジ
スタの活性領域中にシリコンとゲルマニウムの格子不整
合にもとづくミスフィット転位が発生し、バイポーラト
ランジスタの高速性と耐圧の低下や漏れ電流増大の問題
があった。
ミッタ領域とベース領域のバンドギャップがエミッタ・
ベース接合で急峻に変化するため、バイポーラトランジ
スタの活性領域中にシリコンとゲルマニウムの格子不整
合にもとづくミスフィット転位が発生し、バイポーラト
ランジスタの高速性と耐圧の低下や漏れ電流増大の問題
があった。
【０００７】一般に、シリコンとゲルマニウムの格子不
整合系のヘテロエピタキシャル成長においては、成長層
が超格子程度の薄い膜厚以下ではミスフィット転位を発
生することなくコヒーレント成長し、格子不整合は成長
層内の格子歪によって緩和されるが、成長層がバイポー
ラトランジスタを構成するための膜厚程度以上になる
と、格子不整合は格子歪とミスフィット転位を発生す
る。電気的特性に悪影響を及ぼすこのミスフィット転位
の発生はＳｉ系バイポーラトランジスタにシリコンゲル
マニウム混晶（Ｓｉ1-XＧｅX）というヘテロな物質を導
入する上で避けられない大きな障害となっていた。
整合系のヘテロエピタキシャル成長においては、成長層
が超格子程度の薄い膜厚以下ではミスフィット転位を発
生することなくコヒーレント成長し、格子不整合は成長
層内の格子歪によって緩和されるが、成長層がバイポー
ラトランジスタを構成するための膜厚程度以上になる
と、格子不整合は格子歪とミスフィット転位を発生す
る。電気的特性に悪影響を及ぼすこのミスフィット転位
の発生はＳｉ系バイポーラトランジスタにシリコンゲル
マニウム混晶（Ｓｉ1-XＧｅX）というヘテロな物質を導
入する上で避けられない大きな障害となっていた。
【０００８】本発明の目的は、ヘテロ接合を形成する際
に発生するミスフィット転位の影響を極力減少させたバ
イポーラトランジスタ及びそれに適した製造方法を提供
することにある。
に発生するミスフィット転位の影響を極力減少させたバ
イポーラトランジスタ及びそれに適した製造方法を提供
することにある。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明バイポーラトランジスタの特徴とする構成は、ベース
エミッタ接合近傍のエミッタ領域及びベース領域のエネ
ルギーバンドギャップがエミッタ領域からベース領域に
向う方向に逐次減少している点にある。
明バイポーラトランジスタの特徴とする構成は、ベース
エミッタ接合近傍のエミッタ領域及びベース領域のエネ
ルギーバンドギャップがエミッタ領域からベース領域に
向う方向に逐次減少している点にある。
【００１０】本発明バイポーラトランジスタの特徴とす
る構成を具体的に言えば、ベースエミッタ接合近傍のエ
ミッタ領域及びベース領域がシリコンとゲルマニウムの
混晶からなり、ゲルマニウムの濃度がエミッタ領域から
ベース領域に向う方向に逐次増加している点にある。シ
リコンとゲルマニウムの混晶領域は、ベースエミッタ接
合の露出端から離れて設けるのが好ましい。更に、少な
くとも混晶領域にはシリコンより格子定数の小さい元素
例えば炭素，ボロン，窒素から選ばれた元素を分布させ
るのが好ましい。
る構成を具体的に言えば、ベースエミッタ接合近傍のエ
ミッタ領域及びベース領域がシリコンとゲルマニウムの
混晶からなり、ゲルマニウムの濃度がエミッタ領域から
ベース領域に向う方向に逐次増加している点にある。シ
リコンとゲルマニウムの混晶領域は、ベースエミッタ接
合の露出端から離れて設けるのが好ましい。更に、少な
くとも混晶領域にはシリコンより格子定数の小さい元素
例えば炭素，ボロン，窒素から選ばれた元素を分布させ
るのが好ましい。
【００１１】上記目的を達成する本発明バイポーラトラ
ンジスタの製造方法の特徴とするところは、一主表面側
からベースとなる領域及びコレクタとなる領域が順次形
成されたシリコン基体を準備する第１の工程、シリコン
基体の一主表面上に開口を有するマスクを形成し、この
マスクの開口から少なくともベースとなる領域内にゲル
マニウムを案内して一主表面から遠ざかるに従ってゲル
マニウムの濃度が逐次増加するシリコンゲルマニウム混
晶部分を形成する第２の工程、及びマスクの開口より不
純物を案内してベースエミッタ接合がシリコンゲルマニ
ウム混晶部分に位置するエミッタとなる領域を形成する
第３の工程を具備する点にある。この製造方法におい
て、第３の工程におけるマスクの開口を第２の工程のそ
れより大きくすること、及びエミッタとなる領域にシリ
コンより格子定数の小さい元素を案内する工程を具備す
るのが望ましい。
ンジスタの製造方法の特徴とするところは、一主表面側
からベースとなる領域及びコレクタとなる領域が順次形
成されたシリコン基体を準備する第１の工程、シリコン
基体の一主表面上に開口を有するマスクを形成し、この
マスクの開口から少なくともベースとなる領域内にゲル
マニウムを案内して一主表面から遠ざかるに従ってゲル
マニウムの濃度が逐次増加するシリコンゲルマニウム混
晶部分を形成する第２の工程、及びマスクの開口より不
純物を案内してベースエミッタ接合がシリコンゲルマニ
ウム混晶部分に位置するエミッタとなる領域を形成する
第３の工程を具備する点にある。この製造方法におい
て、第３の工程におけるマスクの開口を第２の工程のそ
れより大きくすること、及びエミッタとなる領域にシリ
コンより格子定数の小さい元素を案内する工程を具備す
るのが望ましい。
【００１２】
【作用】本発明バイポーラトランジスタは、バンドギャ
ップをエミッタ領域側からベース領域側に向けて逐次減
少させる構成となっているため、エミッタ・ベース接合
におけるミスフィット転位の発生を防止することが可能
であり、従来技術で問題になっていたヘテロ界面におけ
る電気的な特性の劣化、すなわち高速性の低下，耐圧の
低下および漏れ電流増大の問題が無くなり、バイポーラ
トランジスタの高速化が促進される。また、ベース中の
バンドギャップも変化させているので内蔵電界の効果に
よって、更にバイポーラトランジスタの高速化を促す。
ップをエミッタ領域側からベース領域側に向けて逐次減
少させる構成となっているため、エミッタ・ベース接合
におけるミスフィット転位の発生を防止することが可能
であり、従来技術で問題になっていたヘテロ界面におけ
る電気的な特性の劣化、すなわち高速性の低下，耐圧の
低下および漏れ電流増大の問題が無くなり、バイポーラ
トランジスタの高速化が促進される。また、ベース中の
バンドギャップも変化させているので内蔵電界の効果に
よって、更にバイポーラトランジスタの高速化を促す。
【００１３】更に、エミッタ領域側にバンドギャップを
拡げる作用を持つ炭素（Ｃ）を導入することによって、
エミッタ・ベース接合における価電子帯のバリアハイト
が大きくなり、その結果、電流増幅率が向上され、バイ
ポーラトランジスタの高速化が促進される。シリコンよ
りも格子定数の小さな二つの元素を導入しても炭素
（Ｃ）と同様の効果が得られる。
拡げる作用を持つ炭素（Ｃ）を導入することによって、
エミッタ・ベース接合における価電子帯のバリアハイト
が大きくなり、その結果、電流増幅率が向上され、バイ
ポーラトランジスタの高速化が促進される。シリコンよ
りも格子定数の小さな二つの元素を導入しても炭素
（Ｃ）と同様の効果が得られる。
【００１４】本発明のバイポーラトランジスタは構造上
において、基板表面でエミッタ領域の面積をシリコンゲ
ルマニウム混晶（Ｓｉ1-XＧｅX）部分の面積より大きく
することによって、シリコンゲルマニウム混晶領域の表
面に発生するミスフィット転位からエミッタ・ベース接
合を遠ざけ、転位によるバイポーラトランジスタの電気
的特性劣化を抑制する効果がある。
において、基板表面でエミッタ領域の面積をシリコンゲ
ルマニウム混晶（Ｓｉ1-XＧｅX）部分の面積より大きく
することによって、シリコンゲルマニウム混晶領域の表
面に発生するミスフィット転位からエミッタ・ベース接
合を遠ざけ、転位によるバイポーラトランジスタの電気
的特性劣化を抑制する効果がある。
【００１５】基板表面に炭素（Ｃ）を導入することは、
炭素がシリコンやゲルマニウムと同じくIV族の元素で電
気的に中性であり、かつシリコンよりも格子定数が小さ
いためにシリコンとゲルマニウムの格子不整合による歪
を緩和することによって、シリコンゲルマニウム混晶領
域の表面に発生するミスフィット転位の発生を抑制する
効果がある。
炭素がシリコンやゲルマニウムと同じくIV族の元素で電
気的に中性であり、かつシリコンよりも格子定数が小さ
いためにシリコンとゲルマニウムの格子不整合による歪
を緩和することによって、シリコンゲルマニウム混晶領
域の表面に発生するミスフィット転位の発生を抑制する
効果がある。
【００１６】また、基板表面にシリコンよりも格子定数
が小さい二つの元素を導入することは、結合力の強い共
有結合性元素の炭素（Ｃ）よりもイオン結合性を併せも
つ二つの元素（例えばボロン（Ｂ）と窒素（Ｎ））の方
がシリコンゲルマニウム混晶に対して再構成化（re-con
struction)が容易であるため、炭素を導入するよりもミ
スフィット転位の抑制により大きな効果がある。
が小さい二つの元素を導入することは、結合力の強い共
有結合性元素の炭素（Ｃ）よりもイオン結合性を併せも
つ二つの元素（例えばボロン（Ｂ）と窒素（Ｎ））の方
がシリコンゲルマニウム混晶に対して再構成化（re-con
struction)が容易であるため、炭素を導入するよりもミ
スフィット転位の抑制により大きな効果がある。
【００１７】シリコンゲルマニウム混晶ベースの横型ヘ
テロ接合バイポーラトランジスタにおいてベース領域の
基板表面層の幅を広げることは、エミッタ・ベース接合
とベース・コレクタ接合をミスフィット転位から遠ざけ
て、エミッタ・ベース接合における過剰電流の発生を抑
止し、ベース・コレクタ接合におけるリーク電流の発生
を低減する効果がある。
テロ接合バイポーラトランジスタにおいてベース領域の
基板表面層の幅を広げることは、エミッタ・ベース接合
とベース・コレクタ接合をミスフィット転位から遠ざけ
て、エミッタ・ベース接合における過剰電流の発生を抑
止し、ベース・コレクタ接合におけるリーク電流の発生
を低減する効果がある。
【００１８】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。簡単のため、ＮＰＮバイポーラトランジスタを例に
とり説明するが、ＰＮＰバイポーラトランジスタの場合
も同様である。
る。簡単のため、ＮＰＮバイポーラトランジスタを例に
とり説明するが、ＰＮＰバイポーラトランジスタの場合
も同様である。
【００１９】実施例１ 図１は本発明のバイポーラトランジスタの一実施例を示
している。図１の(ａ)は、バイポーラトランジスタの概
念図を、（ｂ）は、バイポーラトランジスタのシリコン
（Ｓｉ）中におけるゲルマニウム（Ｇｅ）の濃度分布
を、（ｃ）は、接合を形成する前のフラットバンド状態
のエネルギーバンド図を、（ｄ）は、印加電圧を加える
前のエネルギーバンドの状態を、（ｅ）は、印加電圧時
のエネルギーバンドの状態をそれぞれ示す。（ｃ）のよ
うに、エミッタ領域１１の一部からベース領域１２を通
してコレクタ領域１３の一部までバンドギャップを逐次
減少させることで、エミッタ・ベース接合におけるミス
フィット転位の発生を無くし、本発明におけるバイポー
ラトランジスタの高速性を充分に発揮させることが可能
である。（ａ）において、１４はエミッタ電極、１５は
ベース電極、１６はコレクタ電極である。
している。図１の(ａ)は、バイポーラトランジスタの概
念図を、（ｂ）は、バイポーラトランジスタのシリコン
（Ｓｉ）中におけるゲルマニウム（Ｇｅ）の濃度分布
を、（ｃ）は、接合を形成する前のフラットバンド状態
のエネルギーバンド図を、（ｄ）は、印加電圧を加える
前のエネルギーバンドの状態を、（ｅ）は、印加電圧時
のエネルギーバンドの状態をそれぞれ示す。（ｃ）のよ
うに、エミッタ領域１１の一部からベース領域１２を通
してコレクタ領域１３の一部までバンドギャップを逐次
減少させることで、エミッタ・ベース接合におけるミス
フィット転位の発生を無くし、本発明におけるバイポー
ラトランジスタの高速性を充分に発揮させることが可能
である。（ａ）において、１４はエミッタ電極、１５は
ベース電極、１６はコレクタ電極である。
【００２０】図２は図１の実施例の変形例としてのバイ
ポーラトランジスタを示している。図２の(ａ）は、シ
リコン(Ｓｉ）中におけるゲルマニウム（Ｇｅ）と炭素
（Ｃ）の濃度分布を示し、（ｂ）は、印加電圧を加える
前のエネルギーバンドの状態を示している。このように
炭素（Ｃ）をエミッタ領域内部に導入することによっ
て、よりエミッタ・ベース接合付近における価電子帯の
バリアハイトを大きくして、高電流増幅および高速動作
可能なバイポーラトランジスタが実現される。
ポーラトランジスタを示している。図２の(ａ）は、シ
リコン(Ｓｉ）中におけるゲルマニウム（Ｇｅ）と炭素
（Ｃ）の濃度分布を示し、（ｂ）は、印加電圧を加える
前のエネルギーバンドの状態を示している。このように
炭素（Ｃ）をエミッタ領域内部に導入することによっ
て、よりエミッタ・ベース接合付近における価電子帯の
バリアハイトを大きくして、高電流増幅および高速動作
可能なバイポーラトランジスタが実現される。
【００２１】図３は図１の実施例の異なる変形例として
のバイポーラトランジスタを示している。（ａ）は、シ
リコン（Ｓｉ）中におけるゲルマニウム（Ｇｅ）および
ボロン（Ｂ）と窒素（Ｎ）の濃度分布を示している。
（ｂ）は、印加電圧を加える前のエネルギーバンドの状
態を示している。このように、シリコン（Ｓｉ）よりも
原子半径の小さいボロン（Ｂ）と窒素（Ｎ）をエミッタ
内部に導入することによって、よりエミッタ・ベース接
合付近における価電子帯のバリアハイトを大きくして、
高電流増幅および高速動作可能なバイポーラトランジス
タが実現される。 実施例２ 図４は本発明の他の実施例のバイポーラトランジスタの
構造を示している。
のバイポーラトランジスタを示している。（ａ）は、シ
リコン（Ｓｉ）中におけるゲルマニウム（Ｇｅ）および
ボロン（Ｂ）と窒素（Ｎ）の濃度分布を示している。
（ｂ）は、印加電圧を加える前のエネルギーバンドの状
態を示している。このように、シリコン（Ｓｉ）よりも
原子半径の小さいボロン（Ｂ）と窒素（Ｎ）をエミッタ
内部に導入することによって、よりエミッタ・ベース接
合付近における価電子帯のバリアハイトを大きくして、
高電流増幅および高速動作可能なバイポーラトランジス
タが実現される。 実施例２ 図４は本発明の他の実施例のバイポーラトランジスタの
構造を示している。
【００２２】（ａ）は平面図であり、（ｂ）は断面図で
ある。図４はベース領域２２とエミッタ領域２１中に局
所的に形成されたシリコンゲルマニウム混晶（Ｓｉ1-X
ＧｅX）領域２４の表面層をエミッタ領域２１が取り囲
んだ構造を特徴としたバイポーラトランジスタである。
主表面において、ベースエミッタ接合がミスフィット転
位の発生するシリコンゲルマニウム混晶領域２４より距
離が離れているため、ミスフィット転位によるバイポー
ラトランジスタの電気的な特性の劣化を防いでいる。２
３はコレクタ領域、２５はエミッタ電極、２６はベース
電極、２７はコレクタ電極、２８はフィールド酸化膜、
２９１は層間絶縁用酸化膜、２９２は表面安定化膜であ
る。
ある。図４はベース領域２２とエミッタ領域２１中に局
所的に形成されたシリコンゲルマニウム混晶（Ｓｉ1-X
ＧｅX）領域２４の表面層をエミッタ領域２１が取り囲
んだ構造を特徴としたバイポーラトランジスタである。
主表面において、ベースエミッタ接合がミスフィット転
位の発生するシリコンゲルマニウム混晶領域２４より距
離が離れているため、ミスフィット転位によるバイポー
ラトランジスタの電気的な特性の劣化を防いでいる。２
３はコレクタ領域、２５はエミッタ電極、２６はベース
電極、２７はコレクタ電極、２８はフィールド酸化膜、
２９１は層間絶縁用酸化膜、２９２は表面安定化膜であ
る。
【００２３】図５は図４のバイポーラトランジスタの製
造工程を示している。
造工程を示している。
【００２４】（ａ）において、Ｓｉ基板２０上にｎ+ 埋
込層２３１とｎ- コレクタ２３２を形成しバイポーラト
ランジスタの能動領域上にフィールド酸化膜２８を形成
する。一方にはＰ型ベース領域２２１を形成し、他方に
はコレクタ引き出し用Ｎ+ 型領域２３３を形成する。
（ｂ）において、酸化膜２９１を形成して所定領域を開
口しゲルマニウムをイオン打ち込みする。（ｃ）におい
て、外部へのベース引き出し領域２２２を形成して酸化
膜２９１の開口部を拡張した後で多結晶シリコン２５１
を堆積し、エミッタ領域のドーピング用に砒素をイオン
打ち込みする。そして、開口部を覆うように多結晶シリ
コン２５１を加工する。（ｄ）において、表面安定化膜
２９２を被膜後、熱処理をして打ち込まれたイオンの活
性化およびベース領域２２１への多結晶シリコン中の砒
素の浅い拡散を行う。最後に層間絶縁用酸化膜２９１と
表面安定化膜２９２の所定領域を開口して、多結晶シリ
コン２５１上にエミッタ電極２５２を、外部ベース引き
出し領域２２２上にベース電極２６を、さらにコレクタ
引き出し領域２３３上にコレクタ電極２７を形成する。
込層２３１とｎ- コレクタ２３２を形成しバイポーラト
ランジスタの能動領域上にフィールド酸化膜２８を形成
する。一方にはＰ型ベース領域２２１を形成し、他方に
はコレクタ引き出し用Ｎ+ 型領域２３３を形成する。
（ｂ）において、酸化膜２９１を形成して所定領域を開
口しゲルマニウムをイオン打ち込みする。（ｃ）におい
て、外部へのベース引き出し領域２２２を形成して酸化
膜２９１の開口部を拡張した後で多結晶シリコン２５１
を堆積し、エミッタ領域のドーピング用に砒素をイオン
打ち込みする。そして、開口部を覆うように多結晶シリ
コン２５１を加工する。（ｄ）において、表面安定化膜
２９２を被膜後、熱処理をして打ち込まれたイオンの活
性化およびベース領域２２１への多結晶シリコン中の砒
素の浅い拡散を行う。最後に層間絶縁用酸化膜２９１と
表面安定化膜２９２の所定領域を開口して、多結晶シリ
コン２５１上にエミッタ電極２５２を、外部ベース引き
出し領域２２２上にベース電極２６を、さらにコレクタ
引き出し領域２３３上にコレクタ電極２７を形成する。
【００２５】図６は、図４の実施例の変形例としてのバ
イポーラトランジスタの構造を示している。（ａ）は平
面図であり、（ｂ）は断面図である。この変形例は図４
と比べて、シリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）
領域２４がコレクタ領域２３のｎ- コレクタ層２３２に
まで達していることを特徴としている。シリコンゲルマ
ニウム液晶（Ｓｉ1-XＧｅX）領域２４がベース領域２２
およびコレクタ領域２３にまでまたがって存在している
ため、ベースコレクタ接合に急峻なヘテロ界面が存在せ
ず逆方向リーク電流の低減が実現される。
イポーラトランジスタの構造を示している。（ａ）は平
面図であり、（ｂ）は断面図である。この変形例は図４
と比べて、シリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）
領域２４がコレクタ領域２３のｎ- コレクタ層２３２に
まで達していることを特徴としている。シリコンゲルマ
ニウム液晶（Ｓｉ1-XＧｅX）領域２４がベース領域２２
およびコレクタ領域２３にまでまたがって存在している
ため、ベースコレクタ接合に急峻なヘテロ界面が存在せ
ず逆方向リーク電流の低減が実現される。
【００２６】図７は、図６のバイポーラトランジスタの
製造工程を示している。
製造工程を示している。
【００２７】（ａ）において、Ｓｉ基板２０上にｎ+ 埋
込層２３１とｎ- コレクタ層２３２を形成し、バイポー
ラトランジスタの能動領域上にフィールド酸化膜２８を
形成する。フィールド酸化膜２８のない個所にＰ型ベー
ス層２２，コレクタ引き出し用ｎ+ 型領域２３３を形成
する。（ｂ）において、酸化膜２９１を形成して所定領
域を開口しゲルマニウムをイオン打ち込みする。この時
ゲルマニウムイオンがｎ- コレクタ層２３２まで注入さ
れるようにイオン打ち込みを行う。（ｃ）において、外
部へのベース引き出し領域２２２を形成して酸化膜２９
１の開口部を拡張した後で多結晶シリコン２５１を堆積
し、エミッタ領域のドーピング用に砒素をイオン打ち込
みする。そして、開口部を覆うように多結晶シリコン２
５１を加工する。（ｄ）において、表面安定化膜２９２
を被膜後、熱処理をして打ち込まれたイオンの活性化お
よびベース領域２２１への多結晶シリコン中の砒素の浅
い拡散を行う。最後に層間絶縁用酸化膜２９１と表面安
定化膜２９２の所定領域を開口して、多結晶シリコン２
５１上にエミッタ電極２５２を、外部ベース引き出し領
域２２２上にベース電極２６を、さらにコレクタ引き出
し領域２３３上にコレクタ電極２７を形成する。
込層２３１とｎ- コレクタ層２３２を形成し、バイポー
ラトランジスタの能動領域上にフィールド酸化膜２８を
形成する。フィールド酸化膜２８のない個所にＰ型ベー
ス層２２，コレクタ引き出し用ｎ+ 型領域２３３を形成
する。（ｂ）において、酸化膜２９１を形成して所定領
域を開口しゲルマニウムをイオン打ち込みする。この時
ゲルマニウムイオンがｎ- コレクタ層２３２まで注入さ
れるようにイオン打ち込みを行う。（ｃ）において、外
部へのベース引き出し領域２２２を形成して酸化膜２９
１の開口部を拡張した後で多結晶シリコン２５１を堆積
し、エミッタ領域のドーピング用に砒素をイオン打ち込
みする。そして、開口部を覆うように多結晶シリコン２
５１を加工する。（ｄ）において、表面安定化膜２９２
を被膜後、熱処理をして打ち込まれたイオンの活性化お
よびベース領域２２１への多結晶シリコン中の砒素の浅
い拡散を行う。最後に層間絶縁用酸化膜２９１と表面安
定化膜２９２の所定領域を開口して、多結晶シリコン２
５１上にエミッタ電極２５２を、外部ベース引き出し領
域２２２上にベース電極２６を、さらにコレクタ引き出
し領域２３３上にコレクタ電極２７を形成する。
【００２８】図８は、図４の実施例の他の変形例として
のバイポーラトランジスタの構造および製造工程を示し
ている。このバイポーラトランジスタは、エミッタ領域
２１およびシリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）
領域２４の表面に炭素（Ｃ）を導入することを特徴とし
ている。シリコンとゲルマニウムの格子不整合による結
晶歪は、シリコンよりも格子定数の小さい炭素（Ｃ）を
導入することで緩和され、その結果シリコンゲルマニウ
ム混晶（Ｓｉ1-XＧｅX）の表面層に発生するミスフィッ
ト転位の密度が減少されて多結晶シリコン２５１とエミ
ッタ領域２１の接合部における電気特性の向上に効果を
発揮する。
のバイポーラトランジスタの構造および製造工程を示し
ている。このバイポーラトランジスタは、エミッタ領域
２１およびシリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）
領域２４の表面に炭素（Ｃ）を導入することを特徴とし
ている。シリコンとゲルマニウムの格子不整合による結
晶歪は、シリコンよりも格子定数の小さい炭素（Ｃ）を
導入することで緩和され、その結果シリコンゲルマニウ
ム混晶（Ｓｉ1-XＧｅX）の表面層に発生するミスフィッ
ト転位の密度が減少されて多結晶シリコン２５１とエミ
ッタ領域２１の接合部における電気特性の向上に効果を
発揮する。
【００２９】（ａ）において、Ｓｉ基板２０上にｎ+ 埋
込層２３１とｎ- コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２８を形
成する。一方にはＰ型ベース層２２１を形成し、他方に
はコレクタ引き出し用Ｎ+ 型領域２３３を形成する。
（ｂ）において、酸化膜２９１を形成して所定領域を開
口しゲルマニウムをイオン打ち込みし、さらに結晶歪緩
和用の炭素（Ｃ）をイオン打ち込みする。（ｃ）におい
て、外部へのベース引き出し領域２２２を形成して酸化
膜２９１の開口部を拡張した後で多結晶シリコン２５１
を堆積し、エミッタドーピング用の砒素をイオン打ち込
みし、開口部を覆うように多結晶シリコン２５１を加工
する。（ｄ）において、表面安定化膜２９２を被膜後、
熱処理をして打ち込まれたイオンの活性化およびベース
層２２１への多結晶シリコン中の砒素の浅い拡散を行
う。この時、表面層に炭素（Ｃ）の含まれたＳｉ1-XＧ
ｅX：Ｃからなる拡散層が形成される。最後に層間絶縁
用酸化膜２９１と表面安定化膜２９２の所定領域２１１
を開口して、多結晶シリコン２５１上にエミッタ電極２
５を、外部ベース引き出し領域２２２上にベース電極２
６を、さらにコレクタ引き出し領域２３３上にコレクタ
電極２７を形成する。
込層２３１とｎ- コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２８を形
成する。一方にはＰ型ベース層２２１を形成し、他方に
はコレクタ引き出し用Ｎ+ 型領域２３３を形成する。
（ｂ）において、酸化膜２９１を形成して所定領域を開
口しゲルマニウムをイオン打ち込みし、さらに結晶歪緩
和用の炭素（Ｃ）をイオン打ち込みする。（ｃ）におい
て、外部へのベース引き出し領域２２２を形成して酸化
膜２９１の開口部を拡張した後で多結晶シリコン２５１
を堆積し、エミッタドーピング用の砒素をイオン打ち込
みし、開口部を覆うように多結晶シリコン２５１を加工
する。（ｄ）において、表面安定化膜２９２を被膜後、
熱処理をして打ち込まれたイオンの活性化およびベース
層２２１への多結晶シリコン中の砒素の浅い拡散を行
う。この時、表面層に炭素（Ｃ）の含まれたＳｉ1-XＧ
ｅX：Ｃからなる拡散層が形成される。最後に層間絶縁
用酸化膜２９１と表面安定化膜２９２の所定領域２１１
を開口して、多結晶シリコン２５１上にエミッタ電極２
５を、外部ベース引き出し領域２２２上にベース電極２
６を、さらにコレクタ引き出し領域２３３上にコレクタ
電極２７を形成する。
【００３０】図９は、図４の実施例の更に異なる変形例
としてのバイポーラトランジスタの構造および製造工程
を示している。このバイポーラトランジスタは、エミッ
タ領域２１およびシリコンゲルマニウム混晶（Ｓｉ1-X
ＧｅX）領域２４の表面にボロン（Ｂ）と窒素（Ｎ）を
導入することを特徴としている。シリコンとゲルマニウ
ムの格子不整合による結晶歪は、シリコンよりも格子定
数の小さいＢとＮを導入することで緩和され、その結果
シリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）の表面層に
発生するミスフィット転位の密度が減少されて多結晶シ
リコン１１とエミッタ領域１３の接合部における電気特
性の向上に効果を発揮する。
としてのバイポーラトランジスタの構造および製造工程
を示している。このバイポーラトランジスタは、エミッ
タ領域２１およびシリコンゲルマニウム混晶（Ｓｉ1-X
ＧｅX）領域２４の表面にボロン（Ｂ）と窒素（Ｎ）を
導入することを特徴としている。シリコンとゲルマニウ
ムの格子不整合による結晶歪は、シリコンよりも格子定
数の小さいＢとＮを導入することで緩和され、その結果
シリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）の表面層に
発生するミスフィット転位の密度が減少されて多結晶シ
リコン１１とエミッタ領域１３の接合部における電気特
性の向上に効果を発揮する。
【００３１】（ａ）において、Ｓｉ基板２０上にｎ+ 埋
込層２３１とｎ- コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２８を形
成する。一方にはＰ型ベース層２２１を形成し、他方に
はコレクタ引き出し用ｎ+ 型領域２３３を形成する。
（ｂ）において、酸化膜２９１を形成して所定領域を開
口しゲルマニウムをイオン打ち込みし、さらに結晶歪緩
和用のＢとＮをイオン打ち込みする。（ｃ）において、
外部へのベース引き出し領域２２２を形成して酸化膜２
９１の開口部を拡張した後で多結晶シリコン２５１を堆
積し、エミッタドーピング用の砒素をイオン打ち込み
し、開口部を覆うように多結晶シリコン251を加工す
る。（ｄ）において、表面安定化膜２９２を被膜後、熱
処理をして打ち込まれたイオンの活性化およびベース層
２２１への多結晶シリコン中の砒素の浅い拡散を行う。
この時、表面層にＢ，Ｎの含まれたＳｉ1-XＧｅX：ＢＮ
からなる拡散層２１１が形成される。最後に層間絶縁用
酸化膜２９１と表面安定化膜292の所定領域を開口し
て、多結晶シリコン２５１上にエミッタ電極２５を、外
部ベース引き出し領域２２２上にベース電極２６を、さ
らにコレクタ引き出し領域２３３上にコレクタ電極２７
を形成する。
込層２３１とｎ- コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２８を形
成する。一方にはＰ型ベース層２２１を形成し、他方に
はコレクタ引き出し用ｎ+ 型領域２３３を形成する。
（ｂ）において、酸化膜２９１を形成して所定領域を開
口しゲルマニウムをイオン打ち込みし、さらに結晶歪緩
和用のＢとＮをイオン打ち込みする。（ｃ）において、
外部へのベース引き出し領域２２２を形成して酸化膜２
９１の開口部を拡張した後で多結晶シリコン２５１を堆
積し、エミッタドーピング用の砒素をイオン打ち込み
し、開口部を覆うように多結晶シリコン251を加工す
る。（ｄ）において、表面安定化膜２９２を被膜後、熱
処理をして打ち込まれたイオンの活性化およびベース層
２２１への多結晶シリコン中の砒素の浅い拡散を行う。
この時、表面層にＢ，Ｎの含まれたＳｉ1-XＧｅX：ＢＮ
からなる拡散層２１１が形成される。最後に層間絶縁用
酸化膜２９１と表面安定化膜292の所定領域を開口し
て、多結晶シリコン２５１上にエミッタ電極２５を、外
部ベース引き出し領域２２２上にベース電極２６を、さ
らにコレクタ引き出し領域２３３上にコレクタ電極２７
を形成する。
【００３２】図１０は、図４の実施例の更に他の変形例
としてのバイポーラトランジスタの構造および製造工程
を示している。このバイポーラトランジスタは、エミッ
タ領域およびシリコンゲルマニウム混晶(Ｓｉ1-XＧｅX)
領域の表面に炭素（Ｃ）を導入することを特徴としてい
る。シリコンとゲルマニウムの格子不整合による結晶歪
は、シリコンよりも格子定数の小さい炭素（Ｃ）を導入
することで緩和され、その結果シリコンゲルマニウム混
晶(Ｓｉ1-XＧｅX)の表面層に発生するミスフィット転位
の密度が減少されて多結晶シリコン２５１とエミッタ領
域２１の接合部における電気特性の向上に効果を発揮す
る。さらに、表面層のミスフィット転位の減少に伴い、
エミッタ領域およびシリコンゲルマニウム混晶（Ｓｉ
1-XＧｅX）領域の表面側の面積の大きさを同一にしても
ベースエミッタ接合はさほどミスフィット転位による悪
影響を受けないため、本実施例では両者の面積を同じく
している。この結果、エミッタの開口部を拡張する工程
が削除できるため、工程の簡略化が可能となった。
としてのバイポーラトランジスタの構造および製造工程
を示している。このバイポーラトランジスタは、エミッ
タ領域およびシリコンゲルマニウム混晶(Ｓｉ1-XＧｅX)
領域の表面に炭素（Ｃ）を導入することを特徴としてい
る。シリコンとゲルマニウムの格子不整合による結晶歪
は、シリコンよりも格子定数の小さい炭素（Ｃ）を導入
することで緩和され、その結果シリコンゲルマニウム混
晶(Ｓｉ1-XＧｅX)の表面層に発生するミスフィット転位
の密度が減少されて多結晶シリコン２５１とエミッタ領
域２１の接合部における電気特性の向上に効果を発揮す
る。さらに、表面層のミスフィット転位の減少に伴い、
エミッタ領域およびシリコンゲルマニウム混晶（Ｓｉ
1-XＧｅX）領域の表面側の面積の大きさを同一にしても
ベースエミッタ接合はさほどミスフィット転位による悪
影響を受けないため、本実施例では両者の面積を同じく
している。この結果、エミッタの開口部を拡張する工程
が削除できるため、工程の簡略化が可能となった。
【００３３】（ａ）において、Ｓｉ基板２０上にｎ+ 埋
込層２３１とｎ- コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２９１を
形成する。一方にはＰ型ベース層２２１を形成し、他方
にはコレクタ引き出し用Ｎ+型領域２３３を形成する。
（ｂ）において、酸化膜２９１を形成して所定領域を開
口しゲルマニウムをイオン打ち込みする。（ｃ）におい
て、外部へのベース引き出し領域２２２を形成して酸化
膜２９１の開口部を拡張することなく、多結晶シリコン
２５１を堆積し、エミッタドーピング用の砒素と結晶歪
緩和用の炭素（Ｃ）をイオン打ち込みする。そして、開
口部を覆うように多結晶シリコン251を加工する。
（ｄ）において、表面安定化膜２９２を被膜後、熱処理
をして打ち込まれたイオンの活性化およびベース層２２
１への多結晶シリコン中の砒素の浅い拡散を行う。この
時、表面層２１１に炭素（Ｃ）の含まれたＳｉ1-XＧ
ｅX：Ｃからなる拡散層２４が形成される。最後に層間
絶縁用酸化膜２９１と表面安定化膜２９２の所定領域を
開口して、多結晶シリコン２５１上にエミッタ電極２５
２を、外部ベース引き出し領域２２２上にベース電極２
６を、さらにコレクタ引き出し領域２３３上にコレクタ
電極２７を形成する。
込層２３１とｎ- コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２９１を
形成する。一方にはＰ型ベース層２２１を形成し、他方
にはコレクタ引き出し用Ｎ+型領域２３３を形成する。
（ｂ）において、酸化膜２９１を形成して所定領域を開
口しゲルマニウムをイオン打ち込みする。（ｃ）におい
て、外部へのベース引き出し領域２２２を形成して酸化
膜２９１の開口部を拡張することなく、多結晶シリコン
２５１を堆積し、エミッタドーピング用の砒素と結晶歪
緩和用の炭素（Ｃ）をイオン打ち込みする。そして、開
口部を覆うように多結晶シリコン251を加工する。
（ｄ）において、表面安定化膜２９２を被膜後、熱処理
をして打ち込まれたイオンの活性化およびベース層２２
１への多結晶シリコン中の砒素の浅い拡散を行う。この
時、表面層２１１に炭素（Ｃ）の含まれたＳｉ1-XＧ
ｅX：Ｃからなる拡散層２４が形成される。最後に層間
絶縁用酸化膜２９１と表面安定化膜２９２の所定領域を
開口して、多結晶シリコン２５１上にエミッタ電極２５
２を、外部ベース引き出し領域２２２上にベース電極２
６を、さらにコレクタ引き出し領域２３３上にコレクタ
電極２７を形成する。
【００３４】なお、炭素（Ｃ）の代わりにシリコンより
も格子定数の小さいボロン（Ｂ）と窒素（Ｎ）の二元素
を用いた方が、より大きな効果が期待できる。
も格子定数の小さいボロン（Ｂ）と窒素（Ｎ）の二元素
を用いた方が、より大きな効果が期待できる。
【００３５】図１１は、図４の実施例の別の変形例とし
てバイポーラトランジスタ構造および製造工程を示して
いる。このバイポーラトランジスタは、エミッタ領域お
よびシリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）領域の
表面に炭素（Ｃ）を導入することを特徴としている。図
３，４，５及び６と同様に、シリコンとゲルマニウムの
格子不整合による結晶歪は、シリコンよりも格子定数の
小さい炭素（Ｃ）を導入することで緩和され、その結果
シリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）２４の表面
層に発生するミスフィット転位の密度が減少されて多結
晶シリコン２５１とエミッタ領域２１の接合部における
電気特性の向上に効果を発揮する。ただし、図１０との
相違は炭素（Ｃ）を導入する工程とエミッタ領域２１を
形成する工程の順序が逆になっている点であり、このこ
とによって、ゲルマニウム（Ｇｅ）と炭素(Ｃ)を同時に
結晶化することが出来るため、Ｓｉ1-XＧｅX：Ｃからな
る層の結晶性が向上し、炭素(Ｃ)を導入する効果がより
顕著になる。さらに炭素(Ｃ)を導入することにより、領
域２４の表面層のミスフィット転位が極度に減少し、エ
ミッタ領域２１およびシリコンゲルマニウム混晶（Ｓｉ
1-XＧｅX）領域２４の表面側の面積の大きさを同一にし
てもベースエミッタ接合はさほど表面に発生するミスフ
ィット転位による悪影響を受けないため、この例では両
者の面積を同じくしている。この結果、エミッタの開口
部を拡張する工程が削除できるため、工程の簡略化が可
能となった。
てバイポーラトランジスタ構造および製造工程を示して
いる。このバイポーラトランジスタは、エミッタ領域お
よびシリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）領域の
表面に炭素（Ｃ）を導入することを特徴としている。図
３，４，５及び６と同様に、シリコンとゲルマニウムの
格子不整合による結晶歪は、シリコンよりも格子定数の
小さい炭素（Ｃ）を導入することで緩和され、その結果
シリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）２４の表面
層に発生するミスフィット転位の密度が減少されて多結
晶シリコン２５１とエミッタ領域２１の接合部における
電気特性の向上に効果を発揮する。ただし、図１０との
相違は炭素（Ｃ）を導入する工程とエミッタ領域２１を
形成する工程の順序が逆になっている点であり、このこ
とによって、ゲルマニウム（Ｇｅ）と炭素(Ｃ)を同時に
結晶化することが出来るため、Ｓｉ1-XＧｅX：Ｃからな
る層の結晶性が向上し、炭素(Ｃ)を導入する効果がより
顕著になる。さらに炭素(Ｃ)を導入することにより、領
域２４の表面層のミスフィット転位が極度に減少し、エ
ミッタ領域２１およびシリコンゲルマニウム混晶（Ｓｉ
1-XＧｅX）領域２４の表面側の面積の大きさを同一にし
てもベースエミッタ接合はさほど表面に発生するミスフ
ィット転位による悪影響を受けないため、この例では両
者の面積を同じくしている。この結果、エミッタの開口
部を拡張する工程が削除できるため、工程の簡略化が可
能となった。
【００３６】（ａ）において、Ｓｉ基板２０上にｎ+ 埋
込層２３１とｎ- コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２８を形
成する。酸化膜２８をマスクにしてＰ型ベース層２２１
及びコレクタ引き出し用ｎ+型領域２３３を形成する。
（ｂ）において、酸化膜２９１を形成して所定領域を開
口しゲルマニウムをイオン打ち込みする。（ｃ）におい
て、外部へのベース引き出し領域２２２を形成して酸化
膜２９１の開口部を拡張することなしに、結晶歪緩和用
の炭素（Ｃ）をイオン打ち込みする。さらに、熱処理に
よって結晶化を行う。この時、表面層に炭素（Ｃ）の含
まれたＳｉ1-XＧｅX：Ｃからなる拡散層が形成される。
（ｄ）において、多結晶シリコン２５１を堆積し、エミ
ッタドーピング用の砒素をイオン打ち込みする。そし
て、開口部を覆うように多結晶シリコン２５１を加工す
る。さらに、表面安定化膜２９２を被膜後、熱処理をし
て打ち込まれたイオンの活性化およびベース層２２１へ
の多結晶シリコン中の砒素の浅い拡散を行う。最後に層
間絶縁用酸化膜２９１と表面安定化膜２９２の所定領域
を開口して、多結晶シリコン２５１上にエミッタ電極２
５１を、外部ベース引き出し領域２２２上にベース電極
２６を、さらにコレクタ引き出し領域２３３上にコレク
タ電極２７を形成する。
込層２３１とｎ- コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２８を形
成する。酸化膜２８をマスクにしてＰ型ベース層２２１
及びコレクタ引き出し用ｎ+型領域２３３を形成する。
（ｂ）において、酸化膜２９１を形成して所定領域を開
口しゲルマニウムをイオン打ち込みする。（ｃ）におい
て、外部へのベース引き出し領域２２２を形成して酸化
膜２９１の開口部を拡張することなしに、結晶歪緩和用
の炭素（Ｃ）をイオン打ち込みする。さらに、熱処理に
よって結晶化を行う。この時、表面層に炭素（Ｃ）の含
まれたＳｉ1-XＧｅX：Ｃからなる拡散層が形成される。
（ｄ）において、多結晶シリコン２５１を堆積し、エミ
ッタドーピング用の砒素をイオン打ち込みする。そし
て、開口部を覆うように多結晶シリコン２５１を加工す
る。さらに、表面安定化膜２９２を被膜後、熱処理をし
て打ち込まれたイオンの活性化およびベース層２２１へ
の多結晶シリコン中の砒素の浅い拡散を行う。最後に層
間絶縁用酸化膜２９１と表面安定化膜２９２の所定領域
を開口して、多結晶シリコン２５１上にエミッタ電極２
５１を、外部ベース引き出し領域２２２上にベース電極
２６を、さらにコレクタ引き出し領域２３３上にコレク
タ電極２７を形成する。
【００３７】なお、炭素（Ｃ）の代わりにシリコンより
も格子定数の小さいボロン（Ｂ）と窒素（Ｎ）の二元素
を用いた方が、より大きな効果が期待できる。
も格子定数の小さいボロン（Ｂ）と窒素（Ｎ）の二元素
を用いた方が、より大きな効果が期待できる。
【００３８】実施例３ 図１２は他の実施例のバイポーラトランジスタの製造工
程を示している。
程を示している。
【００３９】（ａ）において、Ｓｉ基板２０上にｎ+ 埋
込層２３１とｎ- コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２８を形
成する。酸化膜２８をマスクにしてコレクタ引き出し用
Ｎ+ 型領域２３３を形成する。（ｂ）において、酸化膜
２９１をｎ- コレクタ層２３２上に形成した後、その上
にホトレジスト膜ＰＲを被着形成する。次に、レジスト
膜ＰＲに所定パターンの開口部を形成し、このレジスト
膜ＰＲをマスクとして保護酸化膜２９０をエッチングす
る。さらにその下のｎ-コレクタ層２３２を異方性エッ
チングしてｎ-コレクタ層２３２に溝を形成する。(ｃ)
において、レジスト膜ＰＲを除去した後に、シリコンゲ
ルマニウム混晶(Ｓｉ1-XＧｅX)をＣＶＤ技術を用いて溝
を埋めるように選択エピタキシャル成長させてシリコン
ゲルマニウム混晶（Ｓｉ1-XＧｅX）領域２４を形成し、
酸化膜２９０を一端除去してから、Ｐ型ベース層２２１
を形成する。（ｄ）において、外部へのベース引き出し
領域２２２を形成して、再び酸化膜２９１を形成してか
ら、所定領域を開口した後で多結晶シリコン２５１を堆
積し、エミッタのドーピング用に砒素をイオン打ち込み
する。そして、開口部を覆うように多結晶シリコン２５
１を加工する。表面安定化膜２９２を被着後、熱処理を
して打ち込まれたイオンの活性化およびベース層２２１
への多結晶シリコン中の砒素の浅い拡散を行う。最後に
層間絶縁用酸化膜２９１と表面安定化膜２９２の所定領
域を開口して、多結晶シリコン２５１上にエミッタ電極
２５２を、外部ベース引き出し領域２２２上にベース電
極２６を、さらにコレクタ引き出し領域２３３上にコレ
クタ電極２７を形成する。
込層２３１とｎ- コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２８を形
成する。酸化膜２８をマスクにしてコレクタ引き出し用
Ｎ+ 型領域２３３を形成する。（ｂ）において、酸化膜
２９１をｎ- コレクタ層２３２上に形成した後、その上
にホトレジスト膜ＰＲを被着形成する。次に、レジスト
膜ＰＲに所定パターンの開口部を形成し、このレジスト
膜ＰＲをマスクとして保護酸化膜２９０をエッチングす
る。さらにその下のｎ-コレクタ層２３２を異方性エッ
チングしてｎ-コレクタ層２３２に溝を形成する。(ｃ)
において、レジスト膜ＰＲを除去した後に、シリコンゲ
ルマニウム混晶(Ｓｉ1-XＧｅX)をＣＶＤ技術を用いて溝
を埋めるように選択エピタキシャル成長させてシリコン
ゲルマニウム混晶（Ｓｉ1-XＧｅX）領域２４を形成し、
酸化膜２９０を一端除去してから、Ｐ型ベース層２２１
を形成する。（ｄ）において、外部へのベース引き出し
領域２２２を形成して、再び酸化膜２９１を形成してか
ら、所定領域を開口した後で多結晶シリコン２５１を堆
積し、エミッタのドーピング用に砒素をイオン打ち込み
する。そして、開口部を覆うように多結晶シリコン２５
１を加工する。表面安定化膜２９２を被着後、熱処理を
して打ち込まれたイオンの活性化およびベース層２２１
への多結晶シリコン中の砒素の浅い拡散を行う。最後に
層間絶縁用酸化膜２９１と表面安定化膜２９２の所定領
域を開口して、多結晶シリコン２５１上にエミッタ電極
２５２を、外部ベース引き出し領域２２２上にベース電
極２６を、さらにコレクタ引き出し領域２３３上にコレ
クタ電極２７を形成する。
【００４０】実施例４ 図１３は、本発明の更に他の実施例のバイポーラトラン
ジスタの構造を示している。（ａ）は平面図、（ｂ）は
断面図である。本実施例は図３と比べて、ベース領域が
セルファラインで形成されていることを特徴としてい
る。したがって、ベース領域２２１，ベース電極引き出
し領域２２２等のバイポーラトランジスタの主要部が大
幅に微細化可能である。また、この微細化に伴いバイポ
ーラトランジスタのスイッチング速度を妨害するコレク
タベース接合容量およびベース抵抗を減少することが出
来る。
ジスタの構造を示している。（ａ）は平面図、（ｂ）は
断面図である。本実施例は図３と比べて、ベース領域が
セルファラインで形成されていることを特徴としてい
る。したがって、ベース領域２２１，ベース電極引き出
し領域２２２等のバイポーラトランジスタの主要部が大
幅に微細化可能である。また、この微細化に伴いバイポ
ーラトランジスタのスイッチング速度を妨害するコレク
タベース接合容量およびベース抵抗を減少することが出
来る。
【００４１】図１４は、本実施例のバイポーラトランジ
スタの製造工程を示している。
スタの製造工程を示している。
【００４２】（ａ）において、Ｓｉ基板２０上にｎ+埋
込層２３１とｎ-コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２８を形
成する。酸化膜２８をマスクとしてコレクタ引き出し用
ｎ+ 型領域２３３を形成する。また、同様に多結晶シリ
コン２６１を堆積し、その上に酸化膜２９１を被着し、
所定の開口部を形成した後、コレクタ引き出し用Ｎ+ 型
領域２３３の開口部にのみレジスト膜ＰＲを被着し、ベ
ース層形成用のボロン（Ｂ）をイオン打ち込みする。
（ｂ）において、ベース層２２１上の開口部の側面に酸
化膜からなるサイドウォールＳＷ１と、さらにその上に
窒化膜からなるサイドウォールＳＷ２を形成後、ゲルマ
ニウムをイオン打ち込みする。（ｃ）において、窒化膜
からなるサイドウォールＳＷ２を除去した後に多結晶シ
リコン２５１を堆積しエミッタ領域のドーピング用に砒
素をイオン打ち込みする。その後、開口部を覆うように
多結晶シリコン２５１を加工する。この後、熱処理によ
って自己整合的にベース層221とエミッタ領域２１が形
成される。この時、ベース領域の外部引き出し領域222
も同時に形成される。（ｄ）において、表面安定化膜２
９２を被着後、層間絶縁用酸化膜２９１と表面安定化膜
２９２の所定領域を開口して、多結晶シリコン２５１上
にエミッタ電極２５２を、外部ベース引き出し領域２２
２上に多結晶シリコン２６１を介してベース電極２６２
を、さらにコレクタ引き出し領域２３３上にコレクタ電
極２７を形成する。
込層２３１とｎ-コレクタ層２３２を形成しバイポーラ
トランジスタの能動領域上にフィールド酸化膜２８を形
成する。酸化膜２８をマスクとしてコレクタ引き出し用
ｎ+ 型領域２３３を形成する。また、同様に多結晶シリ
コン２６１を堆積し、その上に酸化膜２９１を被着し、
所定の開口部を形成した後、コレクタ引き出し用Ｎ+ 型
領域２３３の開口部にのみレジスト膜ＰＲを被着し、ベ
ース層形成用のボロン（Ｂ）をイオン打ち込みする。
（ｂ）において、ベース層２２１上の開口部の側面に酸
化膜からなるサイドウォールＳＷ１と、さらにその上に
窒化膜からなるサイドウォールＳＷ２を形成後、ゲルマ
ニウムをイオン打ち込みする。（ｃ）において、窒化膜
からなるサイドウォールＳＷ２を除去した後に多結晶シ
リコン２５１を堆積しエミッタ領域のドーピング用に砒
素をイオン打ち込みする。その後、開口部を覆うように
多結晶シリコン２５１を加工する。この後、熱処理によ
って自己整合的にベース層221とエミッタ領域２１が形
成される。この時、ベース領域の外部引き出し領域222
も同時に形成される。（ｄ）において、表面安定化膜２
９２を被着後、層間絶縁用酸化膜２９１と表面安定化膜
２９２の所定領域を開口して、多結晶シリコン２５１上
にエミッタ電極２５２を、外部ベース引き出し領域２２
２上に多結晶シリコン２６１を介してベース電極２６２
を、さらにコレクタ引き出し領域２３３上にコレクタ電
極２７を形成する。
【００４３】実施例５ 図１５は、前記バイポーラトランジスタを適用したBiCM
OS基本ゲート(2NAND）回路を示している。（ａ）は回路
図を、（ｂ）はセルの一断面構造を示している。３０は
前記バイポーラトランジスタであり、３１はｐチャネル
型のＭＯＳトランジスタで、３２はｎチャネル型のＭＯ
Ｓトランジスタである。前記バイポーラトランジスタを
用いることによって、より高速な回路動作が実現でき
る。また、前記バイポーラトランジスタは、低電源電圧
においても高速性を維持できるため、該基本ゲート回路
は低電源電圧時にも高速に動作する。
OS基本ゲート(2NAND）回路を示している。（ａ）は回路
図を、（ｂ）はセルの一断面構造を示している。３０は
前記バイポーラトランジスタであり、３１はｐチャネル
型のＭＯＳトランジスタで、３２はｎチャネル型のＭＯ
Ｓトランジスタである。前記バイポーラトランジスタを
用いることによって、より高速な回路動作が実現でき
る。また、前記バイポーラトランジスタは、低電源電圧
においても高速性を維持できるため、該基本ゲート回路
は低電源電圧時にも高速に動作する。
【００４４】実施例６ 図１６は、前記バイポーラトランジスタを適用したＥＣ
Ｌ（ＮＯＲ側出力のみ使用）ゲートアレイの回路図を示
している。図は２入力ＮＯＲ用の回路図を示している。
６個のバイポーラトランジスタはすべて本発明によるも
のである。ECL回路は、カレント・スイッチ回路に負荷
の駆動能力を向上させるために付加したエミッタホロワ
・トランジスタにより構成された高速デジタル回路であ
る。前記バイポーラトランジスタを用いることで、その
高速性をより向上させることが可能である。また、前記
バイポーラトランジスタは、低電源電圧においても高速
性を維持できるため、該基本ゲート回路は低電源電圧時
にも高速に動作する。
Ｌ（ＮＯＲ側出力のみ使用）ゲートアレイの回路図を示
している。図は２入力ＮＯＲ用の回路図を示している。
６個のバイポーラトランジスタはすべて本発明によるも
のである。ECL回路は、カレント・スイッチ回路に負荷
の駆動能力を向上させるために付加したエミッタホロワ
・トランジスタにより構成された高速デジタル回路であ
る。前記バイポーラトランジスタを用いることで、その
高速性をより向上させることが可能である。また、前記
バイポーラトランジスタは、低電源電圧においても高速
性を維持できるため、該基本ゲート回路は低電源電圧時
にも高速に動作する。
【００４５】実施例７ 図１７は、前記バイポーラトランジスタを適用したクラ
ンプ型メモリセルを説明している。（ａ）は回路図を、
（ｂ）は断面構造を示している。図中の４０はショット
キーバリヤ・ダイオード（ＳＢＤ）を、４１は負荷抵抗
を示している。前記バイポーラトランジスタ４２を用い
ることで、メモリセルの動作をより高速化することが可
能である。また、前記バイポーラトランジスタは、低電
源電圧においても高速性を維持できるため、該基本ゲー
ト回路は低電源電圧時にも高速に動作する。
ンプ型メモリセルを説明している。（ａ）は回路図を、
（ｂ）は断面構造を示している。図中の４０はショット
キーバリヤ・ダイオード（ＳＢＤ）を、４１は負荷抵抗
を示している。前記バイポーラトランジスタ４２を用い
ることで、メモリセルの動作をより高速化することが可
能である。また、前記バイポーラトランジスタは、低電
源電圧においても高速性を維持できるため、該基本ゲー
ト回路は低電源電圧時にも高速に動作する。
【００４６】実施例８ 図１８は、前記バイポーラトランジスタを適用したマイ
クロプロセッサの構成を示した図である。マイクロプロ
セッサは、周知のように命令受取り用のＣ−キャッシュ
メモリ５１，デコーダ部５４，デコーダ部の出力信号に
基づいて演算処理を実行して出力するデータ・ストラク
チャ(Data Structure ;ＤＳ)マクロセル５５，演算結果
を格納するＤ−キャッシュメモリ５２，演算後の次の命
令をキャッシュメモリ５１から読み出すためのアドレス
を指定するデータ・トランジスタ・ルックアッサイド・
バッファ（Transistor Look -aside Buffer;Ｃ−ＴＬ
Ｂ）５３ａ、演算結果の論理アドレスをＤ−キャッシュ
５２の物理アドレスに変換してデータ格納アドレスを指
定するＤ−ＴＬＢ５３ｂによって構成されている。
クロプロセッサの構成を示した図である。マイクロプロ
セッサは、周知のように命令受取り用のＣ−キャッシュ
メモリ５１，デコーダ部５４，デコーダ部の出力信号に
基づいて演算処理を実行して出力するデータ・ストラク
チャ(Data Structure ;ＤＳ)マクロセル５５，演算結果
を格納するＤ−キャッシュメモリ５２，演算後の次の命
令をキャッシュメモリ５１から読み出すためのアドレス
を指定するデータ・トランジスタ・ルックアッサイド・
バッファ（Transistor Look -aside Buffer;Ｃ−ＴＬ
Ｂ）５３ａ、演算結果の論理アドレスをＤ−キャッシュ
５２の物理アドレスに変換してデータ格納アドレスを指
定するＤ−ＴＬＢ５３ｂによって構成されている。
【００４７】近年のマイクロプロセッサでは、メモリセ
ル以外の演算を実行する部分にはBiCMOS論理ゲート回路
が用いられているので、当該部分に前記バイポーラトラ
ンジスタを適用すれば、より高速なマイクロプロセッサ
を実現できる。また、前記バイポーラトランジスタは、
低電源電圧においても高速性を維持できるため、電源電
圧が低下しても高速に動作する低消費電力型のマイクロ
プロセッサを実現できる。
ル以外の演算を実行する部分にはBiCMOS論理ゲート回路
が用いられているので、当該部分に前記バイポーラトラ
ンジスタを適用すれば、より高速なマイクロプロセッサ
を実現できる。また、前記バイポーラトランジスタは、
低電源電圧においても高速性を維持できるため、電源電
圧が低下しても高速に動作する低消費電力型のマイクロ
プロセッサを実現できる。
【００４８】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載されるような効果を奏する。
ているので以下に記載されるような効果を奏する。
【００４９】バンドギャップをエミッタ領域の一部から
ベース領域内部に向けて逐次減少させることで、エミッ
タ・ベース接合におけるミスフィット転位の発生を防止
することが可能であり、従来技術で問題になっていたヘ
テロ界面における電気的な特性の劣化が無くなり、バイ
ポーラトランジスタの高速化が促進される。また、ベー
ス領域中のバンドギャップも変化させるので内蔵電界の
効果によっても、バイポーラトランジスタの高速化を促
す。
ベース領域内部に向けて逐次減少させることで、エミッ
タ・ベース接合におけるミスフィット転位の発生を防止
することが可能であり、従来技術で問題になっていたヘ
テロ界面における電気的な特性の劣化が無くなり、バイ
ポーラトランジスタの高速化が促進される。また、ベー
ス領域中のバンドギャップも変化させるので内蔵電界の
効果によっても、バイポーラトランジスタの高速化を促
す。
【００５０】また、エミッタ領域側にバンドギャップを
拡げる作用を持つ炭素（Ｃ）または、シリコン（Ｓｉ）
よりも原子半径の小さいボロン（Ｂ）と窒素（Ｎ）を導
入することによって、エミッタ・ベース接合付近におけ
る価電子帯のバリアハイトが大きくなり、その結果、電
流増幅率が向上され、バイポーラトランジスタの高速化
が促進される。
拡げる作用を持つ炭素（Ｃ）または、シリコン（Ｓｉ）
よりも原子半径の小さいボロン（Ｂ）と窒素（Ｎ）を導
入することによって、エミッタ・ベース接合付近におけ
る価電子帯のバリアハイトが大きくなり、その結果、電
流増幅率が向上され、バイポーラトランジスタの高速化
が促進される。
【００５１】略同寸法以下のシリコンゲルマニウム混晶
(Ｓｉ1-XＧｅX)をエミッタ領域直下とその内部に設ける
ことによって、シリコンゲルマニウム混晶（Ｓｉ1-XＧ
ｅX）が局所化されることになり、格子不整合によるミ
スフィット転位の密度が減少されてバイポーラトランジ
スタの電気的特性に及ぼされるミスフィット転位の影響
を緩和することができる。
(Ｓｉ1-XＧｅX)をエミッタ領域直下とその内部に設ける
ことによって、シリコンゲルマニウム混晶（Ｓｉ1-XＧ
ｅX）が局所化されることになり、格子不整合によるミ
スフィット転位の密度が減少されてバイポーラトランジ
スタの電気的特性に及ぼされるミスフィット転位の影響
を緩和することができる。
【００５２】基板表面において、エミッタ領域の面積を
シリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）領域の面積
より大きくすることによって、シリコンゲルマニウム混
晶（Ｓｉ1-XＧｅX）領域の表面に発生するミスフィット
転位からエミッタ・ベース接合を遠ざけ、ミスフィット
転位によるバイポーラトランジスタの電気的特性の劣化
を抑制することができる。
シリコンゲルマニウム混晶（Ｓｉ1-XＧｅX）領域の面積
より大きくすることによって、シリコンゲルマニウム混
晶（Ｓｉ1-XＧｅX）領域の表面に発生するミスフィット
転位からエミッタ・ベース接合を遠ざけ、ミスフィット
転位によるバイポーラトランジスタの電気的特性の劣化
を抑制することができる。
【００５３】基板表面に炭素（Ｃ）を導入することは、
炭素がシリコンやゲルマニウムと同じくIV族の元素で電
気的に中性であり、かつシリコンよりも格子定数が小さ
いためにシリコンとゲルマニウムの格子不整合による歪
を緩和することによって、シリコンゲルマニウム混晶領
域の表面に発生するミスフィット転位の発生を抑制する
効果がある。
炭素がシリコンやゲルマニウムと同じくIV族の元素で電
気的に中性であり、かつシリコンよりも格子定数が小さ
いためにシリコンとゲルマニウムの格子不整合による歪
を緩和することによって、シリコンゲルマニウム混晶領
域の表面に発生するミスフィット転位の発生を抑制する
効果がある。
【００５４】基板表面にシリコンよりも格子定数が小さ
い二つの元素を導入することは、結合力の強い共有結合
性元素の炭素（Ｃ）よりもイオン結合性を併せもつ二つ
の元素（例えばボロン（Ｂ）と窒素（Ｎ））の方がシリ
コンゲルマニウム混晶に対して再構成化が容易であるた
め、炭素を導入するよりもミスフィット転位の抑制によ
り大きな効果がある。
い二つの元素を導入することは、結合力の強い共有結合
性元素の炭素（Ｃ）よりもイオン結合性を併せもつ二つ
の元素（例えばボロン（Ｂ）と窒素（Ｎ））の方がシリ
コンゲルマニウム混晶に対して再構成化が容易であるた
め、炭素を導入するよりもミスフィット転位の抑制によ
り大きな効果がある。
【００５５】シリコンゲルマニウムベース横型ヘテロ接
合バイポーラトランジスタにおいてベース領域の基板表
面層の幅を広げることは、エミッタ・ベース接合とベー
ス・コレクタ接合をミスフィット転位から遠ざけて、エ
ミッタ・ベース接合における過剰電流の発生を抑止し、
ベース・コレクタ接合におけるリーク電流の発生を低減
する効果がある。
合バイポーラトランジスタにおいてベース領域の基板表
面層の幅を広げることは、エミッタ・ベース接合とベー
ス・コレクタ接合をミスフィット転位から遠ざけて、エ
ミッタ・ベース接合における過剰電流の発生を抑止し、
ベース・コレクタ接合におけるリーク電流の発生を低減
する効果がある。
【図１】本発明の一実施例のバイポーラトランジスタの
概念図，ゲルマニウム濃度分布図及びエネルギーバンド
図。
概念図，ゲルマニウム濃度分布図及びエネルギーバンド
図。
【図２】図１の実施例の変形例としてのバイポーラトラ
ンジスタの濃度分布図及びエネルギーバンド図。
ンジスタの濃度分布図及びエネルギーバンド図。
【図３】図１の実施例の異なる変形例としてのバイポー
ラトランジスタの濃度分布図及びエネルギーバンド図。
ラトランジスタの濃度分布図及びエネルギーバンド図。
【図４】本発明の他の実施例のバイポーラトランジスタ
の平面図及び断面図。
の平面図及び断面図。
【図５】図４のバイポーラトランジスタの製造工程図。
【図６】図４の実施例の変形例としてのバイポーラトラ
ンジスタの平面図及び断面図。
ンジスタの平面図及び断面図。
【図７】図６のバイポーラトランジスタの製造工程図。
【図８】図４の実施例の変形例としてのバイポーラトラ
ンジスタの製造工程図。
ンジスタの製造工程図。
【図９】図４の実施例の更に異なる変形例としてのバイ
ポーラトランジスタの製造工程図。
ポーラトランジスタの製造工程図。
【図１０】図４の実施例の更に他の変形例としてのバイ
ポーラトランジスタの製造工程図。
ポーラトランジスタの製造工程図。
【図１１】図４の実施例の別の変形例としてのバイポー
ラトランジスタの製造工程図。
ラトランジスタの製造工程図。
【図１２】本発明の他の実施例のバイポーラトランジス
タの製造工程図。
タの製造工程図。
【図１３】本発明の更に他の実施例のバイポーラトラン
ジスタの平面図及び断面図。
ジスタの平面図及び断面図。
【図１４】図１３のバイポーラトランジスタの製造工程
図。
図。
【図１５】本発明バイポーラトランジスタを使用したBi
CMOS基本ゲート（２ＮＡＮＤ）回路及びセルの断面図。
CMOS基本ゲート（２ＮＡＮＤ）回路及びセルの断面図。
【図１６】本発明バイポーラトランジスタを使用したＥ
ＣＬ（ＮＯＲ側出力のみ使用）ゲートアレイの２入力Ｎ
ＯＲ用の回路図。
ＣＬ（ＮＯＲ側出力のみ使用）ゲートアレイの２入力Ｎ
ＯＲ用の回路図。
【図１７】本発明バイポーラトランジスタを使用したク
ランプ型メモリセルの回路図及びメモリセルの断面図。
ランプ型メモリセルの回路図及びメモリセルの断面図。
【図１８】本発明バイポーラトランジスタを適用したマ
イクロプロセッサの平面図。
イクロプロセッサの平面図。
【図１９】公知例のバイポーラトランジスタの概略図で
ある。
ある。
２０…Ｓｉ基板、２１…エミッタ領域、２４…シリコン
ゲルマニウム混晶（Ｓｉ1-XＧｅX）領域、２５…エミッ
タ電極、２６…ベース電極、２７…コレクタ電極、２８
…フィールド酸化膜、２２１…ベース層、２２２…ベー
ス引き出し領域、２３１…コレクタ埋込層、２３２…ｎ
- コレクタ層、２３３…コレクタ引き出し領域、２９１
…層間絶縁膜、２９２…表面安定化膜。
ゲルマニウム混晶（Ｓｉ1-XＧｅX）領域、２５…エミッ
タ電極、２６…ベース電極、２７…コレクタ電極、２８
…フィールド酸化膜、２２１…ベース層、２２２…ベー
ス引き出し領域、２３１…コレクタ埋込層、２３２…ｎ
- コレクタ層、２３３…コレクタ引き出し領域、２９１
…層間絶縁膜、２９２…表面安定化膜。
Claims (16)
- 【請求項１】一導電型半導体からなるコレクタ領域と、
コレクタ領域に隣接してコレクタ領域との間にコレクタ
ベース接合を形成する他導電型半導体からなるベース領
域と、ベース領域に隣接してベース領域との間にベース
エミッタ接合を形成する一導電型半導体からなるエミッ
タ領域とを具備し、ベースエミッタ接合近傍のエミッタ
領域及びベース領域のエネルギーバンドギャップがエミ
ッタ領域からベース領域に向う方向に逐次減少している
ことを特徴とするバイポーラトランジスタ。 - 【請求項２】一導電型シリコンからなるコレクタ領域
と、コレクタ領域に隣接してコレクタ領域との間にコレ
クタベース接合を形成する他導電型シリコンからなるベ
ース領域と、ベース領域に隣接してベース領域との間に
ベースエミッタ接合を形成する一導電型シリコンからな
るエミッタ領域とを具備し、ベースエミッタ接合近傍の
エミッタ領域及びベース領域にはゲルマニウムが混在
し、ゲルマニウムの濃度がエミッタ領域からベース領域
に向う方向に逐次増加していることを特徴とするバイポ
ーラトランジスタ。 - 【請求項３】一導電型のコレクタ領域と、コレクタ領域
に隣接してコレクタ領域との間にコレクタベース接合を
形成する他導電型のベース領域と、ベース領域に隣接し
てベース領域との間にベースエミッタ接合を形成する一
導電型のエミッタ領域とを具備し、エミッタ領域及びベ
ース領域がシリコンとゲルマニウムの混晶からなり、ベ
ースエミッタ接合近傍においてはゲルマニウムの濃度が
エミッタ領域からベース領域に向う方向に逐次増加して
いることを特徴とするバイポーラトランジスタ。 - 【請求項４】エミッタ領域表面からベース領域内までシ
リコンより格子定数の小さい元素が含まれていることを
特徴とする請求項３記載のバイポーラトランジスタ。 - 【請求項５】一導電型のコレクタ領域と、コレクタ領域
に隣接してコレクタ領域との間にコレクタベース接合を
形成する他導電型のベース領域と、ベース領域の表面か
ら内部に延びベース領域との間にベースエミッタ接合を
形成する一導電型のエミッタ領域とを具備し、エミッタ
領域の周辺部を除く部分及びそれに隣接するベース領域
の部分がシリコンとゲルマニウムの混晶からなり、エミ
ッタ領域及びベース領域の残りの部分がシリコンからな
り、混晶部分のゲルマニウムの濃度がエミッタ領域から
ベース領域に向う方向に逐次増加していることを特徴と
するバイポーラトランジスタ。 - 【請求項６】ベース領域の混晶部分に隣接するコレクタ
領域の部分がシリコンとゲルマニウムの混晶であること
を特徴とする請求項５記載のバイポーラトランジスタ。 - 【請求項７】エミッタ領域表面からベース領域内までシ
リコンより格子定数の小さい元素が含まれていることを
特徴とする請求項５又は請求項６記載のバイポーラトラ
ンジスタ。 - 【請求項８】シリコンより格子定数の小さい元素が炭
素，ボロン，窒素から選ばれた少なくとも１つの元素で
あることを特徴とする請求項７記載のバイポーラトラン
ジスタ。 - 【請求項９】一導電型シリコンからなるコレクタ領域
と、コレクタ領域に隣接してコレクタ領域との間にコレ
クタベース接合を形成する他導電型シリコンからなるベ
ース領域と、ベース領域の表面から内部に延びベース領
域との間にベースエミッタ接合を形成する一導電型シリ
コンからなるエミッタ領域とを具備し、ベースエミッタ
接合の露出端から離れた部分近傍のエミッタ領域及びベ
ース領域にはゲルマニウムが混在し、ゲルマニウムの濃
度がエミッタ領域からベース領域に向う方向に逐次増加
していることを特徴とするバイポーラトランジスタ。 - 【請求項１０】エミッタ領域表面からベース領域内まで
シリコンより格子定数の小さい元素が含まれていること
を特徴とする請求項９記載のバイポーラトランジスタ。 - 【請求項１１】一主表面側から一導電型の第１領域、他
導電型で第１領域より低不純物濃度を有する第２領域、
他導電型で第２領域より高不純物濃度を有する第３領域
が順次形成されたシリコン基体を準備する第１の工程、 シリコン基体の一主表面上に第１の開口を有するマスク
を形成し、このマスクの第１の開口から少なくとも第１
領域内にゲルマニウムを案内して第１領域内に一主表面
から遠ざかるに従ってゲルマニウムの濃度が逐次増加す
るシリコンゲルマニウム混晶部分を形成する第２の工
程、 シリコン基体の一主表面上の第１の開口をそれより大き
い第２の開口に拡張した後、第２の開口より一導電型を
呈する不純物を第１領域に案内し、第１領域との間に形
成されるｐｎ接合がシリコンゲルマニウム混晶部分に位
置する一導電型の第４領域を形成する第３の工程を具備
することを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項１２】第２の工程において、シリコンゲルマニ
ウム混晶部分が第１領域表面から第２領域内まで延びて
いることを特徴とする請求項１１記載のバイポーラトラ
ンジスタの製造方法。 - 【請求項１３】マスクの第１の開口から少なくとも第１
領域内にシリコンより格子定数の小さい元素を案内する
工程を具備することを特徴とする請求項１１又は請求項
１２記載のバイポーラトランジスタの製造方法。 - 【請求項１４】一主表面側から一導電型の第１領域、他
導電型で第１領域より低不純物濃度を有する第２領域、
他導電型で第２領域より高不純物濃度を有する第３領域
が順次形成されたシリコン基体を準備する第１の工程、 シリコン基体の一主表面上に開口を有するマスクを形成
し、このマスクの開口から少なくとも第１領域内にゲル
マニウムを案内して第１領域内に一主表面から遠ざかる
に従ってゲルマニウムの濃度が逐次増加するシリコンゲ
ルマニウム混晶部分を形成する第２の工程、 シリコン基体の一主表面上のマスクの開口より一導電型
を呈する不純物を第１領域に案内し、第１領域との間に
形成されるｐｎ接合がシリコンゲルマニウム混晶部分に
位置する一導電型の第４領域を形成する第３の工程を具
備することを特徴とするバイポーラトランジスタの製造
方法。 - 【請求項１５】第２の工程において、シリコンゲルマニ
ウム混晶部分が第１領域表面から第２領域内まで延びて
いることを特徴とする請求項１４記載のバイポーラトラ
ンジスタの製造方法。 - 【請求項１６】マスクの開口から少なくとも第１領域内
にシリコンより格子定数の小さい元素を案内する工程を
具備することを特徴とする請求項１４又は請求項１５記
載のバイポーラトランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057090A JPH05144834A (ja) | 1991-03-20 | 1991-03-20 | バイポーラトランジスタ及びその製造方法 |
| CA002063220A CA2063220A1 (en) | 1991-03-20 | 1992-03-17 | Bipolar transistor and method of fabricating the same |
| US07/853,819 US5323031A (en) | 1991-03-20 | 1992-03-19 | Bipolar transistor with a particular silicon germanium alloy structure |
| EP19920104781 EP0504875A3 (en) | 1991-03-20 | 1992-03-19 | Bipolar transistor and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057090A JPH05144834A (ja) | 1991-03-20 | 1991-03-20 | バイポーラトランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144834A true JPH05144834A (ja) | 1993-06-11 |
Family
ID=13045806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3057090A Pending JPH05144834A (ja) | 1991-03-20 | 1991-03-20 | バイポーラトランジスタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5323031A (ja) |
| EP (1) | EP0504875A3 (ja) |
| JP (1) | JPH05144834A (ja) |
| CA (1) | CA2063220A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786293A (ja) * | 1993-06-30 | 1995-03-31 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
| JP2007258752A (ja) * | 2007-06-25 | 2007-10-04 | Renesas Technology Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352912A (en) * | 1991-11-13 | 1994-10-04 | International Business Machines Corporation | Graded bandgap single-crystal emitter heterojunction bipolar transistor |
| JPH0793315B2 (ja) * | 1992-11-27 | 1995-10-09 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| EP0616370B1 (en) | 1993-03-16 | 2004-06-09 | Canon Kabushiki Kaisha | Semiconductor device comprising a lateral bipolar transistor including SiGe and method of manufacturing the same |
| US5360986A (en) * | 1993-10-05 | 1994-11-01 | Motorola, Inc. | Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method |
| JP2655052B2 (ja) * | 1993-10-07 | 1997-09-17 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2970425B2 (ja) * | 1994-09-26 | 1999-11-02 | 日本電気株式会社 | バイポーラトランジスタの製造方法 |
| US5985703A (en) * | 1994-10-24 | 1999-11-16 | Banerjee; Sanjay | Method of making thin film transistors |
| DE19755979A1 (de) * | 1996-12-09 | 1999-06-10 | Inst Halbleiterphysik Gmbh | Silizium-Germanium-Heterobipolartransistor |
| US6750484B2 (en) * | 1996-12-09 | 2004-06-15 | Nokia Corporation | Silicon germanium hetero bipolar transistor |
| DE19749962C2 (de) * | 1997-11-04 | 2002-05-16 | Inst Halbleiterphysik Gmbh | Verfahren zur quantitativen Bestimmung der Misfitversetzungsdichte in Silizium-Germanium-Heterobipolartransistor- Schichtstapeln und Ätzlösung dafür |
| JP3658745B2 (ja) | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
| DE60042666D1 (de) * | 1999-01-14 | 2009-09-17 | Panasonic Corp | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| TW567559B (en) * | 1999-06-23 | 2003-12-21 | Hitachi Ltd | Semiconductor device |
| DE10002364A1 (de) * | 2000-01-20 | 2001-08-02 | Infineon Technologies Ag | Silizium-Germanium-Bipolartranistor mit optimiertem Germaniumprofil |
| DE10005405A1 (de) * | 2000-02-04 | 2001-08-09 | Inst Halbleiterphysik Gmbh | Schichtstapel für pnp-Heterobipolar-Transistor |
| US6426265B1 (en) * | 2001-01-30 | 2002-07-30 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
| US6780735B2 (en) * | 2001-04-30 | 2004-08-24 | International Business Machines Corporation | Method to increase carbon and boron doping concentrations in Si and SiGe films |
| US6534371B2 (en) | 2001-06-11 | 2003-03-18 | International Business Machines Corporation | C implants for improved SiGe bipolar yield |
| US6773973B2 (en) * | 2001-08-13 | 2004-08-10 | Maxim Integrated Products, Inc. | Semiconductor transistor having a polysilicon emitter and methods of making the same |
| DE10160511A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Bipolarer Transistor |
| US6682992B2 (en) * | 2002-05-15 | 2004-01-27 | International Business Machines Corporation | Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures |
| US20040115916A1 (en) * | 2002-07-29 | 2004-06-17 | Amberwave Systems Corporation | Selective placement of dislocation arrays |
| JP3732814B2 (ja) * | 2002-08-15 | 2006-01-11 | 株式会社東芝 | 半導体装置 |
| JP4524190B2 (ja) * | 2003-01-08 | 2010-08-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体構造体を製造する方法 |
| KR100781905B1 (ko) * | 2006-10-25 | 2007-12-04 | 한국전자통신연구원 | 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법 |
| US7759208B1 (en) * | 2009-03-27 | 2010-07-20 | International Business Machines Corporation | Low temperature ion implantation for improved silicide contacts |
| US8343825B2 (en) | 2011-01-19 | 2013-01-01 | International Business Machines Corporation | Reducing dislocation formation in semiconductor devices through targeted carbon implantation |
| US10553633B2 (en) * | 2014-05-30 | 2020-02-04 | Klaus Y.J. Hsu | Phototransistor with body-strapped base |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165975A (ja) * | 1986-01-17 | 1987-07-22 | Nec Corp | ヘテロ構造バイポ−ラ・トランジスタ |
| JP2569058B2 (ja) * | 1987-07-10 | 1997-01-08 | 株式会社日立製作所 | 半導体装置 |
| JP2576573B2 (ja) * | 1988-03-10 | 1997-01-29 | 富士通株式会社 | バイポーラトランジスタ |
-
1991
- 1991-03-20 JP JP3057090A patent/JPH05144834A/ja active Pending
-
1992
- 1992-03-17 CA CA002063220A patent/CA2063220A1/en not_active Abandoned
- 1992-03-19 US US07/853,819 patent/US5323031A/en not_active Expired - Lifetime
- 1992-03-19 EP EP19920104781 patent/EP0504875A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786293A (ja) * | 1993-06-30 | 1995-03-31 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
| JP2007258752A (ja) * | 2007-06-25 | 2007-10-04 | Renesas Technology Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0504875A3 (en) | 1994-05-18 |
| US5323031A (en) | 1994-06-21 |
| CA2063220A1 (en) | 1992-09-21 |
| EP0504875A2 (en) | 1992-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05144834A (ja) | バイポーラトランジスタ及びその製造方法 | |
| US4487639A (en) | Localized epitaxy for VLSI devices | |
| US5879996A (en) | Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth | |
| US5250448A (en) | Method of fabricating a miniaturized heterojunction bipolar transistor | |
| US5272365A (en) | Silicon transistor device with silicon-germanium electron gas hetero structure channel | |
| EP0139019B1 (en) | Semiconductor device and method of manufacture thereof | |
| JPH07201883A (ja) | 横型バイポーラトランジスタ | |
| US3993513A (en) | Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20080258182A1 (en) | Bicmos Compatible Jfet Device and Method of Manufacturing Same | |
| JPS5978557A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| US5367184A (en) | Vertical JFET transistor with optimized bipolar operating mode and corresponding method of fabrication | |
| US6064077A (en) | Integrated circuit transistor | |
| EP0449620A2 (en) | Semiconductor devices having a silicon/silicon-germanium heterostructure and methods of making the same | |
| JPH04179235A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US7235861B1 (en) | NPN transistor having reduced extrinsic base resistance and improved manufacturability | |
| US6830982B1 (en) | Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor | |
| US5221856A (en) | Bipolar transistor with floating guard region under extrinsic base | |
| JPH0350771A (ja) | 半導体装置 | |
| JP2594296B2 (ja) | 絶縁ゲート電界効果トランジスタ | |
| JP2869653B2 (ja) | 半導体装置およびその製造方法 | |
| JP2623661B2 (ja) | バイポーラ型トランジスタ | |
| KR940001257B1 (ko) | 반도체 소자 제조방법 | |
| JPH0864612A (ja) | 半導体装置及びその製造方法 |