JPS62165975A - ヘテロ構造バイポ−ラ・トランジスタ - Google Patents
ヘテロ構造バイポ−ラ・トランジスタInfo
- Publication number
- JPS62165975A JPS62165975A JP61008587A JP858786A JPS62165975A JP S62165975 A JPS62165975 A JP S62165975A JP 61008587 A JP61008587 A JP 61008587A JP 858786 A JP858786 A JP 858786A JP S62165975 A JPS62165975 A JP S62165975A
- Authority
- JP
- Japan
- Prior art keywords
- germanium
- gallium arsenide
- silicon
- mixed crystal
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
- H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はベース層を構成する半導体のエネルギー・ギャ
ップよりも広いエネルギー・ギャップを持った半導体で
エミッタ層を構成したヘテロ構造バイポーラ・トランジ
スタに関する。
ップよりも広いエネルギー・ギャップを持った半導体で
エミッタ層を構成したヘテロ構造バイポーラ・トランジ
スタに関する。
(従来の技術)
ベース層を構成する半導体に比べ、広いバンド・ギャッ
プを持った半導体でエミッタを構成するヘテロ構造バイ
ポーラ・トランジスタは例えば、プロスイーディング・
オブ・ザ・アイイーイーイー(Proceeding
of’ the IEEE)誌70巻1号13頁〜25
頁に述べられている。具体的にエミッタ層を構成する半
導体として砒化アルミニウム・ガリウム、ベース層、コ
レクタ一層を構成する半導体として砒化ガリウムを用い
たヘテロ構造バイポーラ・トランジスタは例えば応用物
理学会誌54巻11号1192頁〜1197頁に述べら
れている。これらのヘテロ構造バイポーラ・トランジス
タは分子線エピタキシャル成長法を用いてペテロ構造の
エピタキシャル成長が実現できる。第5図は従来例のヘ
テロ溝道バイポーラ・トランジスタの断面構造を示した
ものである。半絶縁性砒化ガリウム基板1の上に高濃度
のN型砒化ガリウム2、N型にドープした砒化ガリウム
3、高濃度のP型砒化ガリウム4、N型砒化アルミニウ
ム・ガリウム5、高濃度のN型砒化ガリウム6を連続し
てエピタキシャル成長させた後、前記エピタキシャル成
長層5゜6をエツチングしてベース電極9を取り付け、
前記エピタキシャル成長! 5,6,4.3をエツチン
グしてコレクター電極7を取り付ける。前記エピタキシ
ャル成長層6にはエミッタ電極10が取り付けられ、前
記ベース電極9とエミッタ電極10は絶縁層8により電
気的に分離されている。
プを持った半導体でエミッタを構成するヘテロ構造バイ
ポーラ・トランジスタは例えば、プロスイーディング・
オブ・ザ・アイイーイーイー(Proceeding
of’ the IEEE)誌70巻1号13頁〜25
頁に述べられている。具体的にエミッタ層を構成する半
導体として砒化アルミニウム・ガリウム、ベース層、コ
レクタ一層を構成する半導体として砒化ガリウムを用い
たヘテロ構造バイポーラ・トランジスタは例えば応用物
理学会誌54巻11号1192頁〜1197頁に述べら
れている。これらのヘテロ構造バイポーラ・トランジス
タは分子線エピタキシャル成長法を用いてペテロ構造の
エピタキシャル成長が実現できる。第5図は従来例のヘ
テロ溝道バイポーラ・トランジスタの断面構造を示した
ものである。半絶縁性砒化ガリウム基板1の上に高濃度
のN型砒化ガリウム2、N型にドープした砒化ガリウム
3、高濃度のP型砒化ガリウム4、N型砒化アルミニウ
ム・ガリウム5、高濃度のN型砒化ガリウム6を連続し
てエピタキシャル成長させた後、前記エピタキシャル成
長層5゜6をエツチングしてベース電極9を取り付け、
前記エピタキシャル成長! 5,6,4.3をエツチン
グしてコレクター電極7を取り付ける。前記エピタキシ
ャル成長層6にはエミッタ電極10が取り付けられ、前
記ベース電極9とエミッタ電極10は絶縁層8により電
気的に分離されている。
該従来例のヘテロ構造バイポーラ・トランジスタは、や
はり従来広く使用されているシリコンホモ溝道バイポー
ラ件うンシスタに比べ以下の利点を持つ。
はり従来広く使用されているシリコンホモ溝道バイポー
ラ件うンシスタに比べ以下の利点を持つ。
(1)砒化ガリウムの上に砒化アルミニウムガリウムが
ヘテロエピタキシャル成長するのでヘテロ構造バイポー
ラ・トランジスタが実現でき、主人効率を落とさずにP
型の砒化ガリウムのベース層4を高濃度にドープできる
。従ってベース抵抗を下げることができ高速動作が期待
できる。
ヘテロエピタキシャル成長するのでヘテロ構造バイポー
ラ・トランジスタが実現でき、主人効率を落とさずにP
型の砒化ガリウムのベース層4を高濃度にドープできる
。従ってベース抵抗を下げることができ高速動作が期待
できる。
(2)エミッタ層5よりベース層4に注入された電子は
砒化ガリウムからなるベース層4、コレクタ一層3を走
行するが、砒化ガリウム中の電子はシリコン中の電子に
比べ、4〜5倍高い移動度、高い飽和速度を持つので走
行時間が短がくなり高速動作が期待できる。
砒化ガリウムからなるベース層4、コレクタ一層3を走
行するが、砒化ガリウム中の電子はシリコン中の電子に
比べ、4〜5倍高い移動度、高い飽和速度を持つので走
行時間が短がくなり高速動作が期待できる。
(3)半絶縁性の砒化ガリウム基板が利用できるので配
線部における寄生容量が小さく、高速動作が期待できる
。しかしながら、砒化ガリウムと砒化アルミニウムガリ
ウムからなる該従来例のヘテロ構造バイポーラトランジ
スタは同時に以下に述べるような欠点を持つ。
線部における寄生容量が小さく、高速動作が期待できる
。しかしながら、砒化ガリウムと砒化アルミニウムガリ
ウムからなる該従来例のヘテロ構造バイポーラトランジ
スタは同時に以下に述べるような欠点を持つ。
(4)ベース層に用いる砒化ガリウムはバンド・ギャッ
プが1.42eVと、シリコンのバンド・ギャップ1.
12eVに比べ大きいため、シリコンを用いたホモtl
’+7造バイポーラ・1−ランシスターに比べ、高電圧
動作となり、消費電力が大きくなる。これは該ヘテロt
Xl′I:遣バイポーラ用・ランシスタを高い集積度を
持つディジタル集積回路に応用しようとする時不利にな
る。
プが1.42eVと、シリコンのバンド・ギャップ1.
12eVに比べ大きいため、シリコンを用いたホモtl
’+7造バイポーラ・1−ランシスターに比べ、高電圧
動作となり、消費電力が大きくなる。これは該ヘテロt
Xl′I:遣バイポーラ用・ランシスタを高い集積度を
持つディジタル集積回路に応用しようとする時不利にな
る。
(5)砒化ガリウムはシリコンに比べ電子の移動度が4
〜5倍大きいが、ホールの移動度は、はぼ同じで、ベー
ス抵抗の低減には、ヘテロ溝道トランジスタであるため
ベース層4を高濃度のP型にドープできるという点以外
、材料の差異による効果は利用できない。
〜5倍大きいが、ホールの移動度は、はぼ同じで、ベー
ス抵抗の低減には、ヘテロ溝道トランジスタであるため
ベース層4を高濃度のP型にドープできるという点以外
、材料の差異による効果は利用できない。
(6)砒化ガリウムはバンド・ギャップが1.4eVと
大きく、特にN型の場合、金属と接触させた時、高いバ
リアのショットキ接合が形成され、低抵抗のオーミック
接触が取りにくい。この事情は18eVと高いバンド・
ギャップを持つ砒化アルミニウムガリウムの場合より顕
著で、第5図に示した従来例では砒化アルミニウムカ゛
リウム層5の上に高濃度の砒化ガリウム層6を一度エビ
タキシャル成長させ、砒化ガリウム層6とオーミック接
触を取るという工夫をしており、この結果構造、ひいて
は製造プロセスが複雑になるという欠点がある。この事
情はエミッタ電極10、コレクタ電極7に共通だが、特
に接触面積の小さなエミッタ電極10のオーミック接触
では顕著で、接触抵抗を下げることが困難となり、高速
動作に悪い影響を与える。
大きく、特にN型の場合、金属と接触させた時、高いバ
リアのショットキ接合が形成され、低抵抗のオーミック
接触が取りにくい。この事情は18eVと高いバンド・
ギャップを持つ砒化アルミニウムガリウムの場合より顕
著で、第5図に示した従来例では砒化アルミニウムカ゛
リウム層5の上に高濃度の砒化ガリウム層6を一度エビ
タキシャル成長させ、砒化ガリウム層6とオーミック接
触を取るという工夫をしており、この結果構造、ひいて
は製造プロセスが複雑になるという欠点がある。この事
情はエミッタ電極10、コレクタ電極7に共通だが、特
に接触面積の小さなエミッタ電極10のオーミック接触
では顕著で、接触抵抗を下げることが困難となり、高速
動作に悪い影響を与える。
(7)ベース層4に使われる砒化ガリウムは直接遷移型
の半導体であり、ベース層4に注入された少数キャリア
である電子は再結合する時間が、間接遷移型の半導体、
例えばシリコン、ゲルマニウムに比べ極めて短い。ベー
ス層4に注入された電子が再結合すると、注入効率の低
下、従って電流利得の低下を招くので、ベース層として
は間接遷移型半導体が望ましい。
の半導体であり、ベース層4に注入された少数キャリア
である電子は再結合する時間が、間接遷移型の半導体、
例えばシリコン、ゲルマニウムに比べ極めて短い。ベー
ス層4に注入された電子が再結合すると、注入効率の低
下、従って電流利得の低下を招くので、ベース層として
は間接遷移型半導体が望ましい。
上記(4)、(5)、(7)の欠点を解除するため、前
記文献プロシーディングオブザアイイーイーイ−(Pr
oceeding of the IEEE)誌70巻
1号23頁にコレクタ一層は砒化ガリウム、ベース層に
ゲルマニウム、エミッタ層に砒化ガリウムを用いたヘテ
ロ構造バイポーラ件ランジスタが提案されている。ベー
ス層に用いられるゲルマニウムはバンド・ギャップが0
゜66eVと小さく、またホールの移動度も砒化ガリウ
ム、あるいはシリコンに比べ4〜5倍大きく、また間ム
、あるいはシリコンに比べ4〜5倍大きく、また間接遷
移型半導体であるため前記(4)、(5)、(7)に述
べた欠点を有しない。しかしながらゲルマニウムの」二
に砒化ガリウムをエピタキシャル成長させなければなら
ず、これは前記文献プロシーデイングオブザアイイーイ
ーイー(Proceeding of the IEE
E)誌70巻1号23頁に記述される如く、アンタイ・
フェイズ・ドメインと呼ばれる界面欠陥なしに上記成長
を行なうことは困難である。これはエピタキシャル成長
したゲルマニウムの表面層を構成する各ゲルマニウム原
子に砒素原子が結合するかガリウム原子が結合するかは
任意性があり、一度例えば砒素原子があるゲルマニウム
原子サイトに結合してしまえば、その隣りの原子サイト
にはガリウム原子が、またその隣りの原子サイトには砒
素原子がという様に結合していき砒化ガリウムの結晶ド
メインが形成される。前記結晶ドメインに属しない別の
原子サイトから同様にやはり砒化ガリウムの結晶ドメイ
ンが成長していくと、各結晶ドメインの接触面で砒素と
砒素、あるいはガリウムとガリウムという結合が生じる
可能性がある。これは界面欠陥が生ずることを意味し、
電子がトランプされる原因となる。
記文献プロシーディングオブザアイイーイーイ−(Pr
oceeding of the IEEE)誌70巻
1号23頁にコレクタ一層は砒化ガリウム、ベース層に
ゲルマニウム、エミッタ層に砒化ガリウムを用いたヘテ
ロ構造バイポーラ件ランジスタが提案されている。ベー
ス層に用いられるゲルマニウムはバンド・ギャップが0
゜66eVと小さく、またホールの移動度も砒化ガリウ
ム、あるいはシリコンに比べ4〜5倍大きく、また間ム
、あるいはシリコンに比べ4〜5倍大きく、また間接遷
移型半導体であるため前記(4)、(5)、(7)に述
べた欠点を有しない。しかしながらゲルマニウムの」二
に砒化ガリウムをエピタキシャル成長させなければなら
ず、これは前記文献プロシーデイングオブザアイイーイ
ーイー(Proceeding of the IEE
E)誌70巻1号23頁に記述される如く、アンタイ・
フェイズ・ドメインと呼ばれる界面欠陥なしに上記成長
を行なうことは困難である。これはエピタキシャル成長
したゲルマニウムの表面層を構成する各ゲルマニウム原
子に砒素原子が結合するかガリウム原子が結合するかは
任意性があり、一度例えば砒素原子があるゲルマニウム
原子サイトに結合してしまえば、その隣りの原子サイト
にはガリウム原子が、またその隣りの原子サイトには砒
素原子がという様に結合していき砒化ガリウムの結晶ド
メインが形成される。前記結晶ドメインに属しない別の
原子サイトから同様にやはり砒化ガリウムの結晶ドメイ
ンが成長していくと、各結晶ドメインの接触面で砒素と
砒素、あるいはガリウムとガリウムという結合が生じる
可能性がある。これは界面欠陥が生ずることを意味し、
電子がトランプされる原因となる。
さらにエミッタ層の半導体として砒化ガリウム用いてい
るため前記(6)の問題は解決されず、エミッターのオ
ーミック接触抵抗を低くすることは困難である。
るため前記(6)の問題は解決されず、エミッターのオ
ーミック接触抵抗を低くすることは困難である。
(発明が解決しようとする問題点)
以上の如く砒化ガリウムと砒化アルミニウムガリウムを
用いたヘテロfit造バイポーラ・トランジスタは超高
速のディジタル集積回路に応用した場合、上記(4)に
述べた理由で消費電力の増大、上記(6)の理由でエミ
ッタのオーミック抵抗の低減化の困難、これに伴う高速
動作の制限、上記(7)に述べた理由で、注入効率、電
流利得の低下、上記(5)に述べた理由で著しいベース
抵抗の低減化が期待できない等の欠点がある。またコレ
クタ一層、エミッタ層に砒化ガリウムベース層にゲルマ
ニウムを用いたヘテロ構造バイポーラ件ランジスタはゲ
ルマニウムを用いたヘテロ溝道バイポーラ・トランジス
タはゲルマニウムの上に砒化ガリウムをエピタキシャル
成長させる際に生ずる界面欠陥のため、電子が前言己界
面欠陥にトラップされ、著しい注入効率の低下が起こる
可能性がある事、またエミッタ層に砒化ガリウムを用い
ているため、低いオーミック接触抵抗が実現できない等
の問題がある。本発明の目的はこれら従来のヘテロ溝道
バイポーラ・トランジスタの持つ欠点を除去し、新規な
ヘテロ溝道バイポーラ・トランジスタを提供することに
ある。
用いたヘテロfit造バイポーラ・トランジスタは超高
速のディジタル集積回路に応用した場合、上記(4)に
述べた理由で消費電力の増大、上記(6)の理由でエミ
ッタのオーミック抵抗の低減化の困難、これに伴う高速
動作の制限、上記(7)に述べた理由で、注入効率、電
流利得の低下、上記(5)に述べた理由で著しいベース
抵抗の低減化が期待できない等の欠点がある。またコレ
クタ一層、エミッタ層に砒化ガリウムベース層にゲルマ
ニウムを用いたヘテロ構造バイポーラ件ランジスタはゲ
ルマニウムを用いたヘテロ溝道バイポーラ・トランジス
タはゲルマニウムの上に砒化ガリウムをエピタキシャル
成長させる際に生ずる界面欠陥のため、電子が前言己界
面欠陥にトラップされ、著しい注入効率の低下が起こる
可能性がある事、またエミッタ層に砒化ガリウムを用い
ているため、低いオーミック接触抵抗が実現できない等
の問題がある。本発明の目的はこれら従来のヘテロ溝道
バイポーラ・トランジスタの持つ欠点を除去し、新規な
ヘテロ溝道バイポーラ・トランジスタを提供することに
ある。
(問題点を解決するための手段)
本発明によれば、半導体基板上に砒化ガリウム、ゲルマ
ニウム、ゲルマニウムとシリコンの混晶を備え、前記砒
化ガリウムをコレクタ帰、前記ゲルマニウムをベース層
、前記ゲルマニウムとシリコンの混晶をエミッタ層とし
て用いたことを特徴とするヘテロ溝道バイポーラ・トラ
ンジスタが、また半導体基板上に砒化ガリウム、ゲルマ
ニウム、ゲルマニウムとシリコンの混晶を備え、前記砒
化ガリウムヲコレクタ層、前記ゲルマニウムをベース層
、前記ゲルマニウムとシリコンの)昆晶をエミッタ層と
して用い、前記ゲルマニウムとシリコンの混晶と前記ゲ
ルマニウムとの間にシリコンの混晶比を零から有限の値
まで、空間的に連続的に変化させたゲルマニウムとシリ
コンの混晶を備えたことを特徴とするヘテロ構造バイポ
ーラ件ランジスタが、また上記2つのヘテロ構造バイポ
ーラ・トランジスタにおいて、砒化ガリウムをN型、ゲ
ルマニウムをP型、ゲルマニウムとシリコンの混晶をN
型にドープしたヘテロ構造バイポーラ・トランジスタが
、また上記ヘテロ構造バイポーラ・トランジスタにおい
て半導体基板を砒化ガリウム基板としだヘテロ構造バイ
ポーラ・トランジスタができる。
ニウム、ゲルマニウムとシリコンの混晶を備え、前記砒
化ガリウムをコレクタ帰、前記ゲルマニウムをベース層
、前記ゲルマニウムとシリコンの混晶をエミッタ層とし
て用いたことを特徴とするヘテロ溝道バイポーラ・トラ
ンジスタが、また半導体基板上に砒化ガリウム、ゲルマ
ニウム、ゲルマニウムとシリコンの混晶を備え、前記砒
化ガリウムヲコレクタ層、前記ゲルマニウムをベース層
、前記ゲルマニウムとシリコンの)昆晶をエミッタ層と
して用い、前記ゲルマニウムとシリコンの混晶と前記ゲ
ルマニウムとの間にシリコンの混晶比を零から有限の値
まで、空間的に連続的に変化させたゲルマニウムとシリ
コンの混晶を備えたことを特徴とするヘテロ構造バイポ
ーラ件ランジスタが、また上記2つのヘテロ構造バイポ
ーラ・トランジスタにおいて、砒化ガリウムをN型、ゲ
ルマニウムをP型、ゲルマニウムとシリコンの混晶をN
型にドープしたヘテロ構造バイポーラ・トランジスタが
、また上記ヘテロ構造バイポーラ・トランジスタにおい
て半導体基板を砒化ガリウム基板としだヘテロ構造バイ
ポーラ・トランジスタができる。
(作用)
ニー・ジー・ミルネス(A、G、Milnes)とデー
・エル、フォイヒl= (D、L、Feucht)の著
による文献「ヘテロジャンクションズ・アンド・メタル
−セミコンダクタ・ジャンクションズ1の9頁に記述さ
れる如く、ゲルマニウムとシリコンの混晶、例えばGe
□、gsi□、1は0.77eVとゲルマニウムの0.
66eVに比べ、広いバンド・ギャップを持つことが理
論的に知られている。従って本発明の溝成によりベース
層半導体(ゲルマニウム)に比べ広いバンド・ギャップ
を持つエミッタ層半導体(ゲルマニウムとシリコンの混
晶)からなるヘテロ構造バイポーラトランジスタが溝成
できる。さらに基板及びコレクタ一層に砒化ガリウムを
用いているので、前記(1)、(2)、(3)に述べた
砒化ガリウムと砒化アルミニウム・ガリウムからなるヘ
テロ構造バイポーラトランジスタの長所が利用でき、ま
たゲルマニウムをベース層に用いるため、前記(4)、
(5)、(7)に述べた従来例ヘテロ構造バイポーラ、
トランジスタの欠点を除去でき、また、エミッタ層にバ
ンド・ギャップ1.42eVの砒化ガリウムに比べ、小
さなバンド・ギャップ0.8〜0.9eVのゲルマニウ
ムとシリコンの混晶を用いるため、低抵抗のオーミック
接触が実現でき、前記(6)の欠点が除去できる。
・エル、フォイヒl= (D、L、Feucht)の著
による文献「ヘテロジャンクションズ・アンド・メタル
−セミコンダクタ・ジャンクションズ1の9頁に記述さ
れる如く、ゲルマニウムとシリコンの混晶、例えばGe
□、gsi□、1は0.77eVとゲルマニウムの0.
66eVに比べ、広いバンド・ギャップを持つことが理
論的に知られている。従って本発明の溝成によりベース
層半導体(ゲルマニウム)に比べ広いバンド・ギャップ
を持つエミッタ層半導体(ゲルマニウムとシリコンの混
晶)からなるヘテロ構造バイポーラトランジスタが溝成
できる。さらに基板及びコレクタ一層に砒化ガリウムを
用いているので、前記(1)、(2)、(3)に述べた
砒化ガリウムと砒化アルミニウム・ガリウムからなるヘ
テロ構造バイポーラトランジスタの長所が利用でき、ま
たゲルマニウムをベース層に用いるため、前記(4)、
(5)、(7)に述べた従来例ヘテロ構造バイポーラ、
トランジスタの欠点を除去でき、また、エミッタ層にバ
ンド・ギャップ1.42eVの砒化ガリウムに比べ、小
さなバンド・ギャップ0.8〜0.9eVのゲルマニウ
ムとシリコンの混晶を用いるため、低抵抗のオーミック
接触が実現でき、前記(6)の欠点が除去できる。
シリコンとゲルマニウムは格子間隔のずれが4%あり、
そのままでは界面欠陥のないエピタキシャル成長は困難
であるが、文献「モデュレイティド・セミコンダクタ・
ストラフチャ」(Mondulated Sem1co
nductor 5tructure)1985年第2
回国1祭会議のコレクチイド・ペーパーズ(Colle
ctedPapers)717頁〜723頁に記述され
る如くゲルマニウムとシリコンの薄膜混晶がシリコン基
板上にエピタキシャル成長し、N型にもP型にもドーピ
ング可能と報告されている。同様のことがゲルマニウム
基板上のゲルマニウムとシリコンの混晶についても実験
的に確かめられ、ゲルマニウム上にゲルマニウムとシリ
コンの混晶がエピタキシャル成長させることが可能であ
ることがわかった。
そのままでは界面欠陥のないエピタキシャル成長は困難
であるが、文献「モデュレイティド・セミコンダクタ・
ストラフチャ」(Mondulated Sem1co
nductor 5tructure)1985年第2
回国1祭会議のコレクチイド・ペーパーズ(Colle
ctedPapers)717頁〜723頁に記述され
る如くゲルマニウムとシリコンの薄膜混晶がシリコン基
板上にエピタキシャル成長し、N型にもP型にもドーピ
ング可能と報告されている。同様のことがゲルマニウム
基板上のゲルマニウムとシリコンの混晶についても実験
的に確かめられ、ゲルマニウム上にゲルマニウムとシリ
コンの混晶がエピタキシャル成長させることが可能であ
ることがわかった。
(実施例)
第1図は本発明の特許請求の範囲第1項記載のヘテロ構
造バイポーラ・トランジスタの一実施例を示したIfr
面図で半絶縁性砒化ガリウム基板1の上に高濃度n型砒
化ガリウム2、n型砒化ガリウム3、高濃度p2ゲルマ
ニウム11、シリコンの混晶比20%のN型ゲルマニウ
ムとシリコンの混晶GeO,BSi□、212、高濃度
N型ゲルマニウム13を連続してエピタキシャル成長さ
せる。エピタキシャル成長の方法としては分子線エピタ
キシャル成長法が採用できる。図中10はエミッター電
極、7はコレクター電極、9はベース電極で゛ある。前
記′混晶比20%のゲルマニウムとシリコンの)混晶と
ゲルマニウムとのバンド・ギャップ差ΔEgは0.22
eVが期待され、第2図に示す様なNPNヘテロ構造バ
イポーラ・トランジスタのエネルギーダイアグラムが期
待される。
造バイポーラ・トランジスタの一実施例を示したIfr
面図で半絶縁性砒化ガリウム基板1の上に高濃度n型砒
化ガリウム2、n型砒化ガリウム3、高濃度p2ゲルマ
ニウム11、シリコンの混晶比20%のN型ゲルマニウ
ムとシリコンの混晶GeO,BSi□、212、高濃度
N型ゲルマニウム13を連続してエピタキシャル成長さ
せる。エピタキシャル成長の方法としては分子線エピタ
キシャル成長法が採用できる。図中10はエミッター電
極、7はコレクター電極、9はベース電極で゛ある。前
記′混晶比20%のゲルマニウムとシリコンの)混晶と
ゲルマニウムとのバンド・ギャップ差ΔEgは0.22
eVが期待され、第2図に示す様なNPNヘテロ構造バ
イポーラ・トランジスタのエネルギーダイアグラムが期
待される。
本構造のトランジスタにおいてはエミッタ層のゲルマニ
ウムとシリコンの混晶からベース層のゲルマニウムに電
子を注入するに要する電圧VtはN型ゲルマニウム・シ
リコンの混晶の伝導帯エッヂとP型ゲルマニウムの伝導
帯エッヂの差に、伝導帯のオフセット分ΔVcを加えた
ものになる。
ウムとシリコンの混晶からベース層のゲルマニウムに電
子を注入するに要する電圧VtはN型ゲルマニウム・シ
リコンの混晶の伝導帯エッヂとP型ゲルマニウムの伝導
帯エッヂの差に、伝導帯のオフセット分ΔVcを加えた
ものになる。
第3図は本発明の特許請求の範囲第3項記載のヘテロ構
造バイポーラトランジスタの実施例を示した1折面図で
、半絶縁性砒化ガリウム基板1の上に高濃度N型砒化ガ
リウム2、N型砒化ガリウム3、高濃度P型ゲルマニウ
ム11、シリコンの混晶比を0%から20%まで上方に
向かって空間的に連続に変化されたN型のゲルマニウム
とシリコンの混晶Ge1−xSix14、シリコンの混
晶比20%のN型ゲルマニウムとシリコンの混晶Ge□
、BSi□、212、高濃度N型ゲルマニウム13を連
続してエピタキシャル成長させる。エピタキシャル成長
の方法としては分子線−エピタキシャル成長法が採用で
きる。図中7.9.10はそれぞれコレクタ電極、ベー
ス電極、エミッタ電極である。シリコンの混晶比を0%
から20%まで空間的に連続に変化させたゲルマニウム
とシリコンの混晶の存在のため、該NPNヘテロ構造バ
イポーラ・トランジスタのエネルギーグイアゲラムは第
4図に示した様になり、第2図に示した伝導体オフセッ
トΔVcが消え、シリコンの混晶比20%のゲルマニウ
ムとシリコンの混晶からなるエミッタ層12からゲルマ
ニウムからなるベース層11に電子を注入するに要する
電圧Vtはゲルマニウム・シリコンの混晶12とゲルマ
ニウム11の伝導帯エッヂの差のみとなり、第1図に示
したヘテロ構造バイポーラ・トランジスタの実施例に比
べ、より低電圧動作が可能となり、低消費電力特性が得
られる。
造バイポーラトランジスタの実施例を示した1折面図で
、半絶縁性砒化ガリウム基板1の上に高濃度N型砒化ガ
リウム2、N型砒化ガリウム3、高濃度P型ゲルマニウ
ム11、シリコンの混晶比を0%から20%まで上方に
向かって空間的に連続に変化されたN型のゲルマニウム
とシリコンの混晶Ge1−xSix14、シリコンの混
晶比20%のN型ゲルマニウムとシリコンの混晶Ge□
、BSi□、212、高濃度N型ゲルマニウム13を連
続してエピタキシャル成長させる。エピタキシャル成長
の方法としては分子線−エピタキシャル成長法が採用で
きる。図中7.9.10はそれぞれコレクタ電極、ベー
ス電極、エミッタ電極である。シリコンの混晶比を0%
から20%まで空間的に連続に変化させたゲルマニウム
とシリコンの混晶の存在のため、該NPNヘテロ構造バ
イポーラ・トランジスタのエネルギーグイアゲラムは第
4図に示した様になり、第2図に示した伝導体オフセッ
トΔVcが消え、シリコンの混晶比20%のゲルマニウ
ムとシリコンの混晶からなるエミッタ層12からゲルマ
ニウムからなるベース層11に電子を注入するに要する
電圧Vtはゲルマニウム・シリコンの混晶12とゲルマ
ニウム11の伝導帯エッヂの差のみとなり、第1図に示
したヘテロ構造バイポーラ・トランジスタの実施例に比
べ、より低電圧動作が可能となり、低消費電力特性が得
られる。
なお、上記第1図及び第3図の実施例によるヘテロ構造
バイポーラトランジスタにおいてはエミッタ層を構成す
るゲルマニウムとシリコンの混晶12とエミッタ電極1
0の間に高濃度のN型ゲルマニウム層13を挿入したが
、これはなくてもよい。また上記両実施例においてはシ
リコンの混晶比20%のう′ルマニウムとシリコン混晶
を用いたが、混晶比は有限値ならばいくらであってもよ
い。また半導体基板として砒化ガリウム基板を用いたが
、こねに限るものではなく、ゲルマニウム、あるいはシ
リコン基板を用いてもよい。
バイポーラトランジスタにおいてはエミッタ層を構成す
るゲルマニウムとシリコンの混晶12とエミッタ電極1
0の間に高濃度のN型ゲルマニウム層13を挿入したが
、これはなくてもよい。また上記両実施例においてはシ
リコンの混晶比20%のう′ルマニウムとシリコン混晶
を用いたが、混晶比は有限値ならばいくらであってもよ
い。また半導体基板として砒化ガリウム基板を用いたが
、こねに限るものではなく、ゲルマニウム、あるいはシ
リコン基板を用いてもよい。
(発明の効果)
以上、本発明の特許請求の範囲第1項記載のヘテロ構造
バイポーラ・トランジスタにおいてはコレクタ層が電子
移動度の大きな砒化ガリウムを用いるため、ベース・コ
レクタ間空乏層の走行時間が短かくでき、ベース層にバ
ンド・ギャップが小さく、間接遷移型半導体のゲルマニ
ウムを用いるため、低電圧動作、即ち低消費電力特性が
、また少数キャリアの電子の再結合時間の長い、即ち良
好な電;Aε特性が期待でき、エミッタ層にゲルマニウ
ムとトリコンの混晶を用いるため、低抵抗のオーミック
接触が実現でき、また前記ゲルマニウムとシリコンの混
晶の混晶比を適切に設計することで、ゲルマニウムとの
バンド・ギャップ差を調節でき、電流利得を落とさず、
ベース層を高濃度のP型にドープできる。加えてベース
層を構成するゲルマニウムは正孔の移動度が大きいため
、極めてベース抵抗の小さなバイポーラ・トランジスタ
が実現でき、高速動作特性が期待できる。
バイポーラ・トランジスタにおいてはコレクタ層が電子
移動度の大きな砒化ガリウムを用いるため、ベース・コ
レクタ間空乏層の走行時間が短かくでき、ベース層にバ
ンド・ギャップが小さく、間接遷移型半導体のゲルマニ
ウムを用いるため、低電圧動作、即ち低消費電力特性が
、また少数キャリアの電子の再結合時間の長い、即ち良
好な電;Aε特性が期待でき、エミッタ層にゲルマニウ
ムとトリコンの混晶を用いるため、低抵抗のオーミック
接触が実現でき、また前記ゲルマニウムとシリコンの混
晶の混晶比を適切に設計することで、ゲルマニウムとの
バンド・ギャップ差を調節でき、電流利得を落とさず、
ベース層を高濃度のP型にドープできる。加えてベース
層を構成するゲルマニウムは正孔の移動度が大きいため
、極めてベース抵抗の小さなバイポーラ・トランジスタ
が実現でき、高速動作特性が期待できる。
本発明の特許請求の範囲第3項記載のヘテロ構造バイポ
ーラ・トランジスタにおいては上記第1項記載のトラン
ジスタに対し、エミッタ層、ベース層間にシリコンの混
晶比が零から有限値まで空間的に連続に変化したゲルマ
ニウムとシリコンの混晶を挿入するため、ベース層、エ
ミッタ層間の伝導帯の急峻なバンドオフセットをなくす
ことができ、より低電圧、低消費電力動作特性が実現で
きる。
ーラ・トランジスタにおいては上記第1項記載のトラン
ジスタに対し、エミッタ層、ベース層間にシリコンの混
晶比が零から有限値まで空間的に連続に変化したゲルマ
ニウムとシリコンの混晶を挿入するため、ベース層、エ
ミッタ層間の伝導帯の急峻なバンドオフセットをなくす
ことができ、より低電圧、低消費電力動作特性が実現で
きる。
第1図は本発明の特許請求の範囲第1項記載のヘテロ構
造バイポーラ・トランジスタの断面構造を、第2図は該
トランジスタのエネルギー・ダイアグラムを、第3図は
本発明の特許請求の範囲第3項記載のヘテロ溝道バイポ
ーラ司・ランジスタの断面構造を、第4図は該トランジ
スタのエネルギー・ダイアグムを、第5図は従来例のヘ
テロ構造バイポーラ件ランジスタの1折面構造を示す。 1、・・半絶縁性砒化ガリウム基板、2・・・高濃度N
型砒化ガリウム、3・・・N型砒化ガリウム、4・・・
高濃度P型砒化ガリウム、5・・・N型砒化アルミニウ
ム・ガリウム、6・・、高濃度N型砒化ガリウム、7.
・・コレクタ電極、8・・・絶縁膜、9・・・ベース電
極、10・・・エミッタ電極、11・・・高濃度P型ゲ
ルマニウム、12・・・シリコン混晶比一定のゲルマニ
ウムとシリコンの混晶、13・・・高濃度Nxゲルマニ
ウム、14・・・シリコン混晶比が空間的に;・lL
続変化したゲルマニウムとシリコンの混晶。 ・ 、−”:) i・、:・)、・・、 に・: 自 1・;(晋″ \
−シ・第2図 eΔVc N型ひ化ガリウム 第4図 N型ひ化カリウム
造バイポーラ・トランジスタの断面構造を、第2図は該
トランジスタのエネルギー・ダイアグラムを、第3図は
本発明の特許請求の範囲第3項記載のヘテロ溝道バイポ
ーラ司・ランジスタの断面構造を、第4図は該トランジ
スタのエネルギー・ダイアグムを、第5図は従来例のヘ
テロ構造バイポーラ件ランジスタの1折面構造を示す。 1、・・半絶縁性砒化ガリウム基板、2・・・高濃度N
型砒化ガリウム、3・・・N型砒化ガリウム、4・・・
高濃度P型砒化ガリウム、5・・・N型砒化アルミニウ
ム・ガリウム、6・・、高濃度N型砒化ガリウム、7.
・・コレクタ電極、8・・・絶縁膜、9・・・ベース電
極、10・・・エミッタ電極、11・・・高濃度P型ゲ
ルマニウム、12・・・シリコン混晶比一定のゲルマニ
ウムとシリコンの混晶、13・・・高濃度Nxゲルマニ
ウム、14・・・シリコン混晶比が空間的に;・lL
続変化したゲルマニウムとシリコンの混晶。 ・ 、−”:) i・、:・)、・・、 に・: 自 1・;(晋″ \
−シ・第2図 eΔVc N型ひ化ガリウム 第4図 N型ひ化カリウム
Claims (1)
- 【特許請求の範囲】 1)、半導体基板上に砒化ガリウム、ゲルマニウム、ゲ
ルマニウムとシリコンの混晶を備え、前記砒化ガリウム
をコレクタ層、前記ゲルマニウムをベース層、前記ゲル
マニウムとシリコンの混晶をエミッター層として用いた
ことを特徴とするヘテロ構造バイポーラ・トランジスタ
。 2)、砒化ガリウムをN型、ゲルマニウムをP型、ゲル
マニウムとシリコンの混晶をN型にドープした特許請求
の範囲第1項記載のヘテロ構造バイポーラ・トランジス
タ。 3)、半導体基板を砒化ガリウム基板にした特許請求の
範囲第1項記載のヘテロ構造バイポーラ・トランジスタ
。 4)、半導体基板上に砒化ガリウム、ゲルマニウム、ゲ
ルマニウムとシリコンの混晶を備え、前記砒化ガリウム
をコレクタ層、前記ゲルマニウムをベース層、前記ゲル
マニウムとシリコンの混晶をエミッタ層として用い、前
記ゲルマニウムとシリコンの混晶と前記ゲルマニウムと
の間にシリコンの混晶比を零から有限の値まで空間的に
連続的に変化させたゲルマニウムとシリコンの混晶を備
えたことを特徴とするヘテロ構造バイポーラ・トランジ
スタ。 5)、砒化ガリウムをN型、ゲルマニウムをP型、ゲル
マニウムとシリコンの混晶をN型にドープした特許請求
の範囲第4項記載のヘテロ構造バイポーラ・トランジス
タ。 6)、半導体基板を砒化ガリウム基板にした特許請求の
範囲第4項記載のヘテロ構造バイポーラ・トランジスタ
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61008587A JPS62165975A (ja) | 1986-01-17 | 1986-01-17 | ヘテロ構造バイポ−ラ・トランジスタ |
| DE8787100517T DE3781285T2 (de) | 1986-01-17 | 1987-01-16 | Bipolarer heterouebergangstransistor mit einem basisbereich aus germanium. |
| EP87100517A EP0229672B1 (en) | 1986-01-17 | 1987-01-16 | A heterojunction bipolar transistor having a base region of germanium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61008587A JPS62165975A (ja) | 1986-01-17 | 1986-01-17 | ヘテロ構造バイポ−ラ・トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62165975A true JPS62165975A (ja) | 1987-07-22 |
| JPH047096B2 JPH047096B2 (ja) | 1992-02-07 |
Family
ID=11697126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61008587A Granted JPS62165975A (ja) | 1986-01-17 | 1986-01-17 | ヘテロ構造バイポ−ラ・トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0229672B1 (ja) |
| JP (1) | JPS62165975A (ja) |
| DE (1) | DE3781285T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175256A (ja) * | 1987-12-29 | 1989-07-11 | Nec Corp | ヘテロ構造バイポーラ・トランジスタおよびその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0390606A3 (en) * | 1989-03-31 | 1991-10-09 | Canon Kabushiki Kaisha | Semiconductor device having transistor improved in emitter region and/or base electrode |
| US5089428A (en) * | 1989-12-27 | 1992-02-18 | Texas Instruments Incorporated | Method for forming a germanium layer and a heterojunction bipolar transistor |
| JPH05144834A (ja) * | 1991-03-20 | 1993-06-11 | Hitachi Ltd | バイポーラトランジスタ及びその製造方法 |
| US5352912A (en) * | 1991-11-13 | 1994-10-04 | International Business Machines Corporation | Graded bandgap single-crystal emitter heterojunction bipolar transistor |
| RU2507633C1 (ru) * | 2012-09-24 | 2014-02-20 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Биполярный транзистор на основе гетероэпитаксиальных структур и способ его изготовления |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3275906A (en) * | 1962-08-20 | 1966-09-27 | Nippon Electric Co | Multiple hetero-layer composite semiconductor device |
-
1986
- 1986-01-17 JP JP61008587A patent/JPS62165975A/ja active Granted
-
1987
- 1987-01-16 DE DE8787100517T patent/DE3781285T2/de not_active Expired - Fee Related
- 1987-01-16 EP EP87100517A patent/EP0229672B1/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175256A (ja) * | 1987-12-29 | 1989-07-11 | Nec Corp | ヘテロ構造バイポーラ・トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3781285D1 (de) | 1992-10-01 |
| DE3781285T2 (de) | 1993-03-18 |
| EP0229672A3 (en) | 1988-01-13 |
| JPH047096B2 (ja) | 1992-02-07 |
| EP0229672A2 (en) | 1987-07-22 |
| EP0229672B1 (en) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9184266B2 (en) | Transistor having graphene base | |
| US5986287A (en) | Semiconductor structure for a transistor | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2604349B2 (ja) | 半導体装置 | |
| JP3141838B2 (ja) | 電界効果トランジスタ | |
| JPH084138B2 (ja) | 半導体装置 | |
| JPS62165975A (ja) | ヘテロ構造バイポ−ラ・トランジスタ | |
| JPH0312769B2 (ja) | ||
| JP2806537B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2710309B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3030070B2 (ja) | 半導体装置 | |
| JP2703885B2 (ja) | 半導体装置 | |
| JP2800675B2 (ja) | トンネルトランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2680821B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JPS62199049A (ja) | 半導体装置 | |
| JPH0458706B2 (ja) | ||
| JP2671856B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2801646B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0658916B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS62248263A (ja) | 半導体装置 | |
| JPH0797637B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPH05129336A (ja) | 半導体集積回路構造 |