JPH05145132A - 接合領域を正確に制御するジヨセフソン・トンネル接合の製作方法 - Google Patents

接合領域を正確に制御するジヨセフソン・トンネル接合の製作方法

Info

Publication number
JPH05145132A
JPH05145132A JP3238157A JP23815791A JPH05145132A JP H05145132 A JPH05145132 A JP H05145132A JP 3238157 A JP3238157 A JP 3238157A JP 23815791 A JP23815791 A JP 23815791A JP H05145132 A JPH05145132 A JP H05145132A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
counter electrode
superconducting
josephson junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3238157A
Other languages
English (en)
Inventor
Luke Pyungese Lee
ピユンゲサ リー ルーク
Hugo Wai-Kung Chan
ワイ クン チヤン ヒユーゴ
Robert Dunlap Sandell
ダンラツプ サンデル ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Publication of JPH05145132A publication Critical patent/JPH05145132A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 【構成】 積層した接合層を基板上に形成するジョセフ
ソン・トンネル接合の製作方法を開示する。積層接合層
は超電導ベース電極層と超電導カウンタ電極層の間に挟
まれた絶縁層を有する。次に、カウンタ電極層をパター
ン化されて接合領域を形成するフォトレジスト層によっ
て覆う。パターン化されたフォトレジスト層は、次にプ
ラズマ処理または強力なＵＶ処理によって硬化され、カ
ウンタ電極層はプラズマ・エッチングまたは反応性イオ
ン・エッチングによって部分的にエッチングされる。次
に、この素子を陽極化してカウンタ電極層の露出した領
域を絶縁材料に変換し、これによって個々のジョセフソ
ン接合を分離する。次に、硬化されたフォトレジスト層
を除去し、カウンタ電極に対して電気接点を形成する。
フォトレジスト層の硬化とカウンタ電極層の部分的エッ
チングによって、フォトレジスト材料の下の陽極化を最
小にし、接合領域の寸法を正確に制御する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に超電導ジョセ
フソン・トンネル接合を製作する方法に関し、更に詳し
くは、複数のジョセフソン接合を製作し、陽極化を使用
して個々のジョセフソン接合を分離する方法に関する。
【０００２】
【従来の技術】超電導ジョセフソン・トンネル接合は、
２つの超電導電極の間に挟まれた非常に薄い絶縁層すな
わち障壁層を有する双安定性スイッチ素子である。ジョ
セフソン接合に供給された電流がジョセフソンの臨界電
流以上に増加すると、この素子は超電導のゼロ・ボルト
の状態から抵抗電圧の状態に切り替わる。この接合に供
給された電流を約ゼロに下げることによってこの抵抗電
圧の状態はオフに切り替わる。このスイッチ動作は数ピ
コ秒のような非常に短い時間で行われるため、ジョセフ
ソン接合は超電導電子素子において特に有用な非常に高
速のスイッチ素子である。
【０００３】ジョセフソン接合は一般的に選択的非陽極
化プロセス、すなわちＳＮＡＰと称するKrogerに対する
米国特許番号第4,421,785号で開示されているプロセス
を使用してしばしば製作されている。このプロセスで
は、積層した接合層を１回の真空処理で基板上に堆積
し、これによって接合領域の汚染を防止している。積層
した接合層は、超電導ベース電極層と超電導カウンタ電
極層との間に挟まれた絶縁層すなわち障壁層を有してい
る。次に、このカウンタ電極層をフォトレジスト層によ
って覆い、従来のフォトリゾグラフィ技術を使用してこ
のレジストをパターン化およびエッチングして接合領域
を形成する。次にこの素子を陽極化してカウンタの電極
層の露出した領域を絶縁材料に変換し、これによって個
々のジョセフソン接合を分離する。次に、フォトレジス
トを除去してカウンタの電極に対する電気接点を形成す
る。
【０００４】
【発明が解決しようとする課題】この製作方法は広く使
用されて多くの利点を有しているが、これには幾つかの
欠点も存在する。これらの欠点の内最も重要なものは、
接合領域が正確に制御できないこと、特に寸法が１ミク
ロン未満の接合領域を正確に制御ができないことであ
る。接合領域は小さいほど好ましいが、その理由は、こ
れによって素子の速度が増加し、より多くの接合を基板
にパッケージすることが可能になり、したがってスペー
スを節約すると共に接合間の信号の伝播時間を短くする
からである。接合領域を正確に制御できないのは、カウ
ンタ電極層の陽極化によるものである。陽極化は、超伝
導金属が酸素原子を受け入るようになり、これによって
この金属が絶縁体に変換する電解反応である。しかし、
金属に酸素原子を付加することによって、またこの金属
は膨脹してフォトレジストをカウンタ電極層から浮き上
がらせる。これによってフォトレジスト層の下で酸化が
発生し、このフォトレジストが接合領域を形成する能力
が大幅に制限される。したがって、このような、欠点が
発生しないジョセフソン・トンネル接合の製作方法が必
要である。本発明は、明らかにこの必要性を満足するも
のである。
【０００５】
【課題を解決するための手段】本発明は、接合領域の寸
法を正確に制御するジョセフソン・トンネル接合の製作
方法に関する。本発明の製作方法では、積層した接合層
を絶縁基板の上部表面に堆積させる。この積層接合層
は、超電導ベース電極層と超電導カウンタ電極層との間
に挟まれた絶縁層すなわち障壁層を有している。積層接
合層は、同じ真空処理でスパッタリングまたは蒸着を行
うことによって、連続した層内に形成される。
【０００６】次に、フォトレジスト層を積層接合層の上
部表面に堆積させ、従来のフォトリゾグラフィの技術を
使用してパターン化およびエッチングして接合領域を形
成する。次に、パターン化したフォトレジスト層をプラ
ズマ処理または強力な紫外線（ＵＶ）処理によって硬化
させ、カウンタ電極層をプラズマ・エッチングまたは反
応性イオン・エッチングによって部分的にエッチングす
る。カウンタ電極層は、その厚さの約５０％ないし殆ど
１００％がエッチングされる。次に、この素子を陽極化
してカウンタ電極層の露出した領域を絶縁材料に変換
し、これによって個々のジョセフソン接合を分離する。
硬化されたフォトレジスト層を次に除去してカウンタ電
極に対する電気接点を形成する。
【０００７】パターン化されたフォトレジスト層を硬化
させることによって、現像されたフォトレジストの画像
が安定し、これによって接合領域をより正確に制御す
る。パターン化されたフォトレジスト層を硬化すること
によって、また陽極化用の溶液がフォトレジスト層の下
に浸透するのが防止できるが、もしこれを行わなけれ
ば、フォトレジスト層の下のカウンタ電極層が酸化され
ることになる。カウンタ電極層を部分的にエッチングす
ると、陽極化のための時間が短くなることによって、硬
化されたフォトレジスト層の下の酸化を最小限に止どめ
るのにまた役立つ。硬化されたフォトレジスト層の下の
酸化を最小にすることによって、接合領域を正確に制御
しながらサブミクロンの接合を製作することが可能にな
る。
【０００８】上述したところから、本発明は超電導ジョ
セフソン・トンネル接合の分野において、大きな進歩を
示すことが理解できる。本発明の製作方法によって、高
品質で形状の優れたサブミクロンのジョセフソン接合が
提供され、接合素子に対して重なった接点または内部接
点のいずれかを作ることが可能になる。本発明の他の特
徴と利点は、添付図と組み合わせて以下のより詳細な説
明から明らかとなるがこれらは例示によって本発明の原
理を示すものである。
【０００９】
【実施例】図１ないし図４は一般に選択的非陽極化プロ
セス、すなわちＳＮＡＴと称する超電導ジョセフソン・
トンネル接合を製作する従来技術の方法のステップを示
す。図１に示すように、積層した接合層１０を絶縁基板
１２の上部表面上に堆積する。積層接合層１０は超電導
ベース電極層１６と超電導カウンタ電極層１８の間に挟
まれた絶縁層すなわち障壁層１４を有する。積層接合層
１０は、接合領域の汚染を防止するため、同じ真空処理
でスパッタリングまたは蒸着のいずれかによって連続層
内に形成される。
【００１０】超電導電極層１６、１８はニオブ（Ｎｂ）
のような耐熱製金属であることが好ましい。絶縁層すな
わち障壁層１４は、ベース電極層１６の上部表面に堆積
された薄い金属層２０の表面を熱的に酸化させることに
よって形成するのが好ましい。層２０に適した金属はア
ルミ（Ａl ）であり、これは、酸化すると、酸化アルミ
(Al2O3) の障壁層１４を作る。絶縁基板１２は、酸化に
よってその上部表面に形成された二酸化シリコン（Si
O2）の誘電層２２を有するシリコン(Si)ウェハであるこ
とが好ましい。代表的な積層接合層１０ではベース電極
層１６は約２００nmであり、金属薄層２０は0.５と0.８
nmの間で有り、カウンタ電極層１８は約３５nmである。
【００１１】次に、フォトレジスト層２４を積層接合層
１０の上部表面に堆積し、従来のフォトリゾグラフィ技
術を使用してパターン化およびエッチングし、接合領域
を形成する。図２に示すように、次のこの素子を陽極化
してカウンタ電極層１８の露出領域を絶縁層２６に変換
し、これによって個々のジョセフソン接合を分離する。
接合間で電気的短絡が発生するのを防止するため、絶縁
層２６がカウンタ電極層１８を介して少なくとも障壁層
１４に対して下方向に完全に延びる迄、陽極化を継続し
なければならない。図３に示すように、次にパターン化
されたフォトレジスト層２４を除去し、図４に示すよう
に、カウンタ電極層１８に対する電気接点２８を形成す
る。
【００１２】本発明の製作方法によれば、積層接合層１
０とパターン化されたフォトレジスト層２４は、図１に
示すＳＮＡＰ法と同様に形成される。次に、図５に示す
ように、フォトレジスト層２４を硬化して硬化されたフ
ォトレジスト層２４′を形成し、カウンタ電極層１８を
部分的にエッチングして、エッチングされたカウンタ電
極層１８′を形成する。フォトレジスト層２４をプラズ
マ処理または強力な紫外線（ＵＶ）処理によって硬化さ
せ、カウンタ電極層１８をプラズマ・エッチングまたは
反応性イオン・エッチングによって部分的にエッチング
する。プラズマ・エッチングはＣＦ4 とＯ2 の混合のよ
うなフルオロカーボンのエッチング剤を使用して行うの
が好ましい。ＣＦ4 とＯ2 の混合を使用するプラズマ・
エッチングによって、またフォトレジスト層２４′が更
に硬化され、したがってこれはフォトレジスト層２４の
硬化とカウンタ電極層１８のエッチングの両方に使用す
ることができる。カウンタ電極層１８は、その厚さの約
５０％ないし殆ど１００％がエッチングされる。
【００１３】図６に示すように、次にこの素子を陽極化
してカウンタ電極層１８′の露出領域を絶縁層２６′に
変換し、これによって個々のジョセフソン接合を分離す
る。接合間で電気的短絡が発生するのを防止するため、
絶縁層２６′がカウンタ電極層１８′を介して少なくと
も障壁層１４に対して下方向に完全に延びる迄、陽極化
を継続しなければならない。陽極化プロセスで使用する
電解液は、１５６ｇのアンモニューム・ペンタボレート
（pentaborate)、１１２０ｍl のエチレン・グリコー
ル、および７６０ｍl のH2O の混合であることが好まし
い。プラチナ陰極を約２ｍＡ／cm2 の電流密度で使用す
る。この陽極化プロセスによって、ニオブのカウンタ電
極層を１８′を五臭化ニオブ（Nb2O5 ）に変換する。絶
縁層２６′は、接合領域を分離するだけでなく、接合端
部をシールすると共に素子の上部表面を円滑にする。次
に、図７に示すように硬化されたフォトレジスト層２
４′を除去し、図８に示すように、カウンタ電極に対す
る電気接点２８′を形成する。
【００１４】パターン化されたフォトレジスト層２４を
硬化することによって、現像されたフォトレジストの画
像が安定化し、これによって接合領域のより正確な制御
を行う。この硬化工程によって、フォトレジストがレジ
ストの寸法に測定可能な変化を与えることなく１２０℃
以上で焼成されることが可能になる。図９および図１０
は１２０℃に９０秒間加熱されたフォトレジストのパタ
ーンの側壁の形状におけるプラズマ硬化工程の硬化を示
す走査電子顕微鏡（ＳＥＭ）の写真である。図９は、硬
化処理を行わない場合のパターン化されたフォトレジス
ト層２４を示し、これに続いて加熱を行った場合、図１
０は硬化処理を行ったパターン化されたフォトレジスト
層を示す。
【００１５】パターン化されたフォトレジスト層２４を
硬化することによって、また電解液がフォトレジスト層
の下に浸透するのが防止できるが、もしこれを行わなけ
れば、フォトレジスト層２４の下のカウンタ電極層１８
が酸化されることになる。カウンタ電極層１８を部分的
にエッチングすると、陽極化のための時間が短くなるこ
とによって、硬化されたフォトレジスト層２４′の下の
酸化を最小限に止どめるのにまた役立つ。硬化されたフ
ォトレジスト層２４′の下の酸化を最小にすることによ
って、接合領域を正確に制御しながらサブミクロンの接
合を製作することが可能になる。図１１と図１２は、フ
ォトレジスト層の下で行われる酸化の量に対する硬化お
よび部分的エッチングのステップの有利な硬化を示すグ
ラフである。図１１は、硬化および部分的エッチング処
理を行うことなくパターン化されたフォトレジスト層２
４の下で広範に酸化を行った場合を示し、図１２は硬化
および部分的エッチング処理を行った上でパターン化さ
れたフォトレジスト層２４′の下で最小限の酸化を行っ
た場合を示す。
【００１６】上述したところから、本発明は超電導ジョ
セフソン・トンネル接合の分野において、大きな進歩を
示すことが理解できる。本発明の製作方法によって、高
品質で形状の優れたサブミクロンのジョセフソン接合が
提供され、接合素子に対して重なった接点または内部接
点のいずれかを作ることが可能になる。本発明の好適な
実施例を図示して説明したが本発明の精神と範囲から逸
脱することなく、その他の適用例と変形を行うことがで
きることは明らかである。したがって、本発明は、上記
の特許請求の範囲以外のものによって限定されるべきで
はない。
【図面の簡単な説明】
【図１】従来技術の方法によってジョセフソン・トンネ
ル接合を製作するステップを示す断面図である。
【図２】従来技術の方法によってジョセフソン・トンネ
ル接合を製作するステップを示す断面図である。
【図３】従来技術の方法によってジョセフソン・トンネ
ル接合を製作するステップを示す断面図である。
【図４】従来技術の方法によってジョセフソン・トンネ
ル接合を製作するステップを示す断面図である。
【図５】本発明によってジョセフソン・トンネル接合を
製作するステップを示す断面図である。
【図６】本発明によってジョセフソン・トンネル接合を
製作するステップを示す断面図である。
【図７】本発明によってジョセフソン・トンネル接合を
製作するステップを示す断面図である。
【図８】本発明によってジョセフソン・トンネル接合を
製作するステップを示す断面図である。
【図９】フォトレジスト層をプラズマによって硬化する
ことによって得られる有利な効果を示す走査電子顕微鏡
の写真である。
【図１０】フォトレジスト層をプラズマによって硬化す
ることによって得られる有利な効果を示す走査電子顕微
鏡の写真である。
【図１１】本発明の製作方法によって得られる有利な効
果を示す走査電子顕微鏡の写真である。
【図１２】本発明の製作方法によって得られる有利な効
果を示す走査電子顕微鏡の写真である。
【符号の説明】
１０ 積層接合層 １２ 絶縁基板 １４ 障壁層 １６ 超電導ベース電極層 １８′ 超電導カウンタ電極層 ２０ 金属薄層 ２２ 誘電層 ２４ フォトレジスト層 ２６′ 絶縁層 ２８′ 電気接点
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年２月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項３】 上記のカウンタ電極層は、反応性イオン
・エッチングによって部分的にエッチングされることを
特徴とする請求項１記載の超電導ジョセフソン接合の製
作方法。
【請求項４】 上記のカウンタ電極層は、プラズマ・エ
ッチングによって部分的にエッチングされることを特徴
とする請求項１記載の超電導ジョセフソン接合の製作方
法。
【請求項５】 超電導ジョセフソン接合の製作方法にお
いて、上記の方法は基板上に積層した接合層を形成する
ステップであって、上記の接合層は超電導ベース電極層
と超電導カウンタ電極層の間に挟まれた絶縁層を有する
上記のステップ；上記のカウンタ電極層をマスク層で覆
うステップ；上記のマスク層をパターン化して接合領域
と露出領域を形成するステップ；上記のカウンタ電極層
の露出領域を部分的にエッチングするステップ；上記の
カウンタ電極層の露出領域を陽極化して上記の層の露出
領域を絶縁体に変換するステップ；上記のマスク層を除
去するステップ；および上記のカウンタ電極層に電気接
点を形成するステップ；によって構成され、上記のカウ
ンタ電極層を部分的にエッチングして、上記のマスク層
の下の陽極化を最小にし、これによって接合領域の寸法
を正確に制御することを特徴とする超電導ジョセフソン
接合の製作方法。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１１月２０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】従来技術の方法によってジョセフソン・トンネ
ル接合を製作するステップを示す断面図である。
【図２】従来技術の方法によってジョセフソン・トンネ
ル接合を製作するステップを示す断面図である。
【図３】従来技術の方法によってジョセフソン・トンネ
ル接合を製作するステップを示す断面図である。
【図４】従来技術の方法によってジョセフソン・トンネ
ル接合を製作するステップを示す断面図である。
【図５】本発明によってジョセフソン・トンネル接合を
製作するステップを示す断面図である。
【図６】本発明によってジョセフソン・トンネル接合を
製作するステップを示す断面図である。
【図７】本発明によってジョセフソン・トンネル接合を
製作するステップを示す断面図である。
【図８】本発明によってジョセフソン・トンネル接合を
製作するステップを示す断面図である。
【図９】フォトレジスト層をプラズマによって硬化する
ことによって得られる有利な効果を示す結晶構造の走査
電子顕微鏡の写真である。
【図１０】フォトレジスト層をプラズマによって硬化す
ることによって得られる有利な効果を示す結晶構造の走
査電子顕微鏡の写真である。
【図１１】本発明の製作方法によって得られる有利な効
果を示す結晶構造の走査電子顕微鏡の写真である。
【図１２】本発明の製作方法によって得られる有利な効
果を示す結晶構造の走査電子顕微鏡の写真である。
【符号の説明】 １０ 積層接合層 １２ 絶縁基板 １４ 障壁層 １６ 超電導ベース電極層 １８′ 超電導カウンタ電極層 ２０ 金属薄層 ２２ 誘電層 ２４ フォトレジスト層 ２６′ 絶縁層 ２８′ 電気接点
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
フロントページの続き (72)発明者 ヒユーゴ ワイ クン チヤン アメリカ合衆国 カリフオルニア州 90205 パロス ヴアーデス スタースト ーン ドライヴ 6960 (72)発明者 ロバート ダンラツプ サンデル アメリカ合衆国 カリフオルニア州 90266 マンハツタン ビーチ オーク アベニユー 1305

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 超電導ジョセフソン接合の製作方法にお
    いて、上記の方法は：基板上に積層した接合層を形成す
    るステップであって、上記の接合層は超電導ベース電極
    層と超電導カウンタ電極層の間に挟まれた絶縁層を有す
    る上記のステップ；上記のカウンタ電極層をフォトレジ
    スト層で覆うステップ；上記のフォトレジスト層をパタ
    ーン化して接合領域と露出領域を形成するステップ；上
    記のフォトレジスト層を硬化するステップ；上記のカウ
    ンタ電極層の露出領域を部分的にエッチングするステッ
    プ；上記のカウンタ電極層の露出領域を陽極化して上記
    の層の露出領域を絶縁体に変換するステップ；上記のフ
    ォトレジスト層を除去するステップ；および上記のカウ
    ンタ電極層に電気接点を形成するステップ；によって構
    成され、上記のフォトレジスト層を硬化し、上記のカウ
    ンタ電極層を部分的にエッチングし、これによって接合
    領域の寸法を正確に制御することを特徴とする超電導ジ
    ョセフソン接合の製作方法。
  2. 【請求項２】 上記のフォトレジスト層は、プラズマ処
    理によって硬化されることを特徴とする請求項１記載の
    超電導ジョセフソン接合の製作方法。
  3. 【請求項３】 上記のフォトレジスト層は、強力な紫外
    線（ＵＶ）処理によって硬化されることを特徴とする請
    求項１記載の超電導ジョセフソン接合の製作方法。
  4. 【請求項４】 上記のカウンタ電極層は、反応性イオン
    ・エッチングによって部分的にエッチングされることを
    特徴とする請求項１記載の超電導ジョセフソン接合の製
    作方法。
  5. 【請求項５】 上記のカウンタ電極層は、プラズマ・エ
    ッチングによって部分的にエッチングされることを特徴
    とする請求項１記載の超電導ジョセフソン接合の製作方
    法。
  6. 【請求項６】 上記のプラズマ・エッチングは、ＣＦ4
    とＯ2 のフルオロカーボンのエッチング剤を使用するこ
    とを特徴とする請求項５記載の超電導ジョセフソン接合
    の製作方法。
  7. 【請求項７】 上記のカウンタ電極層は、その厚さの約
    ５０％ないし殆ど１００％を部分的にエッチングされる
    ことを特徴とする請求項１記載の超電導ジョセフソン接
    合の製作方法。
  8. 【請求項８】 超電導ジョセフソン接合の製作方法にお
    いて、上記の方法は：基板上に積層した接合層を形成す
    るステップであって、上記の接合層は超電導ベース電極
    層と超電導カウンタ電極層の間に挟まれた絶縁層を有す
    る上記のステップ；上記のカウンタ電極層をマスク層で
    覆うステップ；上記のマスク層をパターン化して接合領
    域と露出領域を形成するステップ；上記のカウンタ電極
    層の露出領域を部分的にエッチングするステップ；上記
    のカウンタ電極層の露出領域を陽極化して上記の層の露
    出領域を絶縁体に変換するステップ；上記のマスク層を
    除去するステップ；および上記のカウンタ電極層に電気
    接点を形成するステップ；によって構成され、上記のカ
    ウンタ電極層を部分的にエッチングして、上記のマスク
    層の下の陽極化を最小にし、これによって接合領域の寸
    法を正確に制御することを特徴とする超電導ジョセフソ
    ン接合の製作方法。
  9. 【請求項９】 上記のカウンタ電極層は、反応性イオン
    ・エッチングによって部分的にエッチングされることを
    特徴とする請求項８記載の超電導ジョセフソン接合の製
    作方法。
  10. 【請求項１０】 上記のカウンタ電極層は、プラズマ・
    エッチングによって部分的にエッチングされることを特
    徴とする請求項８記載の超電導ジョセフソン接合の製作
    方法。
  11. 【請求項１１】 上記のプラズマ・エッチングは、ＣＦ
    4 とＯ2のフルオロカーボンのエッチング剤を使用する
    ことを特徴とする請求項１０記載の超電導ジョセフソン
    接合の製作方法。
  12. 【請求項１２】 上記のカウンタ電極層は、その厚さの
    約５０％ないし殆ど１００％を部分的にエッチングされ
    ることを特徴とする請求項８記載の超電導ジョセフソン
    接合の製作方法。
  13. 【請求項１３】 超電導ジョセフソン接合の製作方法に
    おいて、上記の方法は：基板上に積層した接合層を形成
    するステップであって、上記の接合層は超電導ベース電
    極層と超電導カウンタ電極層の間に挟まれた絶縁層を有
    する上記のステップ；上記のカウンタ電極層をフォトレ
    ジスト層で覆うステップ；上記のフォトレジスト層をパ
    ターン化して接合領域と露出領域を形成するステップ；
    上記のフォトレジスト層を硬化するステップ；上記のカ
    ウンタ電極層の露出領域を陽極化して上記の層の露出領
    域を絶縁体に変換するステップ；上記のフォトレジスト
    層を除去するステップ；および上記のカウンタ電極層に
    電気接点を形成するステップ；によって構成され、上記
    のフォトレジスト層を硬化して上記のフォトレジスト層
    の下の陽極化を最小にし、これによって接合領域の寸法
    を正確に制御することを特徴とする超電導ジョセフソン
    接合の製作方法。
  14. 【請求項１４】 上記のフォトレジスト層は、プラズマ
    処理によって硬化されることを特徴とする請求項１３記
    載の超電導ジョセフソン接合の製作方法。
  15. 【請求項１５】 上記のフォトレジスト層は、強力な紫
    外線（ＵＶ）処理によって硬化されることを特徴とする
    請求項１３記載の超電導ジョセフソン接合の製作方法。
JP3238157A 1990-09-21 1991-09-18 接合領域を正確に制御するジヨセフソン・トンネル接合の製作方法 Pending JPH05145132A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58691190A 1990-09-21 1990-09-21
US586911 1990-09-21

Publications (1)

Publication Number Publication Date
JPH05145132A true JPH05145132A (ja) 1993-06-11

Family

ID=24347600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3238157A Pending JPH05145132A (ja) 1990-09-21 1991-09-18 接合領域を正確に制御するジヨセフソン・トンネル接合の製作方法

Country Status (2)

Country Link
EP (1) EP0476844A1 (ja)
JP (1) JPH05145132A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199419A1 (ja) 2022-04-13 2023-10-19 富士通株式会社 ジョセフソン接合素子、量子デバイス及びジョセフソン接合素子の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019686A2 (en) * 2001-08-29 2003-03-06 D-Wave Systems, Inc. Submicron closed-form josephson junctions
US7060508B2 (en) * 2003-02-12 2006-06-13 Northrop Grumman Corporation Self-aligned junction passivation for superconductor integrated circuit
US9768371B2 (en) 2012-03-08 2017-09-19 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
EP4443484A3 (en) 2017-02-01 2025-01-08 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
CN108539004B (zh) * 2018-04-25 2023-12-05 中国科学院上海微系统与信息技术研究所 亚微米约瑟夫森隧道结及其制备方法
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits
WO2020168097A1 (en) 2019-02-15 2020-08-20 D-Wave Systems Inc. Kinetic inductance for couplers and compact qubits
US12367412B2 (en) 2019-12-05 2025-07-22 1372934 B.C. Ltd. Systems and methods for fabricating flux trap mitigating superconducting integrated circuits
US12376501B2 (en) 2020-05-11 2025-07-29 1372934 B.C. Ltd. Kinetic inductance devices, methods for fabricating kinetic inductance devices, and articles employing the same
CN111933788B (zh) * 2020-08-11 2024-05-31 中国科学院紫金山天文台 一种制备高质量超导隧道结电路的方法
US12392823B2 (en) 2021-11-05 2025-08-19 D-Wave Systems Inc. Systems and methods for on-chip noise measurements
CN117119876A (zh) * 2023-03-24 2023-11-24 合肥国家实验室 约瑟夫森结的制备方法、约瑟夫森结及其应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6394692A (ja) * 1986-10-09 1988-04-25 Agency Of Ind Science & Technol ジヨセフソン接合素子の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548834A (en) * 1982-05-31 1985-10-22 Nec Corporation Method of producing a Josephson tunnel barrier
US4589961A (en) * 1984-08-31 1986-05-20 Sperry Corporation Aluminum mask anodization with lift-off for patterning Josephson junction devices
US4999280A (en) * 1989-03-17 1991-03-12 International Business Machines Corporation Spray silylation of photoresist images

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6394692A (ja) * 1986-10-09 1988-04-25 Agency Of Ind Science & Technol ジヨセフソン接合素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199419A1 (ja) 2022-04-13 2023-10-19 富士通株式会社 ジョセフソン接合素子、量子デバイス及びジョセフソン接合素子の製造方法

Also Published As

Publication number Publication date
EP0476844A1 (en) 1992-03-25

Similar Documents

Publication Publication Date Title
JPH05145132A (ja) 接合領域を正確に制御するジヨセフソン・トンネル接合の製作方法
US4548834A (en) Method of producing a Josephson tunnel barrier
US4589961A (en) Aluminum mask anodization with lift-off for patterning Josephson junction devices
JP3210657B2 (ja) ヘテロ接合バイポーラトランジスタ
JPS6161280B2 (ja)
JP2584003B2 (ja) 超電導素子及びその製造方法
US5286336A (en) Submicron Josephson junction and method for its fabrication
JP2002299705A (ja) 微小面積トンネル接合の作製方法
JPS5967675A (ja) ジヨセフソン集積回路装置の製造方法
JP3416898B2 (ja) 半導体結合超伝導素子の製造方法
JPS6258678B2 (ja)
JP2727648B2 (ja) 超電導素子の製造方法
JP2951056B2 (ja) 電界効果トランジスタの製造方法
JPS62216369A (ja) 薄膜トランジスタの製造方法
JP3627705B2 (ja) 電極の形成方法
JPH0511432B2 (ja)
KR100334404B1 (ko) 고온 초전도체 소자의 제조 방법
JPS62224988A (ja) トンネル型ジヨセフソン素子の製造方法
TW495554B (en) Method to manufacture a layer of metal oxide or a structured layer of metal oxide
JPS59222970A (ja) Ｐｉｎダイオ−ドペレツト
JP2986151B2 (ja) 超伝導平面回路の製造方法
JPS6258677B2 (ja)
JPH0722606A (ja) 半導体装置の製造方法
JPH0149025B2 (ja)
JPH04274124A (ja) 微小真空素子