JPH05145341A - 水晶発振器 - Google Patents
水晶発振器Info
- Publication number
- JPH05145341A JPH05145341A JP3329662A JP32966291A JPH05145341A JP H05145341 A JPH05145341 A JP H05145341A JP 3329662 A JP3329662 A JP 3329662A JP 32966291 A JP32966291 A JP 32966291A JP H05145341 A JPH05145341 A JP H05145341A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- channel mos
- mos transistor
- gate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 40
- 230000010355 oscillation Effects 0.000 claims abstract description 48
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【構成】 第１のインバータ１１の出力を、第２のイン
バータ１３のゲートと第３のインバータ１５のゲートと
に接続し、第２のインバータ１３の出力をＰチャネルＭ
ＯＳトランジスタ１７のゲートに接続し、第３のインバ
ータ１５の出力をＮチャネルＭＯＳトランジスタ１９の
ゲートに接続し、第１のインバータ１１のゲートと、Ｐ
チャネルＭＯＳトランジスタ１７とＮチャネルＭＯＳト
ランジスタ１９のドレイン同士の接続点２０とを、帰還
抵抗３で接続することにより反転増幅器を形成し、この
反転増幅器を発振回路に用いた水晶発振器とする。 【効果】 貫通電流をなくすことにより、水晶発振器の
消費電流を減少させることができる。
バータ１３のゲートと第３のインバータ１５のゲートと
に接続し、第２のインバータ１３の出力をＰチャネルＭ
ＯＳトランジスタ１７のゲートに接続し、第３のインバ
ータ１５の出力をＮチャネルＭＯＳトランジスタ１９の
ゲートに接続し、第１のインバータ１１のゲートと、Ｐ
チャネルＭＯＳトランジスタ１７とＮチャネルＭＯＳト
ランジスタ１９のドレイン同士の接続点２０とを、帰還
抵抗３で接続することにより反転増幅器を形成し、この
反転増幅器を発振回路に用いた水晶発振器とする。 【効果】 貫通電流をなくすことにより、水晶発振器の
消費電流を減少させることができる。
Description
【０００１】
【産業上の利用分野】本発明は反転増幅器を用いる水晶
発振器の構成に関する。
発振器の構成に関する。
【０００２】
【従来の技術】近年電子機器の小型化の進展はめざまし
く、ノートブックパソコンのような携帯型のコンピュー
タや、携帯電話などの普及が進んでいる。これらの携帯
型の電子機器類は、システムの内部に発振周波数の安定
な基準信号源を必要とするものが多く、そのような基準
信号源としてもっとも多用されているのが水晶発振器で
ある。
く、ノートブックパソコンのような携帯型のコンピュー
タや、携帯電話などの普及が進んでいる。これらの携帯
型の電子機器類は、システムの内部に発振周波数の安定
な基準信号源を必要とするものが多く、そのような基準
信号源としてもっとも多用されているのが水晶発振器で
ある。
【０００３】水晶発振器は発振回路と、出力バッファな
どのその他の部分とで構成される。このうち発振回路に
ついては、通常は以下に示すような簡単な構成で実現さ
れている。
どのその他の部分とで構成される。このうち発振回路に
ついては、通常は以下に示すような簡単な構成で実現さ
れている。
【０００４】すなわち、発振回路は、インバータの入力
と出力とを抵抗で接続して反転増幅器とし、この反転増
幅器の入力と出力とのあいだに水晶振動子を接続し、さ
らにこの水晶振動子の両端と電源とのあいだに、それぞ
れコンデンサを接続するというものである。
と出力とを抵抗で接続して反転増幅器とし、この反転増
幅器の入力と出力とのあいだに水晶振動子を接続し、さ
らにこの水晶振動子の両端と電源とのあいだに、それぞ
れコンデンサを接続するというものである。
【０００５】この発振回路に用いられるインバータは、
発振の起動や発振の維持の役割を担っているもので、一
般に発振インバータと称せられる。またこの発振回路に
用いられる抵抗は、発振インバータの動作点を定めて反
転増幅器として働かせるためのものであり、一般に帰還
抵抗と称せられる。
発振の起動や発振の維持の役割を担っているもので、一
般に発振インバータと称せられる。またこの発振回路に
用いられる抵抗は、発振インバータの動作点を定めて反
転増幅器として働かせるためのものであり、一般に帰還
抵抗と称せられる。
【０００６】以下図面を用いて従来例における水晶発振
器の構成を説明する。図５は発振インバータと帰還抵抗
と水晶振動子とコンデンサとを用いた従来の構成の水晶
発振器における発振回路部分を示す回路図である。なお
水晶発振器には、図５に示す発振回路以外に、出力バッ
ファなどが含まれるが、それらについては詳細な説明を
省略する。
器の構成を説明する。図５は発振インバータと帰還抵抗
と水晶振動子とコンデンサとを用いた従来の構成の水晶
発振器における発振回路部分を示す回路図である。なお
水晶発振器には、図５に示す発振回路以外に、出力バッ
ファなどが含まれるが、それらについては詳細な説明を
省略する。
【０００７】図５に示すように、発振インバータ１と帰
還抵抗３と水晶振動子５とを並列に接続し、それらの接
続点と電源との間に、コンデンサ７およびコンデンサ９
をそれぞれ接続している。
還抵抗３と水晶振動子５とを並列に接続し、それらの接
続点と電源との間に、コンデンサ７およびコンデンサ９
をそれぞれ接続している。
【０００８】
【発明が解決しようとする課題】図５に示す前述のよう
な従来の水晶発振器は、簡単な回路構成で発振器が実現
できるという点では優れているが、反面発振回路の消費
電流が多くなるという欠点を有している。これは後述す
るように、発振インバータの高電位の電源から低電位の
電源に向かって流れる貫通電流に起因している。とくに
コンピュータに搭載されるクロックジェネレータなどの
ように、電源電圧が３Ｖ以上で、かつ発振周波数が数Ｍ
Ｈｚ以上の水晶発振器においては、消費電流の増大が著
しい。このため、水晶発振器を搭載する携帯型の電子機
器においては、電池寿命が短くなるという問題がある。
な従来の水晶発振器は、簡単な回路構成で発振器が実現
できるという点では優れているが、反面発振回路の消費
電流が多くなるという欠点を有している。これは後述す
るように、発振インバータの高電位の電源から低電位の
電源に向かって流れる貫通電流に起因している。とくに
コンピュータに搭載されるクロックジェネレータなどの
ように、電源電圧が３Ｖ以上で、かつ発振周波数が数Ｍ
Ｈｚ以上の水晶発振器においては、消費電流の増大が著
しい。このため、水晶発振器を搭載する携帯型の電子機
器においては、電池寿命が短くなるという問題がある。
【０００９】本発明の目的は、上記課題点を解決し、電
源電圧が３Ｖ以上で、かつ発振周波数が数ＭＨｚ以上の
水晶発振器であっても、消費電流の増加が少ない発振回
路を提供することである。
源電圧が３Ｖ以上で、かつ発振周波数が数ＭＨｚ以上の
水晶発振器であっても、消費電流の増加が少ない発振回
路を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明の発振回路は、下記記載の構成を採用する。
に本発明の発振回路は、下記記載の構成を採用する。
【００１１】本発明の発振回路は、論理が反転する電圧
が電源電圧のほぼ１／２である第１の論理素子と、論理
が反転する電圧が電源電圧の１／２より高い第２の論理
素子と、論理が反転する電圧が電源電圧の１／２より低
い第３の論理素子と、ドレイン同士を接続したＰチャネ
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
とを有し、第１の論理素子の出力を第２の論理素子のゲ
ートと第３の論理素子のゲートとに接続し、第２の論理
素子の出力をＰチャネルＭＯＳトランジスタのゲートに
接続し、第３の論理素子の出力をＮチャネルＭＯＳトラ
ンジスタのゲートに接続し、さらに第１の論理素子のゲ
ートと、ＰチャネルＭＯＳトランジスタとＮチャネルＭ
ＯＳトランジスタのドレインとを、帰還抵抗で接続する
ことにより反転増幅器を形成し、この反転増幅器を発振
回路に用いることを特徴としている。
が電源電圧のほぼ１／２である第１の論理素子と、論理
が反転する電圧が電源電圧の１／２より高い第２の論理
素子と、論理が反転する電圧が電源電圧の１／２より低
い第３の論理素子と、ドレイン同士を接続したＰチャネ
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
とを有し、第１の論理素子の出力を第２の論理素子のゲ
ートと第３の論理素子のゲートとに接続し、第２の論理
素子の出力をＰチャネルＭＯＳトランジスタのゲートに
接続し、第３の論理素子の出力をＮチャネルＭＯＳトラ
ンジスタのゲートに接続し、さらに第１の論理素子のゲ
ートと、ＰチャネルＭＯＳトランジスタとＮチャネルＭ
ＯＳトランジスタのドレインとを、帰還抵抗で接続する
ことにより反転増幅器を形成し、この反転増幅器を発振
回路に用いることを特徴としている。
【００１２】
【作用】従来の水晶発振器の消費電流は、発振の起動や
発振の維持のために必要な電流と、発振には寄与しない
無駄な電流との合計になっている。発振のために必要な
電流とは、発振インバータが水晶振動子やコンデンサな
どの負荷を駆動するための電流であり、発振インバータ
の充放電電流とも呼ばれる。一方発振には寄与しない無
駄な電流とは、発振インバータが動作を反転する際に、
発振インバータ内を高電位の電源から低電位の電源に向
かって流れる電流であり、一般に発振インバータの貫通
電流と呼ばれている。
発振の維持のために必要な電流と、発振には寄与しない
無駄な電流との合計になっている。発振のために必要な
電流とは、発振インバータが水晶振動子やコンデンサな
どの負荷を駆動するための電流であり、発振インバータ
の充放電電流とも呼ばれる。一方発振には寄与しない無
駄な電流とは、発振インバータが動作を反転する際に、
発振インバータ内を高電位の電源から低電位の電源に向
かって流れる電流であり、一般に発振インバータの貫通
電流と呼ばれている。
【００１３】発振インバータの充放電電流は、発振周波
数および電源電圧に比例する。これに対し、発振インバ
ータの貫通電流は、発振周波数には比例するが、電源電
圧の増加に対しては指数関数的に増大するという性質が
ある。したがって、本発明の目的を達成するためには、
この貫通電流を抑制することが必要である。
数および電源電圧に比例する。これに対し、発振インバ
ータの貫通電流は、発振周波数には比例するが、電源電
圧の増加に対しては指数関数的に増大するという性質が
ある。したがって、本発明の目的を達成するためには、
この貫通電流を抑制することが必要である。
【００１４】本発明における発振回路の構成において
は、発振の起動や発振の維持の役割を主に担っているの
は、ドレイン同士を接続したＰチャネルＭＯＳトランジ
スタとＮチャネルＭＯＳトランジスタである。そして、
ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトラ
ンジスタとが同時にオン状態になってしまうと、従来の
水晶発振器と同程度の貫通電流が流れてしまい、消費電
流を減少させることができない。このため、反転電圧の
異なる第２の論理素子と第３の論理素子とを用いて、Ｐ
チャネルＭＯＳトランジスタとＮチャネルＭＯＳトラン
ジスタとが同時にオン状態にならないようにしている。
さらに、第２の論理素子と第３の論理素子のゲートを第
１の論理素子で駆動することにより、全体として信号の
位相を反転させ、これに帰還抵抗を加えて反転増幅器を
形成している。
は、発振の起動や発振の維持の役割を主に担っているの
は、ドレイン同士を接続したＰチャネルＭＯＳトランジ
スタとＮチャネルＭＯＳトランジスタである。そして、
ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトラ
ンジスタとが同時にオン状態になってしまうと、従来の
水晶発振器と同程度の貫通電流が流れてしまい、消費電
流を減少させることができない。このため、反転電圧の
異なる第２の論理素子と第３の論理素子とを用いて、Ｐ
チャネルＭＯＳトランジスタとＮチャネルＭＯＳトラン
ジスタとが同時にオン状態にならないようにしている。
さらに、第２の論理素子と第３の論理素子のゲートを第
１の論理素子で駆動することにより、全体として信号の
位相を反転させ、これに帰還抵抗を加えて反転増幅器を
形成している。
【００１５】
【実施例】以下図面により本発明の一実施例を詳述す
る。図１は本発明の構成における水晶発振器の発振回路
部分を示す回路図であり、論理素子としてインバータを
用いた一実施例である。図１において、従来の構成を示
す図５と同一要素には同一番号を付し、説明を省略す
る。また出力バッファなど発振回路以外の部分について
は、詳細な説明を省略する。
る。図１は本発明の構成における水晶発振器の発振回路
部分を示す回路図であり、論理素子としてインバータを
用いた一実施例である。図１において、従来の構成を示
す図５と同一要素には同一番号を付し、説明を省略す
る。また出力バッファなど発振回路以外の部分について
は、詳細な説明を省略する。
【００１６】図１に示すように、第１のインバータ１１
の出力を、第２のインバータ１３のゲートと第３のイン
バータ１５のゲートとに接続する。第２のインバータ１
３の出力は、ＰチャネルＭＯＳトランジスタ１７のゲー
トに接続し、第３のインバータ１５の出力は、Ｎチャネ
ルＭＯＳトランジスタ１９のゲートに接続する。
の出力を、第２のインバータ１３のゲートと第３のイン
バータ１５のゲートとに接続する。第２のインバータ１
３の出力は、ＰチャネルＭＯＳトランジスタ１７のゲー
トに接続し、第３のインバータ１５の出力は、Ｎチャネ
ルＭＯＳトランジスタ１９のゲートに接続する。
【００１７】ＰチャネルＭＯＳトランジスタ１７のソー
スは、高電位側の電源に接続し、ＮチャネルＭＯＳトラ
ンジスタ１９のソースは、低電位側の電源に接続する。
スは、高電位側の電源に接続し、ＮチャネルＭＯＳトラ
ンジスタ１９のソースは、低電位側の電源に接続する。
【００１８】さらに、ＰチャネルＭＯＳトランジスタ１
７とＮチャネルＭＯＳトランジスタ１９とのドレイン同
士を接続し、このドレイン同士を接続した接続点２０
と、第１のインバータ１１のゲートとの間に、帰還抵抗
３を接続して反転増幅器を形成する。
７とＮチャネルＭＯＳトランジスタ１９とのドレイン同
士を接続し、このドレイン同士を接続した接続点２０
と、第１のインバータ１１のゲートとの間に、帰還抵抗
３を接続して反転増幅器を形成する。
【００１９】この帰還抵抗３と並列に水晶振動子５を接
続し、これらの接続点と電源とのあいだにコンデンサ７
およびコンデンサ９を接続して発振回路を構成する点
は、従来の水晶発振器と同様である。
続し、これらの接続点と電源とのあいだにコンデンサ７
およびコンデンサ９を接続して発振回路を構成する点
は、従来の水晶発振器と同様である。
【００２０】ＣＭＯＳ（相補型電界効果トランジスタ）
の場合、インバータは、ＰチャネルＭＯＳトランジスタ
とＮチャネルＭＯＳトランジスタとで構成される。
の場合、インバータは、ＰチャネルＭＯＳトランジスタ
とＮチャネルＭＯＳトランジスタとで構成される。
【００２１】このとき、ＰチャネルＭＯＳトランジスタ
とＮチャネルＭＯＳトランジスタとのそれぞれのチャネ
ル長とチャネル幅とが同一であるならば、そのインバー
タの反転電圧は、電源電圧の１／２よりも低くなる。こ
れはホールの移動度が電子の移動度の約１／３であるこ
とに起因しており、ＮチャネルＭＯＳトランジスタとＰ
チャネルＭＯＳトランジスタとのそれぞれのチャネル長
とチャネル幅とが同一ならば、電源電圧の１／２よりも
低い電圧がゲートに印加された場合に、ＰチャネルＭＯ
Ｓトランジスタの抵抗とＮチャネルＭＯＳトランジスタ
の抵抗とが等しくなるからである。
とＮチャネルＭＯＳトランジスタとのそれぞれのチャネ
ル長とチャネル幅とが同一であるならば、そのインバー
タの反転電圧は、電源電圧の１／２よりも低くなる。こ
れはホールの移動度が電子の移動度の約１／３であるこ
とに起因しており、ＮチャネルＭＯＳトランジスタとＰ
チャネルＭＯＳトランジスタとのそれぞれのチャネル長
とチャネル幅とが同一ならば、電源電圧の１／２よりも
低い電圧がゲートに印加された場合に、ＰチャネルＭＯ
Ｓトランジスタの抵抗とＮチャネルＭＯＳトランジスタ
の抵抗とが等しくなるからである。
【００２２】インバータの反転電圧を電源電圧の１／２
にするためには、電源電圧の１／２の電圧がゲートに印
加された場合に、ＰチャネルＭＯＳトランジスタの抵抗
とＮチャネルＭＯＳトランジスタの抵抗とが等しくなる
ように、チャネル長とチャネル幅とを決定すればよい。
にするためには、電源電圧の１／２の電圧がゲートに印
加された場合に、ＰチャネルＭＯＳトランジスタの抵抗
とＮチャネルＭＯＳトランジスタの抵抗とが等しくなる
ように、チャネル長とチャネル幅とを決定すればよい。
【００２３】通常はチャネル長を固定し、チャネル幅を
移動度に応じて決定する方法がとられている。
移動度に応じて決定する方法がとられている。
【００２４】そこで図１においては、第１のインバータ
１１を構成するＰチャネルＭＯＳトランジスタとＮチャ
ネルＭＯＳトランジスタの、チャネル長は同一とし、チ
ャネル幅の比を約３対１として、第１のインバータ１１
の反転電圧が、電源電圧の約１／２になるようにしてい
る。これは発振の効率を最大にするためである。
１１を構成するＰチャネルＭＯＳトランジスタとＮチャ
ネルＭＯＳトランジスタの、チャネル長は同一とし、チ
ャネル幅の比を約３対１として、第１のインバータ１１
の反転電圧が、電源電圧の約１／２になるようにしてい
る。これは発振の効率を最大にするためである。
【００２５】第２のインバータ１３を構成するＰチャネ
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
の場合は、チャネル幅の比を３対１よりも大きくしてお
き、第２のインバータ１３の反転電圧が、電源電圧の１
／２よりも高くなるようにしている。
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
の場合は、チャネル幅の比を３対１よりも大きくしてお
き、第２のインバータ１３の反転電圧が、電源電圧の１
／２よりも高くなるようにしている。
【００２６】一方、第３のインバータ１５を構成するＰ
チャネルＭＯＳトランジスタとＮチャネルＭＯＳトラン
ジスタの場合は、チャネル幅の比を３対１よりも小さく
しておき、第３のインバータ１５の反転電圧が、電源電
圧の１／２よりも低くなるようにしている。
チャネルＭＯＳトランジスタとＮチャネルＭＯＳトラン
ジスタの場合は、チャネル幅の比を３対１よりも小さく
しておき、第３のインバータ１５の反転電圧が、電源電
圧の１／２よりも低くなるようにしている。
【００２７】次に図１における各インバータと各ＭＯＳ
トランジスタとが、どのように動作し合って本発明の目
的を達成しているかを詳述する。
トランジスタとが、どのように動作し合って本発明の目
的を達成しているかを詳述する。
【００２８】まず第１のインバータ１１の入力信号が、
低電位から高電位に移る場合について述べる。第１のイ
ンバータ１１の入力信号が低電位である瞬間には、第１
のインバータ１１の出力は高電位であり、したがって第
２のインバータ１３と第３のインバータ１５の出力は低
電位である。するとこの瞬間には、ＰチャネルＭＯＳト
ランジスタ１７はオン、ＮチャネルＭＯＳトランジスタ
１９はオフの状態になっているから、これらのＭＯＳト
ランジスタのドレイン同士の接続点２０は高電位であ
る。
低電位から高電位に移る場合について述べる。第１のイ
ンバータ１１の入力信号が低電位である瞬間には、第１
のインバータ１１の出力は高電位であり、したがって第
２のインバータ１３と第３のインバータ１５の出力は低
電位である。するとこの瞬間には、ＰチャネルＭＯＳト
ランジスタ１７はオン、ＮチャネルＭＯＳトランジスタ
１９はオフの状態になっているから、これらのＭＯＳト
ランジスタのドレイン同士の接続点２０は高電位であ
る。
【００２９】このドレイン同士の接続点２０の高電位が
第１のインバータ１１のゲートに伝えられ、第１のイン
バータ１１の入力信号は、低電位から高電位に向かって
上昇を始める。それにつれて第１のインバータ１１の出
力は、高電位から低電位に向かって下降を始める。
第１のインバータ１１のゲートに伝えられ、第１のイン
バータ１１の入力信号は、低電位から高電位に向かって
上昇を始める。それにつれて第１のインバータ１１の出
力は、高電位から低電位に向かって下降を始める。
【００３０】すると第２のインバータ１３の反転電圧は
電源電圧の１／２よりも高いから、第１のインバータ１
１の出力が電源電圧の１／２に達する前に、第２のイン
バータ１３の出力は反転して高電位となり、このときＰ
チャネルＭＯＳトランジスタ１７はオフの状態になる。
この時点では、まだ第３のインバータ１５は反転しない
から、その出力は低電位のままであり、したがってＮチ
ャネルＭＯＳトランジスタ１９はオフの状態を維持して
いる。
電源電圧の１／２よりも高いから、第１のインバータ１
１の出力が電源電圧の１／２に達する前に、第２のイン
バータ１３の出力は反転して高電位となり、このときＰ
チャネルＭＯＳトランジスタ１７はオフの状態になる。
この時点では、まだ第３のインバータ１５は反転しない
から、その出力は低電位のままであり、したがってＮチ
ャネルＭＯＳトランジスタ１９はオフの状態を維持して
いる。
【００３１】第１のインバータ１１の出力がさらに下降
し、電源電圧の１／２よりも低くなると、第３のインバ
ータ１５も反転して出力が高電位となり、ＮチャネルＭ
ＯＳトランジスタ１９がオン状態となって、そのドレイ
ンは低電位になる。
し、電源電圧の１／２よりも低くなると、第３のインバ
ータ１５も反転して出力が高電位となり、ＮチャネルＭ
ＯＳトランジスタ１９がオン状態となって、そのドレイ
ンは低電位になる。
【００３２】次にこの逆の動作について詳述する。この
場合は、前述の動作の最後の状態が初期状態であるか
ら、第１のインバータ１１の入力は高電位、出力は低電
位であり、第２のインバータ１３と第３のインバータ１
５の出力は高電位、ＰチャネルＭＯＳトランジスタ１７
はオフ、ＮチャネルＭＯＳトランジスタ１９はオンの状
態であり、これらのＭＯＳトランジスタのドレイン同士
の接続点２０は低電位である。
場合は、前述の動作の最後の状態が初期状態であるか
ら、第１のインバータ１１の入力は高電位、出力は低電
位であり、第２のインバータ１３と第３のインバータ１
５の出力は高電位、ＰチャネルＭＯＳトランジスタ１７
はオフ、ＮチャネルＭＯＳトランジスタ１９はオンの状
態であり、これらのＭＯＳトランジスタのドレイン同士
の接続点２０は低電位である。
【００３３】このドレイン同士の接続点２０の低電位が
第１のインバータ１１のゲートに伝えられ、第１のイン
バータ１１の入力信号は、高電位から低電位に向かって
下降を始める。それにつれて第１のインバータ１１の出
力は、低電位から高電位に向かって上昇を始める。
第１のインバータ１１のゲートに伝えられ、第１のイン
バータ１１の入力信号は、高電位から低電位に向かって
下降を始める。それにつれて第１のインバータ１１の出
力は、低電位から高電位に向かって上昇を始める。
【００３４】すると第３のインバータ１５の反転電圧は
電源電圧の１／２よりも低いから、第１のインバータ１
１の出力が電源電圧の１／２に達する前に、第３のイン
バータ１５の出力は反転して低電位となり、このときＮ
チャネルＭＯＳトランジスタ１９はオフの状態になる。
この時点では、まだ第２のインバータ１３は反転しない
から、その出力は高電位のままであり、したがってＰチ
ャネルＭＯＳトランジスタ１７はオフの状態を維持して
いる。
電源電圧の１／２よりも低いから、第１のインバータ１
１の出力が電源電圧の１／２に達する前に、第３のイン
バータ１５の出力は反転して低電位となり、このときＮ
チャネルＭＯＳトランジスタ１９はオフの状態になる。
この時点では、まだ第２のインバータ１３は反転しない
から、その出力は高電位のままであり、したがってＰチ
ャネルＭＯＳトランジスタ１７はオフの状態を維持して
いる。
【００３５】第１のインバータ１１の出力がさらに上昇
し、電源電圧の１／２よりも高くなると、第２のインバ
ータ１３も反転して出力が低電位となり、ＰチャネルＭ
ＯＳトランジスタ１７がオン状態となって、そのドレイ
ンは高電位になる。
し、電源電圧の１／２よりも高くなると、第２のインバ
ータ１３も反転して出力が低電位となり、ＰチャネルＭ
ＯＳトランジスタ１７がオン状態となって、そのドレイ
ンは高電位になる。
【００３６】以上の動作の説明で明らかなように、第２
のインバータ１３の反転電圧が電源電圧の１／２よりも
高いことにより、ＰチャネルＭＯＳトランジスタ１７
は、オン状態からオフ状態になるタイミングは早く、オ
フ状態からオン状態になるタイミングは遅い。
のインバータ１３の反転電圧が電源電圧の１／２よりも
高いことにより、ＰチャネルＭＯＳトランジスタ１７
は、オン状態からオフ状態になるタイミングは早く、オ
フ状態からオン状態になるタイミングは遅い。
【００３７】同様に、第３のインバータ１５の反転電圧
が電源電圧の１／２よりも低いことにより、Ｎチャネル
ＭＯＳトランジスタ１９も、オン状態からオフ状態にな
るタイミングは早く、オフ状態からオン状態になるタイ
ミングは遅い。
が電源電圧の１／２よりも低いことにより、Ｎチャネル
ＭＯＳトランジスタ１９も、オン状態からオフ状態にな
るタイミングは早く、オフ状態からオン状態になるタイ
ミングは遅い。
【００３８】このようにタイミングをずらすことによっ
て、両方のＭＯＳトランジスタが同時にオン状態になる
ことがなくなり、したがってＰチャネルＭＯＳトランジ
スタ１７とＮチャネルＭＯＳトランジスタ１９とを通し
ての貫通電流はなくなるのである。
て、両方のＭＯＳトランジスタが同時にオン状態になる
ことがなくなり、したがってＰチャネルＭＯＳトランジ
スタ１７とＮチャネルＭＯＳトランジスタ１９とを通し
ての貫通電流はなくなるのである。
【００３９】なお、第１のインバータ１１と第２のイン
バータ１３と第３のインバータ１５とは、動作の反転の
際に貫通電流が流れるが、これらのインバータは、それ
ぞれ後段のインバータやＭＯＳトランジスタのゲートを
駆動するだけの能力があればよいから、チャネル幅は短
くて良い。したがって、貫通電流も小さくすることがで
きる。
バータ１３と第３のインバータ１５とは、動作の反転の
際に貫通電流が流れるが、これらのインバータは、それ
ぞれ後段のインバータやＭＯＳトランジスタのゲートを
駆動するだけの能力があればよいから、チャネル幅は短
くて良い。したがって、貫通電流も小さくすることがで
きる。
【００４０】次に本発明により、どの程度発振回路の消
費電流が抑制できるかについて、実施例を示す。図２の
グラフは、発振周波数が１２．８ＭＨｚの水晶振動子を
用いた水晶発振器の、消費電流と電源電圧との関係を示
した一実施例であり、従来例の水晶発振器の消費電流を
曲線２１に、また本発明の発振回路の消費電流を曲線２
３にそれぞれ示す。
費電流が抑制できるかについて、実施例を示す。図２の
グラフは、発振周波数が１２．８ＭＨｚの水晶振動子を
用いた水晶発振器の、消費電流と電源電圧との関係を示
した一実施例であり、従来例の水晶発振器の消費電流を
曲線２１に、また本発明の発振回路の消費電流を曲線２
３にそれぞれ示す。
【００４１】図２から明らかなように、従来例の発振回
路の消費電流を示す曲線２１は、電源電圧の増加に対し
指数関数的に増大しており、貫通電流の特徴を示してい
る。これに対し、本発明による発振回路の消費電流を示
す曲線２３は、電源電圧の増加に対し直線的に増加して
おり、充放電電流の特徴を示している。したがって、本
発明によれば、発振回路の貫通電流を抑制でき、消費電
流の増加を抑えることができることが明かである。
路の消費電流を示す曲線２１は、電源電圧の増加に対し
指数関数的に増大しており、貫通電流の特徴を示してい
る。これに対し、本発明による発振回路の消費電流を示
す曲線２３は、電源電圧の増加に対し直線的に増加して
おり、充放電電流の特徴を示している。したがって、本
発明によれば、発振回路の貫通電流を抑制でき、消費電
流の増加を抑えることができることが明かである。
【００４２】このような貫通電流の抑制により、図２の
実施例においては、たとえば電源電圧が５Ｖの場合、約
４３％の消費電流の減少が達成されている。
実施例においては、たとえば電源電圧が５Ｖの場合、約
４３％の消費電流の減少が達成されている。
【００４３】消費電流の減少の度合いは、発振周波数や
電源電圧によって異なり、一律ではないが、携帯型の電
子機器において問題となる条件、すなわち電源電圧が３
Ｖ以上で、かつ発振周波数が数ＭＨｚ以上である水晶発
振器においては、本発明により消費電流を減少させるこ
とができるのである。
電源電圧によって異なり、一律ではないが、携帯型の電
子機器において問題となる条件、すなわち電源電圧が３
Ｖ以上で、かつ発振周波数が数ＭＨｚ以上である水晶発
振器においては、本発明により消費電流を減少させるこ
とができるのである。
【００４４】次に本発明の他の実施例について述べる。
図１の実施例においては、論理素子であるインバータを
構成するＰチャネルＭＯＳトランジスタとＮチャネルＭ
ＯＳトランジスタとのチャネル幅を変えることにより、
論理が反転する電圧の異なる論理素子を形成したが、論
理が反転する電圧を変える手段はどのようなものであっ
てもよい。
図１の実施例においては、論理素子であるインバータを
構成するＰチャネルＭＯＳトランジスタとＮチャネルＭ
ＯＳトランジスタとのチャネル幅を変えることにより、
論理が反転する電圧の異なる論理素子を形成したが、論
理が反転する電圧を変える手段はどのようなものであっ
てもよい。
【００４５】たとえば図３は、第２のインバータ１３と
第３のインバータ１５の片方の電源側に抵抗２４を付加
することによって、論理が反転する電圧を変化させた論
理素子を形成し、それを用いて本発明の構成を実現した
一実施例である。
第３のインバータ１５の片方の電源側に抵抗２４を付加
することによって、論理が反転する電圧を変化させた論
理素子を形成し、それを用いて本発明の構成を実現した
一実施例である。
【００４６】抵抗２４の値は、第２のインバータ１３
や、第３のインバータ１５を構成するＰチャネルＭＯＳ
トランジスタとＮチャネルＭＯＳトランジスタにおい
て、電源電圧の１／２の電圧がゲートに印加されたとき
のチャネル抵抗の値と、同程度の大きさにしている。
や、第３のインバータ１５を構成するＰチャネルＭＯＳ
トランジスタとＮチャネルＭＯＳトランジスタにおい
て、電源電圧の１／２の電圧がゲートに印加されたとき
のチャネル抵抗の値と、同程度の大きさにしている。
【００４７】また図４は、論理が反転する電圧が電源電
圧の１／２より高い論理素子として２入力ＮＡＮＤ回路
を用い、論理が反転する電圧が電源電圧の１／２より低
い論理素子として２入力ＮＯＲ回路を用いて、本発明の
構成を実現した一実施例である。
圧の１／２より高い論理素子として２入力ＮＡＮＤ回路
を用い、論理が反転する電圧が電源電圧の１／２より低
い論理素子として２入力ＮＯＲ回路を用いて、本発明の
構成を実現した一実施例である。
【００４８】当然ながら、この図４に示すＮＡＮＤ回路
２５とＮＯＲ回路２７とは、どちらも前段のインバータ
１２によって動作の制御が行われなければならない。し
たがって、ＮＡＮＤ回路２５の２つのゲートのうち、前
段のインバータ１２に接続していない側は、高電位側の
電源に接続し、またＮＯＲ回路２７の２つのゲートのう
ち、前段のインバータ１２に接続していない側は、低電
位側の電源に接続しておく必要がある。
２５とＮＯＲ回路２７とは、どちらも前段のインバータ
１２によって動作の制御が行われなければならない。し
たがって、ＮＡＮＤ回路２５の２つのゲートのうち、前
段のインバータ１２に接続していない側は、高電位側の
電源に接続し、またＮＯＲ回路２７の２つのゲートのう
ち、前段のインバータ１２に接続していない側は、低電
位側の電源に接続しておく必要がある。
【００４９】図３および図４における実施例の動作は、
図１における実施例の動作と同様であり、詳細な説明は
省略する。
図１における実施例の動作と同様であり、詳細な説明は
省略する。
【００５０】
【発明の効果】以上のように、水晶振動子やコンデンサ
を駆動するＰチャネルＭＯＳトランジスタとＮチャネル
ＭＯＳトランジスタの動作のタイミングをずらすことに
より、これらのＭＯＳトランジスタを流れる貫通電流を
なくすことができ、水晶発振器の消費電流を減少させる
ことができる。
を駆動するＰチャネルＭＯＳトランジスタとＮチャネル
ＭＯＳトランジスタの動作のタイミングをずらすことに
より、これらのＭＯＳトランジスタを流れる貫通電流を
なくすことができ、水晶発振器の消費電流を減少させる
ことができる。
【００５１】これにより電源電圧が３Ｖ以上で、かつ発
振周波数が数ＭＨｚ以上の水晶発振器であっても、消費
電流の増加が少ない発振回路を提供することが可能とな
り、その効果は非常に大きい。特に電池で駆動される携
帯型の電子機器に適用するならば、電池寿命を長くする
ことが可能となり、その効果は甚大である。
振周波数が数ＭＨｚ以上の水晶発振器であっても、消費
電流の増加が少ない発振回路を提供することが可能とな
り、その効果は非常に大きい。特に電池で駆動される携
帯型の電子機器に適用するならば、電池寿命を長くする
ことが可能となり、その効果は甚大である。
【図１】本発明の一実施例における水晶発振回路を示す
回路図である。
回路図である。
【図２】本発明の一実施例における水晶発振器の電源電
圧と消費電流との測定値を示すグラフである。
圧と消費電流との測定値を示すグラフである。
【図３】本発明の一実施例における水晶発振回路を示す
回路図である。
回路図である。
【図４】本発明の一実施例における水晶発振回路を示す
回路図である。
回路図である。
【図５】従来例における水晶発振回路を示す回路図であ
る。
る。
１ 発振インバータ ３ 帰還抵抗 ５ 水晶振動子 １１ 第１のインバータ １３ 第２のインバータ １５ 第３のインバータ １７ ＰチャネルＭＯＳトランジスタ １９ ＮチャネルＭＯＳトランジスタ
Claims (5)
- 【請求項１】 論理が反転する電圧が電源電圧のほぼ１
／２である第１の論理素子と、論理が反転する電圧が電
源電圧の１／２より高い第２の論理素子と、論理が反転
する電圧が電源電圧の１／２より低い第３の論理素子
と、ドレイン同士を接続したＰチャネルＭＯＳトランジ
スタとＮチャネルＭＯＳトランジスタとを有し、該第１
の論理素子の出力を該第２の論理素子のゲートと該第３
の論理素子のゲートとに接続し、前記第２の論理素子の
出力を前記ＰチャネルＭＯＳトランジスタのゲートに接
続し、前記第３の論理素子の出力を前記ＮチャネルＭＯ
Ｓトランジスタのゲートに接続し、前記第１の論理素子
のゲートと、前記ＰチャネルＭＯＳトランジスタと前記
ＮチャネルＭＯＳトランジスタのドレインとを、帰還抵
抗を介して接続することにより反転増幅器を形成し、該
反転増幅器を発振回路に用いることを特徴とする水晶発
振器。 - 【請求項２】 論理素子は、インバータ、ＮＡＮＤ回
路、ＮＯＲ回路から選択する１つ、あるいは複数個を組
合わせて用いることを特徴とする請求項１に記載の水晶
発振器。 - 【請求項３】 論理が反転する電圧が電源電圧のほぼ１
／２である第１のインバータと、論理が反転する電圧が
電源電圧の１／２より高い第２のインバータと、論理が
反転する電圧が電源電圧の１／２より低い第３のインバ
ータと、ドレイン同士を接続したＰチャネルＭＯＳトラ
ンジスタとＮチャネルＭＯＳトランジスタとを有し、前
記第１のインバータの出力を前記第２のインバータのゲ
ートと前記第３のインバータのゲートとに接続し、前記
第２のインバータの出力を前記ＰチャネルＭＯＳトラン
ジスタのゲートに接続し、前記第３のインバータの出力
を前記ＮチャネルＭＯＳトランジスタのゲートに接続
し、前記第１のインバータのゲートと、前記Ｐチャネル
ＭＯＳトランジスタと前記ＮチャネルＭＯＳトランジス
タのドレインとを、帰還抵抗を介して接続することによ
り反転増幅器を形成し、該反転増幅器を発振回路に用い
ることを特徴とする水晶発振器。 - 【請求項４】 論理が反転する電圧が電源電圧のほぼ１
／２である第１のインバータと、低電位の電源側に抵抗
を接続することによって、論理が反転する電圧を電源電
圧の１／２より高くした第２のインバータと、高電位の
電源側に抵抗を接続することによって、論理が反転する
電圧を電源電圧の１／２より低くした第３のインバータ
と、ドレイン同士を接続したＰチャネルＭＯＳトランジ
スタとＮチャネルＭＯＳトランジスタとを有し、前記第
１のインバータの出力を前記第２のインバータのゲート
と前記第３のインバータのゲートとに接続し、前記第２
のインバータの出力を前記ＰチャネルＭＯＳトランジス
タのゲートに接続し、前記第３のインバータの出力を前
記ＮチャネルＭＯＳトランジスタのゲートに接続し、前
記第１のインバータのゲートと、前記ＰチャネルＭＯＳ
トランジスタと前記ＮチャネルＭＯＳトランジスタのド
レインとを、帰還抵抗を介して接続することにより反転
増幅器を形成し、該反転増幅器を発振回路に用いること
を特徴とする水晶発振器。 - 【請求項５】 論理が反転する電圧が電源電圧のほぼ１
／２であるインバータと、２入力以上の入力ゲートを有
し、論理が反転する電圧が電源電圧の１／２より高いＮ
ＡＮＤ回路と、２入力以上の入力ゲートを有し、論理が
反転する電圧が電源電圧の１／２より低いＮＯＲ回路
と、ドレイン同士を接続したＰチャネルＭＯＳトランジ
スタとＮチャネルＭＯＳトランジスタとを有し、前記イ
ンバータの出力を、前記ＮＡＮＤ回路の１つのゲートと
前記ＮＯＲ回路の１つのゲートに接続し、前記ＮＡＮＤ
回路の他のゲートをすべて高電位側の電源に接続し、前
記ＮＯＲ回路の他のゲートをすべて低電位側の電源に接
続し、前記ＮＡＮＤ回路の出力を前記ＰチャネルＭＯＳ
トランジスタのゲートに接続し、前記ＮＯＲ回路の出力
を、前記ＮチャネルＭＯＳトランジスタのゲートに接続
し、前記インバータのゲートと、前記ＰチャネルＭＯＳ
トランジスタと前記ＮチャネルＭＯＳトランジスタのド
レインとを、帰還抵抗を介して接続することにより反転
増幅器を形成し、該反転増幅器を発振回路に用いること
を特徴とする水晶発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329662A JPH05145341A (ja) | 1991-11-20 | 1991-11-20 | 水晶発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329662A JPH05145341A (ja) | 1991-11-20 | 1991-11-20 | 水晶発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145341A true JPH05145341A (ja) | 1993-06-11 |
Family
ID=18223861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3329662A Pending JPH05145341A (ja) | 1991-11-20 | 1991-11-20 | 水晶発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023162736A1 (ja) * | 2022-02-24 | 2023-08-31 | ヌヴォトンテクノロジージャパン株式会社 | 発振回路、及びバッファ回路 |
-
1991
- 1991-11-20 JP JP3329662A patent/JPH05145341A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023162736A1 (ja) * | 2022-02-24 | 2023-08-31 | ヌヴォトンテクノロジージャパン株式会社 | 発振回路、及びバッファ回路 |
| US12476591B2 (en) | 2022-02-24 | 2025-11-18 | Nuvoton Technology Corporation Japan | Oscillator circuit and buffer circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239191B2 (en) | Level shifting circuit | |
| US4395774A (en) | Low power CMOS frequency divider | |
| US4617529A (en) | Ring oscillator with delay element and potential pulling circuit | |
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| JP3230655B2 (ja) | ダイナミック型ラッチ回路およびフリップフロップ回路 | |
| JPH07183780A (ja) | 出力バッファ回路 | |
| JPH10163826A (ja) | Ｃｍｏｓインバータの駆動方法及びシュミットトリガ回路 | |
| JPH08265108A (ja) | 電圧制御発振回路 | |
| US8008959B2 (en) | Flip-flop circuit that latches inputted data | |
| JPH09321596A (ja) | 差動信号生成回路 | |
| US20080030250A1 (en) | Flip-flop circuit | |
| JPH0766693A (ja) | リングオシレータ型ｖｃｏ | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPH05145341A (ja) | 水晶発振器 | |
| JPS63260316A (ja) | 発振回路 | |
| JP3346466B2 (ja) | シュミット・トリガ回路 | |
| CN109450411B (zh) | 锁存器及其驱动方法和芯片 | |
| US4783620A (en) | Constant voltage circuit having an operation-stop function | |
| JP3229900B2 (ja) | 水晶発振器 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| JPS60158717A (ja) | 温度補償付発振回路 | |
| JPH0296428A (ja) | 出力回路 | |
| JPH04175010A (ja) | 出力バッファ回路 | |
| KR100299050B1 (ko) | 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭 | |
| US11309875B2 (en) | Frequency doubler using recirculating delay circuit and method thereof |