JPH0514585Y2

JPH0514585Y2 -

Info

Publication number: JPH0514585Y2
Application number: JP16200786U
Authority: JP
Priority date: 1986-10-21
Filing date: 1986-10-21
Publication date: 1993-04-19
Anticipated expiration: 2001-10-21
Also published as: JPS6368229U

Description

【考案の詳細な説明】〈産業上の利用分野〉この考案は、スーパーヘテロダイン受信機の局
部発振装置に関する。

〈従来技術〉従来、上記の局部発振装置としては、例えば実
開昭61−70436号公報に開示されているものがあ
る。これは、電圧制御発振部と、基準周波数信号
を発振する基準発振部と、電圧制御発振部の出力
信号を分周するプログラマブルカウンタと、この
プログラマブルカウンタの分周出力信号と基準周
波数信号の位相差を検出する位相比較部と、この
位相比較部の出力信号に応じた制御電圧を電圧制
御発振部に供給するローパスフイルタとを用いた
PLLで、プログラマブルカウンタへプログラム
する分周比を変更して、電圧制御発振部の発振周
波数を変更するものである。

プログラマブルカウンタは、基準発振部及び位
相比較部と共に、１つのICに集積されており、
プログラマブルカウンタの分周数は、４桁の10進
数をBCDコードで表わしたデータによつて与え
られ、最高9999まで分周可能なものである。分周
数の設定は、まず分周数のどの桁を設定するのか
を指示する桁指定データ（例えば、１の桁なら
「1011」、10の桁なら「1100」、100の桁なら
「1101」、1000の桁なら「1110」）を４ビツトの入
力端子に与え、次に設定しようとする分周数の桁
のデータを表わす桁データを４ビツトの入力端子
に与えることを繰返して行なうものである。

そのため、合計８個の出力端子を有するリング
カウンタを設け、各奇数番目の出力端子とICの
４ビツト入力端子との間に、各桁指定データをそ
れぞれ発生するように設けたマトリクス回路を設
け、各偶数番目の出力端子とICの４ビツト入力
端子との間には、それぞれ桁データを発生するデ
イツプスイツチを設けてある。

この装置によれば、桁データを発生する各デイ
ツプスイツチの値を変更することによつて、電圧
制御発振部の発振周波数を変更できる。

〈考案が解決しようとする問題点〉上記の装置では、基準周波数信号の周波数を適
当に設定すれば、プログラマブルカウンタへ各デ
イツプスイツチから与えた桁データを表わす４桁
の数字と等しい周波数の信号を電圧制御発振部に
発振させることができる。しかし、一般に局部発
振装置の発振周波数と、受信しようとする信号の
周波数との間には、中間周波数分だけ差がある。
従つて、受信周波数を変更するたびに、その受信
周波数に中間周波数を加算した値または減算した
値を算出するか、受信周波数と局部発振周波数と
の換算表を予め作成しておき、それを見るかして
局部発振周波数をデイツプスイツチにて設定しな
ければならない。しかし、いちいち局部発振周波
数を算出するのは面倒であるし、換算表は紛失し
やすく、いつたん紛失すると、以後受信周波数の
変更ができなくなるという問題点があつた。

〈問題点を解決するための手段〉上記の問題点を解決するため、この考案は、上
述した従来のものと同様に、電圧制御発振部と、
基準発振部と、プログラマブルカウンタと、位相
比較部と、ローパスフイルタとを備える。さら
に、プログラマブルカウンタへ入力するデータの
桁数の２倍の出力端子を有し、クロツクパルスが
入力されるごとに出力を発生する出力端子が順に
移動する信号発生部を設け、この信号発生部の各
奇数番目の出力端子に出力が生じるごとにプログ
ラマブルカウンタの各入力端子にそれぞれ異なる
桁指定データを供給する第１のマトリクス回路を
設け、信号発生部の各偶数番目の出力端子に出力
が生じるごとに受信しようとする受信周波数のそ
れぞれ異なる桁の桁データを発生する桁データ発
生部を設け、信号発生部の各偶数番目の出力端子
に出力が生じるごとに各桁データを局部発振信号
の各桁データに変更するのにそれぞれ用いる修正
用データを生成する第２のマトリクス回路を設
け、桁データ発生部が発生する各桁データをこれ
に対応する修正用データ分だけシフトさせて、局
部発振信号の各桁データを算出し、プログラマブ
ルカウンタの各入力端子に供給する演算部を設け
てある。

〈作用〉この考案によれば、信号発振部が奇数番目の出
力端子に出力を生じると、第１のマトリクス回路
が桁指定データをプログラマブルカウンタに供給
する。これによつて、プログラマブルカウンタは
どの桁にデータを設定するかを決定する。この奇
数番目の出力端子の次の偶数番目の出力端子に出
力を生じると、桁データ発生部が受信周波数の桁
データを発生し、第２のマトリクス回路が修正用
データを発生する。これら桁データと修正用デー
タとは、先にプログラマブルカウンタが設定を決
定した桁に対応するものであり、演算部に入力さ
れて桁データを修正用データ分だけシフトさせ
て、局部発振信号の桁データを算出し、プログラ
マブルカウンタに入力する。これによつて、プロ
グラマブルカウンタの先に設定を決定した桁に局
部発振信号の対応する桁データが設定される。以
下同様にしてプログラマブルカウンタの他の桁に
も局部発振信号の残りの桁データが設定される。

〈効果〉以上のように、この考案によれば、演算部と第
２のマトリクス回路とを設けているので、桁デー
タ発生部に受信周波数の各桁データを設定する
と、自動的に局部発振周波数の各桁データがプロ
グラマブルカウンタに入力される。従つて、いち
いち設定者が受信周波数を局部発振周波数に換算
したり、換算表を見ながら設定したりする手間が
省ける。なお、プログラマブルカウンタへの各桁
データを入力する装置をワンチツプマイコンによ
つて構成すれば、ワンチツプマイコンがこのよう
な換算を行なつて、局部発振信号の各桁データを
プログラマブルカウンタに入力することもできる
が、ワンチツプマイコンを用いるとコストが高く
なる。これに対して、この考案ではデイスクリー
トな素子だけで構成できるので、コストを安くで
きるという利点もある。

〈実施例〉図において、２はPLL用ICで、上述したよう
に基準発振部と、プログラマブルカウンタと、位
相比較部とを集積したもので、外付けのローパス
フイルタ４と、電圧制御発振器（以下、VCOと
称す。）６と共に、PLL回路を構成している。
VCO６の発振出力信号が、局部発振信号として
混合部８に供給される。

PLL用IC２の基準発振部は、外付けの水晶発
振子１０を用いた発振回路の発振信号を分周して
基準周波数信号を発生する。基準周波数は予め複
数種類が基準されており、そのうちの１つを選択
して用いる。その選択は入力端子Ａ，Ｂ，Ｃ，Ｄ
に「1111」の信号を与えて、LOAD端子に与え
る読込パルスを「１」として、基準周波数を決定
するモードとし、次に入力端子Ａ，Ｂ，Ｃ，Ｄに
予め選択しようとする基準周波数に対応する４ビ
ツトのBCD信号を与えて、LOAD端子に与える
読込パルスを「１」とすることによつて行なえ
る。なお、入力端子Ａ，Ｂ，Ｃ，ＤはＤがLSB
であり、ＡがMSBである。

また、プログラマブルカウンタの分周数も同様
にして与えられる。すなわち、「１」の桁を設定
する場合、入力端子Ａ，Ｂ，Ｃ，Ｄに「1011」の
信号を与えると共に、LOAD端子に与える読込
みパルスを「１」として、「１」の桁の設定モー
ドとし、次に１〜９に対応する４ビツトのBCD
信号を入力端子Ａ，Ｂ，Ｃ，Ｄに与えると共に、
LOAD端子に与える読込パルスを「１」とする。
また、「10」の桁を設定する場合、入力端子Ａ，
Ｂ，Ｃ，Ｄに「1100」を与えると共に、LOAD
端子に与える読込パルスを「１」とし、「10」の
桁の設定モードとし、次に１〜９に対応する４ビ
ツトのBCD信号を入力端子Ａ，Ｂ，Ｃ，Ｄに与
えると共に、LOAD端子に与える読込パルスを
「１」とする。「100」の桁、「1000」の桁も同様に
して設定される。ただし、「100」の桁の場合
「1101」が、「1000」の桁の場合「1110」が桁設定
モードとして入力端子Ａ，Ｂ，Ｃ，Ｄに与えられ
る。なお、このPLL用IC２は、プログラマブル
カウンタに与えられた４桁の分周数が、そのまま
VCO６の発振周波数を表わすように、基準周波
数を選択してある。

混合部８は、例えば衛星放送受信用のチユーナ
の混合部であつて、衛星放送受信用のコンバータ
が、パラボラアンテナで受信した3700〜4200MHz
の信号を2800MHzの局部発振信号と混合して、
900〜1400MHzに変換したものが入力され、これ
を130MHzの信号に変換するためのもので、その
ためVCO６は1030〜1530MHzの局部発振信号を
発生する必要があり、PLL用IC２に分周数とし
て「1030」〜「1530」を与えなければならない。

ここで、受信周波数を例えば4100MHzとした場
合、混合部８には1300MHzの信号が入力されるの
で、1430MHzの局部発振信号をVCO６は発生す
る必要がある。受信周波数の下３桁の値「100」
に330を加算し、1000の桁を「１」とすると、局
部発振信号の周波数1430MHzが得られる。これ
は、受信周波数を₁、コンバータの局部発振信号
の周波数を₂、混合部８の出力の周波数を₃とす
ると、VCO６の周波数₄は、₁−₂＋₃でなけれ
ばならず、₄と₁との間には₃−₂の差がある
が、₃，₂とも共に固定値であるので、₁に一定
値である（₃−₂）を加算すれば、₄が必然的に
得られることに基づき、本来₃−₂は−2670であ
るが、₁から3000を減算した後に330を加算して
も同じ₄が得られることを利用したものである。

このような分周数の各桁データ、桁指定デー
タ、基準周波数選択モード指定データ及び基準周
波数指定データを、BCD加算器１２、デイツプ
スイツチ１４−１，１４−１０，１４−１００、
リングカウンタ１６、ダイオードマトリクス群１
８等が、PLL用IC２に与える。なお、デイツプ
スイツチ１４−１は、受信周波数の「１」の桁を
与えるためのもの、同１４−１０は「10」の桁を
与えるためのもの、同１４−１００は「100」の
桁を与えるためのもので、これらデイツプスイツ
チ１４−１乃至１４−１００の各出力ビツトは、
ダイオード２０を介して加算器１２の入力端子
A1，B1，C1，D1に接続されている。なお、入
力端子A1〜D1は、D1がLSBであり、A1がMSB
である。また「1000」の桁は「３」または「４」
しかとらず、「1000」の桁が「３」であつても
「４」であつても、PLL用IC２に設定される
「1000」の桁の値は「１」であるので、「1000」の
桁設定用のデイツプスイツチは設けていない。デ
イツプスイツチ１４−１は、リングカウンタ１６
の３番出力端子に接続されており、デイツプスイ
ツチ１４−１０は、リングカウンタ１６の５番出
力端子に接続されており、デイツプスイツチ１４
−１００は、リングカウンタ１６の７番出力端子
に接続されている。従つて、リングカウンタ１６
の３番、５番、７番の出力端子にそれぞれ出力
「１」が生じたとき、デイツプスイツチ１４−１，
１４−１０，１４−１００にそれぞれ設定された
10進数に対応する４ビツトのBCD信号が、加算
器１２の入力端子A1〜D1に供給される。

ダイオードマトリクス群１８は、合計９つのマ
トリクスからなり、そのうちのマトリクス１８ａ
は、リングカウンタ１６の０番出力端子にアノー
ドを接続した４つのダイオード２１ａ〜２１ｄか
らなり、これらのうち３つのダイオード２１ｂ乃
至２１ｄのカソードは加算器１２の入力端子B2
〜D2に接続しており、残りのダイオード２１ａ
のカソードはPLL用ICの入力端子Ａに接続され
ている。なお、加算器１２の入力端子A2〜D2は
D2がLSB、A2がMSBであり、A2は直接に接地
されている。これらダイオードマトリクス１８
は、０番出力端子が「１」のとき、基準周波数設
定モード指定データ「1111」をPLL用IC２の入
力端子Ａ〜Ｄに供給するためのものである。

ダイオードマトリクス１８ｂは、リングカウン
タ１６の１番出力端子にアノードを接続した３つ
のダイオード２２ｂ〜２２ｄからなり、これらの
カソードは、加算器１２の入力端子B2〜D2にそ
れぞれ接続されている。このマトリクス１８ｂ
は、１番出力端子の出力が「１」のとき、基準周
波数指定データ「0111」を加算器１２の入力端子
Ａ〜Ｄに与えるためのものである。

ダイオードマトリクス１８ｃは、リングカウン
タ１６の２番出力端子にアノードを接続した３本
のダイオード２４ａ，２４ｃ，２４ｄからなり、
そのうち２本のダイオード２４ｃ，２４ｄのカソ
ードは加算器１２の入力端子C2，D2に接続され
ており、残りの１本のダイオード２４ａのカソー
ドはPLL用IC２の入力端子Ａに接続されている。
これは２番出力端子の出力が「１」のとき、
PLL用IC２の入力端子Ａ〜Ｄにプログラマブル
カウンタの「１」の桁指定データ「1011」を与え
るためのものである。

ダイオードマトリクス１８ｄは、リングカウン
タ１６の４番出力端子にアノードを接続した２本
のダイオード２６ａ，２６ｂからなり、そのうち
１本のダイオード２６ｂのカソードは加算器１２
の入力端子B2に接続されており、残りの一本の
ダイオード２６ａのカソードは、PLL用IC２の
Ａ端子に接続されている。これはリングカウンタ
１６の４番出力端子の出力が「１」のとき、「10」
の桁指定データ「1100」をPLL用IC２の入力端
子Ａ〜Ｄに与えるためのものである。

ダイオードマトリクス１８ｅは、リングカウン
タ１６の６番出力端子にアノードを接続した３つ
のダイオード２８ａ，２８ｂ，２８ｄからなり、
そのうち２本のダイオード２８ｂ，２８ｄのカソ
ードは、加算器１２の入力端子B2，D2に接続さ
れており、残りのダイオード２８ａのカソード
は、PLL用IC２の入力端子Ａに接続されている。
これは、リングカウンタ１６の６番出力端子が
「１」のとき、「100」の桁指定データ「1101」を
PLL用IC２の入力端子Ａ〜Ｄに供給するための
ものである。

ダイオードマトリクス１８ｆは、リングカウン
タ１６の８番出力端子にアノードを接続した３本
のダイオード３０ａ，３０ｂ，３０ｃからなり、
これらのうち２本のダイオード３０ｂ，３０ｃの
カソードは加算器１２の入力端子B2，C2に接続
されており、残りのダイオード３０ａのカソード
は、PLL用IC２の入力端子Ａに接続されている。
これは、８番出力端子に出力「１」が生じたと
き、PLL用IC２の入力端子Ａ〜Ｄに「1000」の
桁指定データ「1110」を与えるためのものであ
る。

ダイオードマトリクス１８ｇは、リングカウン
タ１６の９番出力端子にアノードを、加算器１２
の入力端子D2にカソードをそれぞれ接続したダ
イオード３２からなる。これは、９番出力端子が
「１」のとき、PLL用IC２の入力端子Ａ〜Ｄに
「1000」の桁に設定する桁データ「0001」（10進数
の「１」に対応）を与えるためのものである。

デイツプスイツチ１４−１が接続されているリ
ングカウンタ１６の３番出力端子と加算器１２の
A2〜D2との間には、ダイオードマトリクスが接
続されていないのでA2〜D2は「0000」となる。
このとき、同時にデイツプスイツチ１４−１から
２進信号がA1〜D1に与えられている。従つて、
このとき加算器１２は、デイツプスイツチ１４−
１で設定された10進の値に対応する２進数を出力
する。

デイツプスイツチ１４−１０が接続されている
リングカウンタ１６の５番出力端子と加算器１２
のC2，D2との間には、２本のダイオード３４ｃ，
３４ｄからなるダイオードマトリクス１８ｈが接
続されている。このダイオードマトリクス１８ｈ
は、５番出力端子が「１」のときA2〜D2に
「0011」（10進数で３）を供給する。このとき、同
時にデイツプスイツチ１４−１０から２進信号が
A1〜D1に与えられている。従つて、このとき加
算器１２は、デイツプスイツチ１４−１０で設定
された10進の値とダイオードマトリクス１８ｈで
設定された10進数３の値とを加算した値に対応す
る２進数を出力する。

デイツプスイツチ１４−１００が接続されてい
るリングカウンタ１６の７番出力端子と加算器１
２の入力端子C2，D2との間には、２つのダイオ
ード３６ｃ，３６ｄからなるダイオードマトリク
ス１８ｉが接続されている。このダイオードマト
リクス１８ｉは、７番出力端子が「１」のとき、
A2〜D2に「0011」（10進数で３）を供給する。
このとき、同時にデイツプスイツチ１４−１００
から２進信号がA1〜D1に与えられている。従つ
て、このとき加算器１２は、デイツプスイツチ１
４−１００で設定された10進数の値とダイオード
マトリクス１８ｉで設定された10進数３の値との
加算値に対応する２進数を出力する。なお、３
３，３５はプルダウン用の抵抗器である。

リングカウンタ１６は、クロツクパルス発生器
３８がクロツクパルスを発生するごとに、出力
「１」を生じる出力端子を順に０番出力端子から
９番出力端子まで移すことを繰返す。このクロツ
クパルスを微分回路４０を通したものが、PLL
用IC２のLOAD端子に読込パルスとして供給さ
れている。

この読込パルスは、アンド回路４２の一方の入
力側にも供給され、他方の入力側にはリングカウ
ンタ１６の３番及び５番の出力端子の出力がダイ
オード４４，４６を介して供給される。このアン
ド回路４２の出力はＤフリツプ・フロツプ４８の
クロツク端子CKに接続されている。このＤフリ
ツプ・フロツプ４８のＤ端子には加算器１２の桁
上げ出力端子Coutの出力が供給されている。ま
た、Ｄフリツプ・フロツプ４８のＱ端子は、Ｄフ
リツプ・フロツプ５０のＤ端子に接続されてい
る。このＤフリツプ・フロツプ５０のクロツク端
子CKには、アンド回路５２の出力が供給され、
このアンド回路５２の一方の入力端子には読込パ
ルスが供給されており、他方の入力端子にはリン
グカウンタ１６の４番及び６番の出力端子の出力
がダイオード５４，５６を介して供給されてい
る。また、Ｄフリツプ・フロツプ５０のＱ端子は
アンド回路５８の一方の入力端子に供給され、他
方の入力端子にはダイオード６０，６２を介して
リングカウンタ１６の５番及び７番の出力端子に
接続されている。このアンド回路５８の出力は、
加算器１２の桁上げ入力端子に供給されている。
これらＤフリツプ・フロツプ４８，５０、アンド
回路４２，５２，５８、ダイオード４４，４６，
５４，５６，６０，６２は、加算器１２において
桁上げ計算をするためのものである。

次に、この装置の動作について説明する。例え
ば受信周波数を3780MHzにすると、局部発振周波
数は1110MHzとなる。ここで、デイツプスイツチ
１４−１には「０」を、同１４−１０には「８」
を、同１４−１００には「７」を設定すると、ク
ロツクパルス発生器３８がクロツクパルスをリン
グカウンタ１６に供給し、０番の出力端子が
「１」になると、加算器１２の入力端子A2〜D2
には「0111」がダイオードマトリクス１８ａのダ
イオード２１ａ〜２１ｃを介して供給される。こ
のとき、加算器１２の入力端子A1〜D1は
「0000」であるので、加算器１２からPLL用IC２
の入力端子Ａ〜Ｄには「0111」が供給されるが、
PLL用IC２の入力端子Ａにはダイオードマトリ
クス１８ａのダイオード２１ａを介して「１」が
供給されているので、入力端子Ａ〜Ｄには
「1111」が供給されたことになる。そして、
LOAD端子の読込パルスが「１」となり、PLL
用IC２は基準周波数設定モードとなる。

次に、クロツクパルスが発生し、リングカウン
タ１６の１番出力端子が「１」になると、ダイオ
ードマトリクス１８ｂを介して加算器１２の入力
端子A2〜D2には「0111」が供給される。このと
きも入力端子A1〜D1は「0000」であるので、加
算器１２からPLL用IC２の入力端子Ａ〜Ｄには
「0111」が供給される。そして、読込パルスが
「１」となり、PLL用IC２は「0111」で指定され
た基準周波数信号を発生する。

次にクロツクパルスが発生し、リングカウンタ
１６の２番出力端子が「１」になると、ダイオー
ドマトリクス１８ｃのダイオード２４ｃ，２４ｄ
をを介して加算器１２の入力端子A2〜D2には
「0011」が供給される。このときも入力端子A1〜
D1は「0000」であるので、加算器１２からPLL
用IC２の入力端子Ａ〜Ｄには「0011」が供給さ
れるが、入力端子Ｄにはダイオード２４ｄを介し
て「１」が供給されているので、入力端子Ａ〜Ｄ
には「1011」が供給されたことになる。そして、
読込パルスが「１」となり、PLL用IC２は「１」
の桁を設定可能な状態となる。

次にクロツクパルスが発生し、リングカウンタ
１６の３番出力端子が「１」になると、デイツプ
スイツチ１４−１から10進の０に対応するBCD
信号「0000」が加算器１２の入力端子A1〜D1に
供給される。このときA2〜D2は「0000」である
ので、加算器１２は「0000」をPLL用IC２の入
力端子Ａ〜Ｄに供給する。そして、読込パルスが
「１」となり、PLL用IC２は「１」の桁を10進の
「０」に設定する。このとき、ダイオード４４を
介して３番出力端子の「１」がアンド回路４２に
供給され、Ｄフリツプ・フロツプ４８のそのとき
の加算器１２の桁上げ出力端子Coutの出力「０」
をラツチする。

次にクロツクパルスが発生し、リングカウンタ
１６の４番出力端子が「１」になり、ダイオード
マトリクス１８ｄのダイオード２６ｂを介して加
算器１２の入力端子A2〜D2には「0100」が供給
される。このとき入力端子A1〜D1は「0000」で
あるので、加算器１２は「0100」をPLL用IC２
の入力端子Ａ〜Ｄに供給する。このときダイオー
ド２６ａを介して入力端子Ａには「１」が供給さ
れているので、入力端子Ａ〜Ｄには「1100」が供
給されたことになる。そして、読込パルスが
「１」となり、PLL用IC２は「10」の桁を設定可
能な状態とする。このとき、ダイオード５４を介
してアンド回路５２に４番出力端子の出力「１」
が供給され、アンド回路５０はＤフリツプ・フロ
ツプ５０に、そのときのＤフリツプ・フロツプ４
８のＱ端子の出力「０」をラツチさせる。

次にクロツクパルスが発生し、リングカウンタ
１６の５番出力端子が「１」になると、デイツプ
スイツチ１４−１０が10進数の「８」に対応する
BCD信号「1000」を加算器１２の入力端子A1〜
D1に供給する。同時にダイオードマトリクス１
８ｈによつて入力端子A2〜D2に10進数の「３」
に対応するBCD信号「0011」が供給される。こ
のとき、ダイオード６０を介してアンド回路５８
の入力側に出力「１」が供給されるが、Ｄフリツ
プ・フロツプ５０のＱ出力端子の出力は「０」で
あるので、桁上げ入力端子Cinは「０」であり、
桁上げを考慮せずに、加算器１２は加算を行な
う。この加算値「0001」（10進数の「１」に対応）
はPLL用IC２の入力端子Ａ〜Ｄに供給される。
同時に桁上げ出力端子Coutは「１」となる。そ
して、読込パルスが「１」となると、PLL用IC
の「10」の桁は「１」に設定される。このとき、
ダイオード４６を介してリングカウンタ１６の５
番出力端子の出力「１」がアンド回路４２に供給
され、Ｄフリツプ・フロツプ４８は加算器１２の
桁上げ出力端子Coutの出力「１」をラツチする。

次にクロツクパルスが発生すると、リングカウ
ンタ１６の６番出力端子が「１」となり、ダイオ
ードマトリクス１８ｅのダイオード２８ｂ，２８
ｄによつて「0101」が加算器１２の入力端子A2
〜D2に供給される。このとき入力端子A1〜D1は
「0000」であるので、加算器１２は「0101」を
PLL用IC２の入力端子Ａ〜Ｄに供給する。同時
にダイオード２８ａによつて入力端子Ａに「１」
が供給されているので、入力端子Ａ〜Ｄは
「1101」となる。そして、読込パルスが「１」に
なると、PLL用IC２は、「100」の桁を設定する
状態になる。このとき、同時にダイオード５６を
介してアンド回路５２には、リングカウンタ１６
の６番出力端子の出力「１」が供給されているの
で、アンド回路５２はＤフリツプ・フロツプ５０
にＤフリツプ・フロツプ４８のＱ端子の出力
「１」をラツチさせる。

次にクロツクパルスが発生すると、リングカウ
ンタ１６の７番出力端子が「１」となり、デイツ
プスイツチ１４−１０からのBCD信号「0111」
（10進の「７」に対応）が加算器１２の入力端子
A1〜D1に供給されると共に、ダイオードマトリ
クス１８ｉによつてBCD信号「0011」（10進の
「３」に対応）が入力端子A2〜D2に供給される。
これと同時にダイオード６２を介してリングカウ
ンタ１６の７番出力端子の出力「１」がアンド回
路５８に供給されているので、Ｄフリツプ・フロ
ツプ５０のＱ端子の出力「１」が加算器１２の桁
上げ入力端子Cinに供給される。従つて、加算器
１２はPLL用IC２の入力端子Ａ〜Ｄに「0001」
（10進数の「１」に対応）を供給すると共に、桁
上げ出力端子Coutの出力を「１」とする。そし
て、読込パルスが「１」になると、PLL用IC２
は「100」の桁を「１」に設定する。読込パルス
が「１」になつたとき、アンド回路４２にはリン
グカウンタ１６から出力「１」が供給されていな
いので、桁上げ出力はＤフリツプ・フロツプ４８
にはラツチされない。

次にリングカウンタ１６の出力端子８の出力が
「１」になると、ダイオードマトリクス１８ｆの
ダイオード３０ｂ，３０ｃが加算器１２の入力端
子A2〜D2に「0110」を供給する。このとき入力
端子A1〜D1は「0000」であるので、加算器１２
はPLL用IC２に「0110」を供給する。同時にダ
イオード３０ｄによつて入力端子Ｄには出力
「１」が供給されるのでＡ〜Ｄは「1110」とされ
る。そして、読込みパルスが「１」になると、
PLL用IC２は「1000」の桁を設定可能な状態と
なる。

次にクロツクパルスが発生すると、リングカウ
ンタ１６の９番出力端子が「１」となり、ダイオ
ードマトリクス１８ｇを介して加算器１２の入力
端子A2〜D2には「0001」（10進の「１」に対応）
が供給される。このとき、入力端子A1〜D1は
「0000」であるのて、加算器１２は「0001」を
PLL用IC２に供給する。そして、読込パルスが
「１」になると、PLL用IC２は「1000」の桁を
「0001」（10進の「１」に対応）に設定する。従つ
て、PLL用IC２のプログラマブルカウンタの分
周数は10進数の「1110」となり、VCO６は
「1110」ＭHzの局部発振信号を発振する。

上記の実施例では「1000」の桁のデイツプスイ
ツチを設けなかつたが、設けてもよい。その場
合、リングカウンタ１６の９番出力端子に
「1000」の桁のデイツプスイツチを設け、このデ
イツプスイツチのBCD信号は加算器１２の入力
端子A1〜D1に供給すればよい。また、基準周波
数設定モードにするためのデータや各桁指定デー
タを発生するためのダイオードマトリクス１８ａ
〜１８ｆは、PLL用IC２の入力端子Ａ〜Ｄに直
接に接続してもよい。さらに、各デイツプスイツ
チ１４−１，１４−１０，１４−１００で与えら
れた受信周波数の下３桁に330を加算し、1000の
桁を「１」としたが、デイツプスイツチを1000の
桁用のものを設け、これら各デイツプスイツチで
与えられた受信周波数から2670を減算するように
構成してもよい。その場合、加算器１２に代えて
減算器を用い、この減算器の一方の入力端子には
各デイツプスイツチの出力信号を供給し、他方の
入力端子には「2670」の各桁のデータを与えるマ
トリクス回路を設ければよい。

【図面の簡単な説明】

図はこの考案による局部発振装置の回路図であ
る。２……PLL用IC（基準発振部、プログラマブル
カウンタ、位相比較部）、４……ローパスフイル
タ、６……電圧制御発振部、８……混合部、１２
……加算器（演算部）、１４−１〜１４−１００
……デイツプスイツチ（桁データ発生部）、１６
……リングカウンタ（信号発生部）、１８ａ〜１
８ｆ……第１のマトリクス回路、１８ｈ〜１８ｇ
……第２のマトリクス回路。

Claims

【実用新案登録請求の範囲】

制御電圧に応じて発振周波数が変化する発振信
号を混合部に供給する電圧制御発振部と、基準周
波数信号を発振する基準発振部と、複数の桁を有
しこれら各桁に設定されたデータに応じて上記電
圧制御発振部の出力信号を分周するプログラマブ
ルカウンタと、このプログラマブルカウンタの出
力と上記基準周波数信号との位相差を検出する位
相比較部と、この位相比較部の出力信号に応じた
上記制御電圧を上記電圧制御発振部に供給するロ
ーパスフイルタとを備え、上記プログラマブルカ
ウンタを、複数の入力端子に桁指定データが供給
されこれに続いて桁データが供給されたとき上記
桁指定データによつて指定された桁に上記桁デー
タを設定するように構成した局部発振装置におい
て、上記プログラマブルカウンタの上記桁の２倍
の数の出力端子を有しクロツクパルスが入力され
るごとに出力を発生する出力端子が順に移動する
信号発生部と、この信号発生部の各奇数番目の出
力端子に出力が生じるごとに上記各入力端子にそ
れぞれ異なる上記桁指定データを供給する第１の
マトリクス回路と、上記信号発生部の各偶数番目
の出力端子に出力が生じるごとに受信しようとす
る受信周波数のそれぞれ異なる桁の桁データを発
生する桁データ発生部と、上記信号発生部の各偶
数番目の出力端子に出力が生じるごとに上記各桁
データを局部発振信号の各桁データに変更するの
にそれぞれ用いる修正用データを生成する第２の
マトリクス回路と、上記桁データ発生部の上記各
桁データをこれに対応する上記修正用データ分だ
けシフトさせて上記局部発振信号の各桁データを
算出し上記プログラマブルカウンタの各入力端子
に供給する演算部とを、設けたことを特徴とする
局部発振装置。