JPH0514927B2 - - Google Patents
Info
- Publication number
- JPH0514927B2 JPH0514927B2 JP17267085A JP17267085A JPH0514927B2 JP H0514927 B2 JPH0514927 B2 JP H0514927B2 JP 17267085 A JP17267085 A JP 17267085A JP 17267085 A JP17267085 A JP 17267085A JP H0514927 B2 JPH0514927 B2 JP H0514927B2
- Authority
- JP
- Japan
- Prior art keywords
- disk device
- device control
- control circuit
- selection circuit
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 11
- MWFOPMKUGZLPQA-UHFFFAOYSA-M sodium;3-(n-ethyl-3-methoxyanilino)propane-1-sulfonate Chemical compound [Na+].[O-]S(=O)(=O)CCCN(CC)C1=CC=CC(OC)=C1 MWFOPMKUGZLPQA-UHFFFAOYSA-M 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデイスク装置制御方式に関し、特に複
数のデイスク装置制御回路のうち１つを選択する
割込信号の高速制御におけるデイスク装置制御方
式に関する。
数のデイスク装置制御回路のうち１つを選択する
割込信号の高速制御におけるデイスク装置制御方
式に関する。
従来、この種のデイスク装置制御方式は第４図
に示すように複数のデイスク装置制御回路と、こ
の複数のデイスク装置制御回路のうちの１つをプ
ログラムで選択して動作可能とする選択回路とか
ら構成され、選択回路により選択されていないデ
イスク装置制御回路を選択されたデイスク装置制
御回路に対するデータの読み書き動作による不正
動作を防止する為に、ゲート４６，４７，４８に
よつて、コマンドを入力することや、データ転送
要求信号を出力することや、割込信号を出力する
ことを禁止する方式が一般的であつた。
に示すように複数のデイスク装置制御回路と、こ
の複数のデイスク装置制御回路のうちの１つをプ
ログラムで選択して動作可能とする選択回路とか
ら構成され、選択回路により選択されていないデ
イスク装置制御回路を選択されたデイスク装置制
御回路に対するデータの読み書き動作による不正
動作を防止する為に、ゲート４６，４７，４８に
よつて、コマンドを入力することや、データ転送
要求信号を出力することや、割込信号を出力する
ことを禁止する方式が一般的であつた。
上述した従来のデイスク装置制御方式は、選択
回路によつて選択されていないデイスク装置制御
回路に於いて、デイスク装置のシーク動作の終了
や、状態遷移による割込信号が発生しても、選択
回路によつて選択されるまでは割込信号を出力す
ることができず、その結果、デイスク装置の性能
が大巾に落ちるという欠点があつた。
回路によつて選択されていないデイスク装置制御
回路に於いて、デイスク装置のシーク動作の終了
や、状態遷移による割込信号が発生しても、選択
回路によつて選択されるまでは割込信号を出力す
ることができず、その結果、デイスク装置の性能
が大巾に落ちるという欠点があつた。
本発明のデイスク装置制御方式は複数のデイス
ク装置制御回路と、該複数のデイスク装置制御回
路のうち１つを選択する選択回路とから構成さ
れ、１つのデイスク装置制御回路を制御するデイ
スク装置制御方式において、選択された前記デイ
スク装置制御回路に対して、デイスク装置とのデ
ータ転送を伴うコマンドを起動した時は、デイス
ク装置とのデータ転送が終了するまで前記選択回
路の出力を保持し、デイスク装置とのデータ転送
を伴わないコマンドを起動した時は、コマンド起
動後、前記複数のデイスク装置制御回路を選択す
るように前記選択回路を制御することにより、前
記選択されたデイスク装置制御回路にコマンドを
起動するまで選択されていないデイスク装置制御
回路からの割込信号を出力可能とする割込信号制
御回路を有している。
ク装置制御回路と、該複数のデイスク装置制御回
路のうち１つを選択する選択回路とから構成さ
れ、１つのデイスク装置制御回路を制御するデイ
スク装置制御方式において、選択された前記デイ
スク装置制御回路に対して、デイスク装置とのデ
ータ転送を伴うコマンドを起動した時は、デイス
ク装置とのデータ転送が終了するまで前記選択回
路の出力を保持し、デイスク装置とのデータ転送
を伴わないコマンドを起動した時は、コマンド起
動後、前記複数のデイスク装置制御回路を選択す
るように前記選択回路を制御することにより、前
記選択されたデイスク装置制御回路にコマンドを
起動するまで選択されていないデイスク装置制御
回路からの割込信号を出力可能とする割込信号制
御回路を有している。
更に本発明のデイスク装置制御方式は、複数の
デイスク装置制御回路のうち、選択回路によつて
選択されたただ１つのデイスク装置制御回路を動
作可能にするデイスク装置制御方式に於いて、選
択されたデイスク装置制御回路に対して、デイス
ク装置とのデータ転送を伴うコマンドを起動した
時は、デイスク装置とのデータ転送が終了するま
で選択回路の出力を保持し、デイスク装置とのデ
ータ転送を伴わないコマンドを起動した時は、コ
マンド起動後、複数のデイスク装置制御回路の全
てを少なくとも１回は選択するように選択回路を
制御することにより、選択されたデイスク装置制
御回路にコマンドを起動するまでは、選択回路に
よつて選択されていないデイスク装置制御回路か
らの割込信号を出力可能とする割込信号制御回路
を有している。
デイスク装置制御回路のうち、選択回路によつて
選択されたただ１つのデイスク装置制御回路を動
作可能にするデイスク装置制御方式に於いて、選
択されたデイスク装置制御回路に対して、デイス
ク装置とのデータ転送を伴うコマンドを起動した
時は、デイスク装置とのデータ転送が終了するま
で選択回路の出力を保持し、デイスク装置とのデ
ータ転送を伴わないコマンドを起動した時は、コ
マンド起動後、複数のデイスク装置制御回路の全
てを少なくとも１回は選択するように選択回路を
制御することにより、選択されたデイスク装置制
御回路にコマンドを起動するまでは、選択回路に
よつて選択されていないデイスク装置制御回路か
らの割込信号を出力可能とする割込信号制御回路
を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す。第１図に於
いて、本発明のデイスク装置制御方式は、デイス
ク制御装置１１と、デイスク制御装置１１に接続
された複数のデイスク装置制御回路１２，１３
と、複数のデイスク装置制御回路１２，１３のう
ちのただ１つをプログラムで選択する選択回路１
４と、デイスク装置制御回路１２，１３に各々内
蔵された割込信号制御回路１５，１６とから構成
されている。選択回路１４はフリツプフロツプ等
で構成され、プログラムによりデイスク装置制御
回路１２又はデイスク装置制御回路１３のうちの
ただ１つを選択し、選択されたデイスク装置制御
回路１２又は１３の動作を可能とする。
いて、本発明のデイスク装置制御方式は、デイス
ク制御装置１１と、デイスク制御装置１１に接続
された複数のデイスク装置制御回路１２，１３
と、複数のデイスク装置制御回路１２，１３のう
ちのただ１つをプログラムで選択する選択回路１
４と、デイスク装置制御回路１２，１３に各々内
蔵された割込信号制御回路１５，１６とから構成
されている。選択回路１４はフリツプフロツプ等
で構成され、プログラムによりデイスク装置制御
回路１２又はデイスク装置制御回路１３のうちの
ただ１つを選択し、選択されたデイスク装置制御
回路１２又は１３の動作を可能とする。
今、選択回路１４の出力であるADPS1信号が
論理“１”であるときはデイスク装置制御回路１
２が選択され、デイスク装置制御回路１２に対す
るコマンドはゲート１７で許可され、デイスク装
置制御回路１２からのデータ転送要求信号はゲー
ト１８で出力を許可される。同時に選択回路１４
の出力であるADPS2信号は論理“０”となり、
デイスク装置制御回路１３に対するコマンドの入
力もデータ転送要求信号の出力もゲート９，１０
で禁止される。
論理“１”であるときはデイスク装置制御回路１
２が選択され、デイスク装置制御回路１２に対す
るコマンドはゲート１７で許可され、デイスク装
置制御回路１２からのデータ転送要求信号はゲー
ト１８で出力を許可される。同時に選択回路１４
の出力であるADPS2信号は論理“０”となり、
デイスク装置制御回路１３に対するコマンドの入
力もデータ転送要求信号の出力もゲート９，１０
で禁止される。
第２図は本実施例における割込信号制御回路１
５を示す。第２図において、割込信号制御回路１
５は、インバータ２１と、NANDゲート２２，
２５と、NORゲート２３とＲ−Ｓフリツプフリ
ツプ２４とから構成され、Ｒ−Ｓフリツプフロツ
プ１４の出力信号であるINTM1信号によつて、
割込信号の出力を制御する。即ち、電源投入時に
入力されるRESET信号又は選択回路１４がデイ
スク装置制御回路１２を選択している。即ち、選
択回路１４の出力信号であるADPS1信号が論理
“１”の時にＲ−Ｓフリツプフロツプ２４はリセ
ツトされ、Ｒ−Ｓフリツプフロツプ２４の出力信
号であるINTM1信号は論理“１”となる。又、
選択回路１４がデイスク装置制御回路１３を選択
している。即ち、選択回路１４の出力信号である
ADPS1信号が論理“０”の時のコマンド起動を
示す信号であるCMD信号が論理“１”の時に、
Ｒ−Ｓフリツプフロツプ２４がセツトされ、Ｒ−
Ｓフリツプフロツプ２４の出力信号である
INTM1信号は論理“０”となる。
５を示す。第２図において、割込信号制御回路１
５は、インバータ２１と、NANDゲート２２，
２５と、NORゲート２３とＲ−Ｓフリツプフリ
ツプ２４とから構成され、Ｒ−Ｓフリツプフロツ
プ１４の出力信号であるINTM1信号によつて、
割込信号の出力を制御する。即ち、電源投入時に
入力されるRESET信号又は選択回路１４がデイ
スク装置制御回路１２を選択している。即ち、選
択回路１４の出力信号であるADPS1信号が論理
“１”の時にＲ−Ｓフリツプフロツプ２４はリセ
ツトされ、Ｒ−Ｓフリツプフロツプ２４の出力信
号であるINTM1信号は論理“１”となる。又、
選択回路１４がデイスク装置制御回路１３を選択
している。即ち、選択回路１４の出力信号である
ADPS1信号が論理“０”の時のコマンド起動を
示す信号であるCMD信号が論理“１”の時に、
Ｒ−Ｓフリツプフロツプ２４がセツトされ、Ｒ−
Ｓフリツプフロツプ２４の出力信号である
INTM1信号は論理“０”となる。
その結果、従来のデイスク装置制御方式のよう
に、割込信号の出力を、単に選択回路１４の出力
信号で制御する方式では、第３図に示すタイミン
グＡの間だけ割込信号の出力が禁止されるのに対
し、本発明のデイスク装置制御方式では、選択回
路１４によつて選択されたデイスク装置制御回路
１３に対して、デイスク装置１０とのデータ転送
を伴うコマンド、例えばデイスク・データ・リー
ド・コマンドを起動した時は、デイスク装置１０
とのデータ転送が終了するまでは選択回路１４の
出力信号であるADPS1信号を論理“０”に保持
し、データ転送終了後、選択回路１４の出力信号
であるADPS1信号を論理“１”に反転させる。
又、デイスク装置１０とのデータ転送を伴わない
コマンド、例えばシーク・コマンドを起動した時
は、コマンド起動直後に選択回路１４の出力信号
であるADPS1信号を論理“１”に反転させるこ
とにより、デイスク装置制御回路１２の割込信号
の出力を制御するINTM1信号は、選択回路１４
によりデイスク装置制御回路１３が選択されて、
且つ、デイスク装置制御回路１３に対するコマン
ド起動が実行された時点から、再び選択回路１４
によりデイスク装置制御回路１２が選択されるま
での間、即ち、第３図に示すタイミングＢの間の
み、割込信号を禁止するように動作する為、選択
回路１４によりデイスク装置制御回路１２が選択
されていなくても、第３図のタイミングＢの間以
外に発生した内部割込信号であるINT1信号は出
力を許可され、従来の方式と比較し、大巾に割込
処理が速くなり、デイスク装置の制御が高速化さ
れる。
に、割込信号の出力を、単に選択回路１４の出力
信号で制御する方式では、第３図に示すタイミン
グＡの間だけ割込信号の出力が禁止されるのに対
し、本発明のデイスク装置制御方式では、選択回
路１４によつて選択されたデイスク装置制御回路
１３に対して、デイスク装置１０とのデータ転送
を伴うコマンド、例えばデイスク・データ・リー
ド・コマンドを起動した時は、デイスク装置１０
とのデータ転送が終了するまでは選択回路１４の
出力信号であるADPS1信号を論理“０”に保持
し、データ転送終了後、選択回路１４の出力信号
であるADPS1信号を論理“１”に反転させる。
又、デイスク装置１０とのデータ転送を伴わない
コマンド、例えばシーク・コマンドを起動した時
は、コマンド起動直後に選択回路１４の出力信号
であるADPS1信号を論理“１”に反転させるこ
とにより、デイスク装置制御回路１２の割込信号
の出力を制御するINTM1信号は、選択回路１４
によりデイスク装置制御回路１３が選択されて、
且つ、デイスク装置制御回路１３に対するコマン
ド起動が実行された時点から、再び選択回路１４
によりデイスク装置制御回路１２が選択されるま
での間、即ち、第３図に示すタイミングＢの間の
み、割込信号を禁止するように動作する為、選択
回路１４によりデイスク装置制御回路１２が選択
されていなくても、第３図のタイミングＢの間以
外に発生した内部割込信号であるINT1信号は出
力を許可され、従来の方式と比較し、大巾に割込
処理が速くなり、デイスク装置の制御が高速化さ
れる。
なお、割込信号制御回路１６についても、割込
信号制御回路１５と同様に実現でき、その動作も
割込信号制御回路１５と同様である。
信号制御回路１５と同様に実現でき、その動作も
割込信号制御回路１５と同様である。
以上説明した様に、本発明は、複数のデイスク
装置制御回路のうち、選択回路で選択されたただ
１つのデイスク装置制御回路が動作可能となるデ
イスク装置制御方式に於いて、選択されたデイス
ク装置制御回路に対して、デイスク装置とのデー
タ転送を伴うコマンドを起動した時は、デイスク
装置とのデータ転送が終了するまで選択回路の出
力を保持し、デイスク装置とのデータ転送を伴わ
ないコマンドを起動した時は、コマンド起動後、
複数のデイスク装置制御回路の全てを少なくとも
１回は選択する様に選択回路を制御することによ
り選択回路により選択されたデイスク装置制御回
路にコマンドを起動するまで選択されていないデ
イスク装置制御回路からも割込信号を出力可能と
する割込信号制御回路を有することにより、デイ
スク装置の制御を高速化できるという効果があ
る。
装置制御回路のうち、選択回路で選択されたただ
１つのデイスク装置制御回路が動作可能となるデ
イスク装置制御方式に於いて、選択されたデイス
ク装置制御回路に対して、デイスク装置とのデー
タ転送を伴うコマンドを起動した時は、デイスク
装置とのデータ転送が終了するまで選択回路の出
力を保持し、デイスク装置とのデータ転送を伴わ
ないコマンドを起動した時は、コマンド起動後、
複数のデイスク装置制御回路の全てを少なくとも
１回は選択する様に選択回路を制御することによ
り選択回路により選択されたデイスク装置制御回
路にコマンドを起動するまで選択されていないデ
イスク装置制御回路からも割込信号を出力可能と
する割込信号制御回路を有することにより、デイ
スク装置の制御を高速化できるという効果があ
る。
第１図は本発明の実施例を示す図、第２図は本
実施例における割込制御回路を示す図、第３図は
本実施例におけるタイムチヤートを示す図、第４
図は従来のデイスク装置制御方式を示す図であ
る。 １０……デイスク装置、１１……デイスク制御
装置、１２，１３……デイスク装置制御回路、１
４……選択回路、１５，１６……割込信号制御回
路、１７，１９，２６……ANDゲート、１８，
２０，２２，２５，２７，２８……NANDゲー
ト、２１……インバータ、２３……NORゲート、
２４……Ｒ−Ｓフリツプフロツプ。
実施例における割込制御回路を示す図、第３図は
本実施例におけるタイムチヤートを示す図、第４
図は従来のデイスク装置制御方式を示す図であ
る。 １０……デイスク装置、１１……デイスク制御
装置、１２，１３……デイスク装置制御回路、１
４……選択回路、１５，１６……割込信号制御回
路、１７，１９，２６……ANDゲート、１８，
２０，２２，２５，２７，２８……NANDゲー
ト、２１……インバータ、２３……NORゲート、
２４……Ｒ−Ｓフリツプフロツプ。
Claims (1)
- １ 複数のデイスク装置制御回路と、該複数のデ
イスク装置制御回路のうち１つを選択する選択回
路とから構成され、選択された１つのデイスク装
置制御回路を動作可能にするデイスク装置制御方
式において、選択された前記デイスク装置制御回
路に対して、デイスク装置とのデータ転送を伴う
コマンドを起動した時は、デイスク装置とのデー
タ転送が終了するまで前記選択回路の出力を保持
し、デイスク装置とのデータ転送を伴わないコマ
ンドを起動した時は、コマンド起動後、前記複数
のデイスク装置制御回路を選択するように前記選
択回路を制御することにより、前記選択されたデ
イスク装置制御回路にコマンドを起動するまで選
択されていないデイスク装置制御回路からの割込
信号を出力可能とする割込信号制御回路を有する
ことを特徴とするデイスク装置制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17267085A JPS6232525A (ja) | 1985-08-05 | 1985-08-05 | デイスク装置制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17267085A JPS6232525A (ja) | 1985-08-05 | 1985-08-05 | デイスク装置制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6232525A JPS6232525A (ja) | 1987-02-12 |
| JPH0514927B2 true JPH0514927B2 (ja) | 1993-02-26 |
Family
ID=15946192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17267085A Granted JPS6232525A (ja) | 1985-08-05 | 1985-08-05 | デイスク装置制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232525A (ja) |
-
1985
- 1985-08-05 JP JP17267085A patent/JPS6232525A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6232525A (ja) | 1987-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3736569A (en) | System for controlling power consumption in a computer | |
| JPH0326866B2 (ja) | ||
| US4881169A (en) | Apparatus for controlling peripheral equipment | |
| JPH0514927B2 (ja) | ||
| US4627035A (en) | Switching circuit for memory devices | |
| JPS638493B2 (ja) | ||
| JP2767834B2 (ja) | 半導体記憶装置 | |
| JP2737571B2 (ja) | フロッピィ・ディスク・コントローラ | |
| JPS6121725Y2 (ja) | ||
| KR940001827Y1 (ko) | 컴퓨터의 클럭 지연 회로 | |
| JPS61166617A (ja) | リセツト制御方式 | |
| KR870003281Y1 (ko) | 인터페이스회로 | |
| JPS6070550A (ja) | ディスク装置 | |
| JPS6215645A (ja) | 中央処理装置 | |
| JP2707723B2 (ja) | Ｆｄｄの状態設定回路 | |
| JPH0512781A (ja) | ハードデイスク装置 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPS6040063B2 (ja) | 複合バス回路 | |
| JPS5850368B2 (ja) | リレ−出力装置 | |
| JPH0656842U (ja) | ウエイト制御回路 | |
| JPS6244667B2 (ja) | ||
| JPS629926B2 (ja) | ||
| JPS5920031A (ja) | デ−タ転送装置 | |
| JPS5824808B2 (ja) | マイクロプログラム制御デ−タ処理装置の初期起動処理方式 | |
| JPH02216558A (ja) | メモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |