JPH05150737A - 表示装置用駆動回路 - Google Patents
表示装置用駆動回路Info
- Publication number
- JPH05150737A JPH05150737A JP3312319A JP31231991A JPH05150737A JP H05150737 A JPH05150737 A JP H05150737A JP 3312319 A JP3312319 A JP 3312319A JP 31231991 A JP31231991 A JP 31231991A JP H05150737 A JPH05150737 A JP H05150737A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- hnd
- external power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 外部電源電圧の数を増やすことなく多階調の
駆動電圧を供給できる表示装置用駆動回路を提供する。 【構成】 １水平期間内に異なるパルス幅を有するタイ
ミング信号Ｔ0,Ｔ1,…,Ｔ7を階調数に応じた数だけ作成
するタイミング信号作成回路４を備える。また、映像信
号ＨnＤ0,ＨnＤ1,ＨnＤ2とタイミング信号Ｔ0,Ｔ1,…,
Ｔ7とを受けて、水平期間毎に映像信号ＨnＤ0,ＨnＤ1,
ＨnＤ2の内容に基づいて上記タイミング信号Ｔ0,Ｔ1,
…,Ｔ7のうちの１つを選択し、そのパルス幅に応じた期
間だけ所定レベルの制御信号ＣＯＮ１,ＣＯＮ２を出力
する電圧制御回路５を備える。外部電源電圧Ｖを受け
て、１水平期間内で制御信号ＣＯＮ１,ＣＯＮ２が出力
されている期間だけ外部電源電圧Ｖをコンデンサに充電
して駆動電圧を作成する出力電圧作成回路６を備える。
駆動電圧を供給できる表示装置用駆動回路を提供する。 【構成】 １水平期間内に異なるパルス幅を有するタイ
ミング信号Ｔ0,Ｔ1,…,Ｔ7を階調数に応じた数だけ作成
するタイミング信号作成回路４を備える。また、映像信
号ＨnＤ0,ＨnＤ1,ＨnＤ2とタイミング信号Ｔ0,Ｔ1,…,
Ｔ7とを受けて、水平期間毎に映像信号ＨnＤ0,ＨnＤ1,
ＨnＤ2の内容に基づいて上記タイミング信号Ｔ0,Ｔ1,
…,Ｔ7のうちの１つを選択し、そのパルス幅に応じた期
間だけ所定レベルの制御信号ＣＯＮ１,ＣＯＮ２を出力
する電圧制御回路５を備える。外部電源電圧Ｖを受け
て、１水平期間内で制御信号ＣＯＮ１,ＣＯＮ２が出力
されている期間だけ外部電源電圧Ｖをコンデンサに充電
して駆動電圧を作成する出力電圧作成回路６を備える。
Description
【０００１】
【産業上の利用分野】この発明は、表示装置用駆動回路
に関し、より詳しくは、入力された所定ビット数のデジ
タル映像信号に基づいて多階調の駆動電圧を出力する駆
動回路(デジタル・ソース・ドライバ)に関する。
に関し、より詳しくは、入力された所定ビット数のデジ
タル映像信号に基づいて多階調の駆動電圧を出力する駆
動回路(デジタル・ソース・ドライバ)に関する。
【０００２】
【従来の技術】従来、この種の駆動回路としては、図１
２に示すようなものがある。この駆動回路は、シフトレ
ジスタ１０１と、サンプリング・メモリ１０２と、ホー
ルド・メモリ１０３と、デコーダ１０４と、出力電圧選
択回路１０５を備えている。この駆動回路は絵素数に対
応するm個の信号系統を有しており、第n番目(１≦n≦m)
の信号系統は図１３に示すように構成されている。上記
出力選択回路１０５の第n番目の信号系統に属する部分
は、８つのアナログ・スイッチＡＳＷ0,…,ＡＳＷ7から
なっている。動作時にはまず、図１２に示すシフトレジ
スタが第n番目の絵素に対応するサンプリングパルスＴs
mpnを出力する。このサンプリングパルスＴsmpnの立ち
上がりタイミングで、外部から入力された映像信号Ｄ0,
Ｄ1,Ｄ2がサンプリング・メモリ１０２に取り込まれ
る。そして、図１３に示すサンプリング・メモリ１０２
の第n番目の信号系統に属する３つのＤ−フリップフロ
ップ１２１,１２２,１２３に保持される。１水平期間の
サンプリングが終了した時点で、出力パルスＯＥがホー
ルド・メモリ１０３に入力される。これにより、サンプ
リング・メモリ１０２に保持されていた映像信号Ｄ0,Ｄ
1,Ｄ2がホールド・メモリ１０３(３つのＤ−フリップフ
ロップ１３１,１３２,１３３)に転送され、さらにデコ
ーダ１０４に送られる。デコーダ１０４は、受けた映像
信号Ｄ0,Ｄ1,Ｄ2をデコードして、８つの駆動信号Ｙ0,
…,Ｙ7(このうち１つだけが高(Ｈ)レベル、残りが低
(Ｌ)レベルとなっている)を出力する。上記駆動信号
Ｙ0,…,Ｙ7によってアナログ・スイッチＡＳＷ0,…,Ａ
ＳＷ7のうちの１つが導通し、８種類の外部電源電圧
Ｖ0,…,Ｖ7のうち導通したアナログ・スイッチに印加さ
れたものがソースラインＯnに出力される。したがっ
て、映像信号Ｄ0,Ｄ1,Ｄ2の内容に応じて、多階調の駆
動電圧Ｖ0,…,Ｖ7を図示しない表示装置に供給すること
ができる。
２に示すようなものがある。この駆動回路は、シフトレ
ジスタ１０１と、サンプリング・メモリ１０２と、ホー
ルド・メモリ１０３と、デコーダ１０４と、出力電圧選
択回路１０５を備えている。この駆動回路は絵素数に対
応するm個の信号系統を有しており、第n番目(１≦n≦m)
の信号系統は図１３に示すように構成されている。上記
出力選択回路１０５の第n番目の信号系統に属する部分
は、８つのアナログ・スイッチＡＳＷ0,…,ＡＳＷ7から
なっている。動作時にはまず、図１２に示すシフトレジ
スタが第n番目の絵素に対応するサンプリングパルスＴs
mpnを出力する。このサンプリングパルスＴsmpnの立ち
上がりタイミングで、外部から入力された映像信号Ｄ0,
Ｄ1,Ｄ2がサンプリング・メモリ１０２に取り込まれ
る。そして、図１３に示すサンプリング・メモリ１０２
の第n番目の信号系統に属する３つのＤ−フリップフロ
ップ１２１,１２２,１２３に保持される。１水平期間の
サンプリングが終了した時点で、出力パルスＯＥがホー
ルド・メモリ１０３に入力される。これにより、サンプ
リング・メモリ１０２に保持されていた映像信号Ｄ0,Ｄ
1,Ｄ2がホールド・メモリ１０３(３つのＤ−フリップフ
ロップ１３１,１３２,１３３)に転送され、さらにデコ
ーダ１０４に送られる。デコーダ１０４は、受けた映像
信号Ｄ0,Ｄ1,Ｄ2をデコードして、８つの駆動信号Ｙ0,
…,Ｙ7(このうち１つだけが高(Ｈ)レベル、残りが低
(Ｌ)レベルとなっている)を出力する。上記駆動信号
Ｙ0,…,Ｙ7によってアナログ・スイッチＡＳＷ0,…,Ａ
ＳＷ7のうちの１つが導通し、８種類の外部電源電圧
Ｖ0,…,Ｖ7のうち導通したアナログ・スイッチに印加さ
れたものがソースラインＯnに出力される。したがっ
て、映像信号Ｄ0,Ｄ1,Ｄ2の内容に応じて、多階調の駆
動電圧Ｖ0,…,Ｖ7を図示しない表示装置に供給すること
ができる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の駆動回路では、多階調表示を推進するために映像信
号のビット数を増大するとき、多数の外部電源電圧を必
要とするという問題がある。例えば、映像信号のビット
数が３,４,６,８,…と増大すると、必要な外部電源電圧
の数は、２3(＝８),２4(＝１６),２6(＝６４),２8(＝２
５６),…と増大してゆく。このため、 外部電源の規模が大きくなり、コストが増大する 上記駆動回路を内蔵するＬＳＩ(大規模集積回路)の入
力端子数が増加して実装が困難となる 各外部電源電圧に要求される精度が厳しくなり、調整
管理が困難となる という問題が派生する。
来の駆動回路では、多階調表示を推進するために映像信
号のビット数を増大するとき、多数の外部電源電圧を必
要とするという問題がある。例えば、映像信号のビット
数が３,４,６,８,…と増大すると、必要な外部電源電圧
の数は、２3(＝８),２4(＝１６),２6(＝６４),２8(＝２
５６),…と増大してゆく。このため、 外部電源の規模が大きくなり、コストが増大する 上記駆動回路を内蔵するＬＳＩ(大規模集積回路)の入
力端子数が増加して実装が困難となる 各外部電源電圧に要求される精度が厳しくなり、調整
管理が困難となる という問題が派生する。
【０００４】そこで、この発明の目的は、外部電源電圧
の数を増やすことなく多階調の駆動電圧を供給できる表
示装置用駆動回路を提供することにある。
の数を増やすことなく多階調の駆動電圧を供給できる表
示装置用駆動回路を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、この発明の装置は、入力された所定ビット数のデジ
タル映像信号に基づいて多階調の駆動電圧を出力する表
示装置用駆動回路であって、１水平期間内に異なるパル
ス幅を有するタイミング信号を階調数に応じた数だけ作
成するタイミング信号作成回路と、上記映像信号と上記
タイミング信号とを受けて、水平期間毎に上記映像信号
の内容に基づいて上記タイミング信号のうちの１つを選
択し、選択したタイミング信号のパルス幅に応じた期間
だけ所定レベルの制御信号を出力する電圧制御回路と、
コンデンサを有し、外部電源電圧を受けて、１水平期間
内で上記電圧制御回路の制御信号が出力されている期間
だけ上記外部電源電圧を上記コンデンサに充電して駆動
電圧を作成する出力電圧作成回路を備えたことを特徴と
している。
め、この発明の装置は、入力された所定ビット数のデジ
タル映像信号に基づいて多階調の駆動電圧を出力する表
示装置用駆動回路であって、１水平期間内に異なるパル
ス幅を有するタイミング信号を階調数に応じた数だけ作
成するタイミング信号作成回路と、上記映像信号と上記
タイミング信号とを受けて、水平期間毎に上記映像信号
の内容に基づいて上記タイミング信号のうちの１つを選
択し、選択したタイミング信号のパルス幅に応じた期間
だけ所定レベルの制御信号を出力する電圧制御回路と、
コンデンサを有し、外部電源電圧を受けて、１水平期間
内で上記電圧制御回路の制御信号が出力されている期間
だけ上記外部電源電圧を上記コンデンサに充電して駆動
電圧を作成する出力電圧作成回路を備えたことを特徴と
している。
【０００６】また、上記出力電圧作成回路は、上記コン
デンサを１信号系統当たり２つ有し、上記外部電源電圧
を水平期間毎に上記２つのコンデンサに交互に充電して
駆動電圧を作成するのが望ましい。
デンサを１信号系統当たり２つ有し、上記外部電源電圧
を水平期間毎に上記２つのコンデンサに交互に充電して
駆動電圧を作成するのが望ましい。
【０００７】
【作用】この発明の表示装置用駆動回路は、次のように
動作する。まず、タイミング信号作成回路が、図７に例
示するように、１水平期間(パルス信号ＯＥの周期に相
当する期間)内に異なるパルス幅を有するタイミング信
号Ｔ0,Ｔ1,…,Ｔ7を階調数(この例では８)に応じた数だ
け作成する(ただし、タイミング信号Ｔ0はＨレベルを維
持している。)。次に、電圧制御回路が、図８に例示す
るように、映像信号Ｄ0,Ｄ1,Ｄ2と上記タイミング信号
Ｔ0,Ｔ1,…,Ｔ7を受けて、水平期間毎に上記映像信号Ｄ
0,Ｄ1,Ｄ2の内容に基づいて上記タイミング信号Ｔ0,
Ｔ1,…,Ｔ7のうちの１つを選択する。例えば、映像信号
Ｄ0,Ｄ1,Ｄ2のレベルがそれぞれＬ,Ｌ,Ｌのときはタイ
ミング信号Ｔ0、映像信号Ｄ0,Ｄ1,Ｄ2のレベルがそれぞ
れＨ,Ｌ,Ｌのときはタイミング信号Ｔ1を選択する。ま
た、映像信号Ｄ0,Ｄ1,Ｄ2のレベルがそれぞれＨ,Ｈ,Ｈ
のときはタイミング信号Ｔ7を選択する。そして、この
電圧制御回路は、所定レベルの制御信号を、選択したタ
イミング信号のパルス幅に応じた期間だけ出力する。出
力電圧作成回路は、外部電源電圧を受けて、１水平期間
内で上記電圧制御回路の制御信号が出力されている期間
だけ上記外部電源電圧を上記コンデンサに充電する。こ
れにより、水平期間毎に駆動電圧を作成する。上記駆動
電圧は、図９に例示するように、タイミング信号Ｔ0,Ｔ
1,…,Ｔ7のパルス幅に応じて増減する。ノーマリ・ホワ
イト(電圧印加時に光を透過するモード)の液晶表示装置
がこの駆動電圧で駆動される場合、タイミング信号Ｔ0
側が暗く、タイミング信号Ｔ7側が明るい多階調表示と
なる。
動作する。まず、タイミング信号作成回路が、図７に例
示するように、１水平期間(パルス信号ＯＥの周期に相
当する期間)内に異なるパルス幅を有するタイミング信
号Ｔ0,Ｔ1,…,Ｔ7を階調数(この例では８)に応じた数だ
け作成する(ただし、タイミング信号Ｔ0はＨレベルを維
持している。)。次に、電圧制御回路が、図８に例示す
るように、映像信号Ｄ0,Ｄ1,Ｄ2と上記タイミング信号
Ｔ0,Ｔ1,…,Ｔ7を受けて、水平期間毎に上記映像信号Ｄ
0,Ｄ1,Ｄ2の内容に基づいて上記タイミング信号Ｔ0,
Ｔ1,…,Ｔ7のうちの１つを選択する。例えば、映像信号
Ｄ0,Ｄ1,Ｄ2のレベルがそれぞれＬ,Ｌ,Ｌのときはタイ
ミング信号Ｔ0、映像信号Ｄ0,Ｄ1,Ｄ2のレベルがそれぞ
れＨ,Ｌ,Ｌのときはタイミング信号Ｔ1を選択する。ま
た、映像信号Ｄ0,Ｄ1,Ｄ2のレベルがそれぞれＨ,Ｈ,Ｈ
のときはタイミング信号Ｔ7を選択する。そして、この
電圧制御回路は、所定レベルの制御信号を、選択したタ
イミング信号のパルス幅に応じた期間だけ出力する。出
力電圧作成回路は、外部電源電圧を受けて、１水平期間
内で上記電圧制御回路の制御信号が出力されている期間
だけ上記外部電源電圧を上記コンデンサに充電する。こ
れにより、水平期間毎に駆動電圧を作成する。上記駆動
電圧は、図９に例示するように、タイミング信号Ｔ0,Ｔ
1,…,Ｔ7のパルス幅に応じて増減する。ノーマリ・ホワ
イト(電圧印加時に光を透過するモード)の液晶表示装置
がこの駆動電圧で駆動される場合、タイミング信号Ｔ0
側が暗く、タイミング信号Ｔ7側が明るい多階調表示と
なる。
【０００８】このように、この表示装置用駆動回路によ
れば、１つの外部電源電圧でもって多階調の駆動電圧が
作成される。多階調を推進するために映像信号のビット
数が増大した場合であっても、タイミング信号作成回路
が階調数に応じた数のタイミング信号を作成し、このタ
イミング信号に基づいて多階調の駆動電圧が作成され
る。したがって、外部電源電圧の種類を増やす必要が無
くなる。
れば、１つの外部電源電圧でもって多階調の駆動電圧が
作成される。多階調を推進するために映像信号のビット
数が増大した場合であっても、タイミング信号作成回路
が階調数に応じた数のタイミング信号を作成し、このタ
イミング信号に基づいて多階調の駆動電圧が作成され
る。したがって、外部電源電圧の種類を増やす必要が無
くなる。
【０００９】また、上記出力電圧作成回路は、上記コン
デンサを１信号系統当たり２つ有し、上記外部電源電圧
を水平期間毎に上記２つのコンデンサに交互に充電して
駆動電圧を作成する場合、水平期間毎に上記２つのコン
デンサから交互に駆動電圧を出力される。すなわち、一
方のコンデンサが充電中であっても、他方のコンデンサ
から駆動電圧が出力され、駆動電圧がとぎれることなく
連続して出力される。なお、上記２つのコンデンサの切
り替えは、例えば図７下段に示すように１水平期間毎に
交互に反転する信号ＯＥ１,ＯＥ２を作成し、この信号
ＯＥ１,ＯＥ２を用いて行う(後述)。
デンサを１信号系統当たり２つ有し、上記外部電源電圧
を水平期間毎に上記２つのコンデンサに交互に充電して
駆動電圧を作成する場合、水平期間毎に上記２つのコン
デンサから交互に駆動電圧を出力される。すなわち、一
方のコンデンサが充電中であっても、他方のコンデンサ
から駆動電圧が出力され、駆動電圧がとぎれることなく
連続して出力される。なお、上記２つのコンデンサの切
り替えは、例えば図７下段に示すように１水平期間毎に
交互に反転する信号ＯＥ１,ＯＥ２を作成し、この信号
ＯＥ１,ＯＥ２を用いて行う(後述)。
【００１０】
【実施例】以下、この発明の表示装置用駆動回路を実施
例により詳細に説明する。
例により詳細に説明する。
【００１１】図１は一実施例の駆動回路の全体構成を示
し、図２は上記駆動回路の絵素数に対応するm個(各３ビ
ット)の信号系統のうち第n番目(１≦n≦m)の信号系統を
示している。この駆動回路は、シフトレジスタ１と、サ
ンプリング・メモリ２と、ホールド・メモリ３と、タイ
ミング信号作成回路４と、電圧制御回路５と、出力電圧
作成回路６を備えている。上記シフトレジスタ１,サン
プリング・メモリ２,ホールド・メモリ３は、図１２に
示したシフトレジスタ１０１,サンプリング・メモリ１
０２,ホールド・メモリ１０３と同一のものである。
し、図２は上記駆動回路の絵素数に対応するm個(各３ビ
ット)の信号系統のうち第n番目(１≦n≦m)の信号系統を
示している。この駆動回路は、シフトレジスタ１と、サ
ンプリング・メモリ２と、ホールド・メモリ３と、タイ
ミング信号作成回路４と、電圧制御回路５と、出力電圧
作成回路６を備えている。上記シフトレジスタ１,サン
プリング・メモリ２,ホールド・メモリ３は、図１２に
示したシフトレジスタ１０１,サンプリング・メモリ１
０２,ホールド・メモリ１０３と同一のものである。
【００１２】上記タイミング信号作成回路４は、図３に
示すように、２つの部分４Ａ,４Ｂからなっている。４
Ａ部分は、Ｄ−フリップフロップ４１,４２,４３、論理
積回路４４、否定論理和回路４５および否定論理和回路
４７からなり、クロック信号ＣＬＫと１水平期間毎に入
力されるパルス信号ＯＥとを受けて、図４に示すよう
に、１水平期間毎に交互に反転する信号ＯＥ１,ＯＥ２
と上記パルス信号ＯＥを略反転させたクリア信号ＣＬＲ
１とを作成する。なお、同図中の信号ＯＥＡ,ＯＥＢは
それぞれＤ−フリップフロップ４２,４３の出力を表し
ている。一方、図３に示した４Ｂ部分は、６ビットカウ
ンタ４６,インバータ４８およびＤ−フリップフロップ
４９,…,５５からなり、図５に示すように、クロック信
号ＣＬＫを受けて、まず６４クロック分の信号(６４Ｃ
ＬＫ)を作成し、この信号６４ＣＬＫを用いて１水平期
間内に異なるパルス幅を有する８つ(階調数分)のタイミ
ング信号Ｔ0,Ｔ1,…,Ｔ7を作成する(ただし、タイミン
グ信号Ｔ0はＨレベルを維持する。)。
示すように、２つの部分４Ａ,４Ｂからなっている。４
Ａ部分は、Ｄ−フリップフロップ４１,４２,４３、論理
積回路４４、否定論理和回路４５および否定論理和回路
４７からなり、クロック信号ＣＬＫと１水平期間毎に入
力されるパルス信号ＯＥとを受けて、図４に示すよう
に、１水平期間毎に交互に反転する信号ＯＥ１,ＯＥ２
と上記パルス信号ＯＥを略反転させたクリア信号ＣＬＲ
１とを作成する。なお、同図中の信号ＯＥＡ,ＯＥＢは
それぞれＤ−フリップフロップ４２,４３の出力を表し
ている。一方、図３に示した４Ｂ部分は、６ビットカウ
ンタ４６,インバータ４８およびＤ−フリップフロップ
４９,…,５５からなり、図５に示すように、クロック信
号ＣＬＫを受けて、まず６４クロック分の信号(６４Ｃ
ＬＫ)を作成し、この信号６４ＣＬＫを用いて１水平期
間内に異なるパルス幅を有する８つ(階調数分)のタイミ
ング信号Ｔ0,Ｔ1,…,Ｔ7を作成する(ただし、タイミン
グ信号Ｔ0はＨレベルを維持する。)。
【００１３】また、図２に示した電圧制御回路(第n番目
の信号系統に属する部分)は、ホールド・メモリ３から
の映像信号ＨnＤ0,ＨnＤ1,ＨnＤ2と上記タイミング信号
Ｔ0,Ｔ1,…,Ｔ7とタイミング信号作成回路４からの信号
ＯＥ１,ＯＥ２とを受ける。そして、図６に示すよう
に、受けた信号の内容に基づいて、水平期間毎に所定レ
ベルの制御信号ＣＯＮ１,ＣＯＮ２を出力する。すなわ
ち、信号ＯＥ１,ＯＥ２がそれぞれ論理“０",論理“１"
の場合は、制御信号ＣＯＮ１は映像信号ＨnＤ0,ＨnＤ1,
ＨnＤ2の内容に応じてタイミング信号Ｔ0,Ｔ1,…,Ｔ7の
パルス幅に応じた期間だけＨレベルとなる一方,制御信
号ＣＯＮ２は映像信号ＨnＤ0,ＨnＤ1,ＨnＤ2の内容にか
かわらずＬレベルのままとなる。また、信号ＯＥ１,Ｏ
Ｅ２がそれぞれ論理“０"(Ｌレベルに対応する),論理
“１"(Ｈレベルに対応する)の場合は、制御信号ＣＯＮ
１は映像信号ＨnＤ0,ＨnＤ1,ＨnＤ2の内容にかかわらず
Ｌレベルとなる一方、制御信号ＣＯＮ２は映像信号Ｈn
Ｄ0,ＨnＤ1,ＨnＤ2の内容に応じてタイミング信号Ｔ0,
Ｔ1,…,Ｔ7のパルス幅に応じた期間だけＨレベルとな
る。なお、信号ＯＥ１,ＯＥ２がいずれも論理“０"の場
合は、制御信号ＣＯＮ１,ＣＯＮ２は映像信号ＨnＤ0,Ｈ
nＤ1,ＨnＤ2の内容にかかわらず、いずれもＬレベルと
なる。また、図４から分かるように、信号ＯＥ１,ＯＥ
２がいずれも論理“１"となる場合はない。
の信号系統に属する部分)は、ホールド・メモリ３から
の映像信号ＨnＤ0,ＨnＤ1,ＨnＤ2と上記タイミング信号
Ｔ0,Ｔ1,…,Ｔ7とタイミング信号作成回路４からの信号
ＯＥ１,ＯＥ２とを受ける。そして、図６に示すよう
に、受けた信号の内容に基づいて、水平期間毎に所定レ
ベルの制御信号ＣＯＮ１,ＣＯＮ２を出力する。すなわ
ち、信号ＯＥ１,ＯＥ２がそれぞれ論理“０",論理“１"
の場合は、制御信号ＣＯＮ１は映像信号ＨnＤ0,ＨnＤ1,
ＨnＤ2の内容に応じてタイミング信号Ｔ0,Ｔ1,…,Ｔ7の
パルス幅に応じた期間だけＨレベルとなる一方,制御信
号ＣＯＮ２は映像信号ＨnＤ0,ＨnＤ1,ＨnＤ2の内容にか
かわらずＬレベルのままとなる。また、信号ＯＥ１,Ｏ
Ｅ２がそれぞれ論理“０"(Ｌレベルに対応する),論理
“１"(Ｈレベルに対応する)の場合は、制御信号ＣＯＮ
１は映像信号ＨnＤ0,ＨnＤ1,ＨnＤ2の内容にかかわらず
Ｌレベルとなる一方、制御信号ＣＯＮ２は映像信号Ｈn
Ｄ0,ＨnＤ1,ＨnＤ2の内容に応じてタイミング信号Ｔ0,
Ｔ1,…,Ｔ7のパルス幅に応じた期間だけＨレベルとな
る。なお、信号ＯＥ１,ＯＥ２がいずれも論理“０"の場
合は、制御信号ＣＯＮ１,ＣＯＮ２は映像信号ＨnＤ0,Ｈ
nＤ1,ＨnＤ2の内容にかかわらず、いずれもＬレベルと
なる。また、図４から分かるように、信号ＯＥ１,ＯＥ
２がいずれも論理“１"となる場合はない。
【００１４】また、図２に示した出力電圧作成回路６
(第n番目の信号系統に属する部分)は、外部電源(電圧
Ｖ)とソースラインＯnとを接続する配線Ｌ１,Ｌ２と、
各配線Ｌ１,Ｌ２とグランドとの間に接続されたコンデ
ンサＣ１,Ｃ２と、アナログ・スイッチＡＳＷ１,ＡＳＷ
２,ＡＳＷ３,ＡＳＷ４からなっている。アナログ・スイ
ッチＡＳＷ１,ＡＳＷ３は、それぞれ配線Ｌ１のコンデ
ンサＣ１よりも外部電源側,ソースラインＯn側に設けら
れ、それぞれ電圧制御回路５からの制御信号ＣＯＮ１,
タイミング信号作成回路４からの信号ＯＥ２によってオ
ンオフ制御される(制御信号がＨレベルのときオン、Ｌ
レベルのときオフする。)。一方、アナログ・スイッチ
ＡＳＷ２,ＡＳＷ４はそれぞれ配線Ｌ２のコンデンサＣ
２よりも外部電源側,ソースラインＯn側に設けられ、そ
れぞれ電圧制御回路５からの制御信号ＣＯＮ１,タイミ
ング信号作成回路４からの信号ＯＥ２によってオンオフ
制御される(制御信号がＨレベルのときオン、Ｌレベル
のときオフする。)。
(第n番目の信号系統に属する部分)は、外部電源(電圧
Ｖ)とソースラインＯnとを接続する配線Ｌ１,Ｌ２と、
各配線Ｌ１,Ｌ２とグランドとの間に接続されたコンデ
ンサＣ１,Ｃ２と、アナログ・スイッチＡＳＷ１,ＡＳＷ
２,ＡＳＷ３,ＡＳＷ４からなっている。アナログ・スイ
ッチＡＳＷ１,ＡＳＷ３は、それぞれ配線Ｌ１のコンデ
ンサＣ１よりも外部電源側,ソースラインＯn側に設けら
れ、それぞれ電圧制御回路５からの制御信号ＣＯＮ１,
タイミング信号作成回路４からの信号ＯＥ２によってオ
ンオフ制御される(制御信号がＨレベルのときオン、Ｌ
レベルのときオフする。)。一方、アナログ・スイッチ
ＡＳＷ２,ＡＳＷ４はそれぞれ配線Ｌ２のコンデンサＣ
２よりも外部電源側,ソースラインＯn側に設けられ、そ
れぞれ電圧制御回路５からの制御信号ＣＯＮ１,タイミ
ング信号作成回路４からの信号ＯＥ２によってオンオフ
制御される(制御信号がＨレベルのときオン、Ｌレベル
のときオフする。)。
【００１５】この駆動回路は全体として次のように動作
する。まず、図１に示したシフトレジスタ１が第n番目
の絵素に対応するサンプリングパルスＴsmpnを出力する
と、そのサンプリングパルスＴsmpnの立ち上がりタイミ
ングで、外部から入力された映像信号Ｄ0,Ｄ1,Ｄ2がサ
ンプリング・メモリ２に取り込まれる。そして、図２に
示すサンプリング・メモリ２(第n番目の信号系統に属す
る部分)の３つのＤ−フリップフロップ２１,２２,２３
に映像信号ＳnＤ0,ＳnＤ1,ＳnＤ2として保持される。１
水平期間のサンプリングが終了した時点で、パルス信号
ＯＥがホールド・メモリ３に入力される。これにより、
サンプリング・メモリ３(３つのＤ−フリップフロップ
３１,３２,３３)に保持されていた映像信号ＳnＤ0,Ｓn
Ｄ1,ＳnＤ2がホールド・メモリ３に転送され、さらに電
圧制御回路５に映像信号ＨnＤ0,ＨnＤ1,ＨnＤ2として転
送される。電圧制御回路５は、映像信号ＨnＤ0,ＨnＤ1,
ＨnＤ2の内容に基づいて、既にに述べたように、水平期
間毎に選択したタイミング信号Ｔ0,Ｔ1,…,Ｔ7のパルス
幅に相当する期間だけＨレベルの制御信号ＣＯＮ１また
はＣＯＮ２を出力する。例えば、特定の水平期間に信号
ＯＥ１がＨレベル,信号ＯＥ２がＬレベルであるものと
する。この場合、制御信号ＣＯＮ１がＨレベル,制御信
号ＣＯＮ２がＬレベルとなる。これにより、出力電圧作
成回路６のアナログ・スイッチＡＳＷ１,ＡＳＷ４がオ
ン状態、アナログ・スイッチＡＳＷ２,ＡＳＷ３がオフ
状態となる。したがって、アナログ・スイッチＡＳＷ１
を通して、制御信号ＣＯＮ１によって、電圧制御回路５
が選択したタイミング信号Ｔ0,Ｔ1,…,Ｔ7のパルス幅に
相当する期間だけコンデンサＣ１が充電される。これに
より、コンデンサＣ１の電極間に映像信号Ｄ0,Ｄ1,Ｄ2
の内容に応じた多階調の駆動電圧が作成される。一方、
コンデンサＣ２からは、この水平期間の１つ前の水平期
間に充電された電圧(駆動電圧)がアナログ・スイッチＡ
ＳＷ４を通してソースラインＯnに出力される。この水
平期間に続く次の水平期間には、信号ＯＥ１がＬレベ
ル,信号ＯＥ２がＬレベルとなる。この場合、制御信号
ＣＯＮ１がＬレベル,制御信号ＣＯＮ２がＨレベルとな
る。これにより、出力電圧作成回路６のアナログ・スイ
ッチＡＳＷ１,ＡＳＷ４がオフ状態、アナログ・スイッ
チＡＳＷ２,ＡＳＷ３がオン状態となる。したがって、
アナログ・スイッチＡＳＷ２を通して、制御信号ＣＯＮ
２によって、電圧制御回路５が選択したタイミング信号
Ｔ0,Ｔ1,…,Ｔ7のパルス幅に相当する期間だけコンデン
サＣ２が充電される。これにより、コンデンサＣ２の電
極間に映像信号Ｄ0,Ｄ1,Ｄ2の内容に応じた多階調の駆
動電圧が作成される。一方、コンデンサＣ１からは、先
程充電された電圧(駆動電圧)がアナログ・スイッチＡＳ
Ｗ３を通してソースラインＯnに出力される。したがっ
て、一方のコンデンサが充電中であっても、他方のコン
デンサから駆動電圧を出力することができ、駆動電圧を
連続して出力することができる。なお、水平期間の変わ
り目に一瞬だけ信号ＯＥ１,ＯＥ２がいずれもＬレベル
となり、制御信号ＣＯＮ１,ＣＯＮ２がいずれもＬレベ
ルとなる期間があるが(アナログ・スイッチＡＳＷ１,
…,ＡＳＷ４はいずれもオフ状態)、上記水平期間毎の動
作には殆んど影響を与えることがない。
する。まず、図１に示したシフトレジスタ１が第n番目
の絵素に対応するサンプリングパルスＴsmpnを出力する
と、そのサンプリングパルスＴsmpnの立ち上がりタイミ
ングで、外部から入力された映像信号Ｄ0,Ｄ1,Ｄ2がサ
ンプリング・メモリ２に取り込まれる。そして、図２に
示すサンプリング・メモリ２(第n番目の信号系統に属す
る部分)の３つのＤ−フリップフロップ２１,２２,２３
に映像信号ＳnＤ0,ＳnＤ1,ＳnＤ2として保持される。１
水平期間のサンプリングが終了した時点で、パルス信号
ＯＥがホールド・メモリ３に入力される。これにより、
サンプリング・メモリ３(３つのＤ−フリップフロップ
３１,３２,３３)に保持されていた映像信号ＳnＤ0,Ｓn
Ｄ1,ＳnＤ2がホールド・メモリ３に転送され、さらに電
圧制御回路５に映像信号ＨnＤ0,ＨnＤ1,ＨnＤ2として転
送される。電圧制御回路５は、映像信号ＨnＤ0,ＨnＤ1,
ＨnＤ2の内容に基づいて、既にに述べたように、水平期
間毎に選択したタイミング信号Ｔ0,Ｔ1,…,Ｔ7のパルス
幅に相当する期間だけＨレベルの制御信号ＣＯＮ１また
はＣＯＮ２を出力する。例えば、特定の水平期間に信号
ＯＥ１がＨレベル,信号ＯＥ２がＬレベルであるものと
する。この場合、制御信号ＣＯＮ１がＨレベル,制御信
号ＣＯＮ２がＬレベルとなる。これにより、出力電圧作
成回路６のアナログ・スイッチＡＳＷ１,ＡＳＷ４がオ
ン状態、アナログ・スイッチＡＳＷ２,ＡＳＷ３がオフ
状態となる。したがって、アナログ・スイッチＡＳＷ１
を通して、制御信号ＣＯＮ１によって、電圧制御回路５
が選択したタイミング信号Ｔ0,Ｔ1,…,Ｔ7のパルス幅に
相当する期間だけコンデンサＣ１が充電される。これに
より、コンデンサＣ１の電極間に映像信号Ｄ0,Ｄ1,Ｄ2
の内容に応じた多階調の駆動電圧が作成される。一方、
コンデンサＣ２からは、この水平期間の１つ前の水平期
間に充電された電圧(駆動電圧)がアナログ・スイッチＡ
ＳＷ４を通してソースラインＯnに出力される。この水
平期間に続く次の水平期間には、信号ＯＥ１がＬレベ
ル,信号ＯＥ２がＬレベルとなる。この場合、制御信号
ＣＯＮ１がＬレベル,制御信号ＣＯＮ２がＨレベルとな
る。これにより、出力電圧作成回路６のアナログ・スイ
ッチＡＳＷ１,ＡＳＷ４がオフ状態、アナログ・スイッ
チＡＳＷ２,ＡＳＷ３がオン状態となる。したがって、
アナログ・スイッチＡＳＷ２を通して、制御信号ＣＯＮ
２によって、電圧制御回路５が選択したタイミング信号
Ｔ0,Ｔ1,…,Ｔ7のパルス幅に相当する期間だけコンデン
サＣ２が充電される。これにより、コンデンサＣ２の電
極間に映像信号Ｄ0,Ｄ1,Ｄ2の内容に応じた多階調の駆
動電圧が作成される。一方、コンデンサＣ１からは、先
程充電された電圧(駆動電圧)がアナログ・スイッチＡＳ
Ｗ３を通してソースラインＯnに出力される。したがっ
て、一方のコンデンサが充電中であっても、他方のコン
デンサから駆動電圧を出力することができ、駆動電圧を
連続して出力することができる。なお、水平期間の変わ
り目に一瞬だけ信号ＯＥ１,ＯＥ２がいずれもＬレベル
となり、制御信号ＣＯＮ１,ＣＯＮ２がいずれもＬレベ
ルとなる期間があるが(アナログ・スイッチＡＳＷ１,
…,ＡＳＷ４はいずれもオフ状態)、上記水平期間毎の動
作には殆んど影響を与えることがない。
【００１６】このように、この表示装置用駆動回路によ
れば、１つの外部電源電圧でもって多階調の駆動電圧を
作成することができる。多階調を推進するために映像信
号のビット数が増大した場合であっても、タイミング信
号作成回路４が階調数に応じた数のタイミング信号を作
成し、このタイミング信号に基づいて多階調の駆動電圧
を作成することができる。したがって、外部電源電圧の
種類を増やすことなく多階調の駆動信号を供給すること
ができる。
れば、１つの外部電源電圧でもって多階調の駆動電圧を
作成することができる。多階調を推進するために映像信
号のビット数が増大した場合であっても、タイミング信
号作成回路４が階調数に応じた数のタイミング信号を作
成し、このタイミング信号に基づいて多階調の駆動電圧
を作成することができる。したがって、外部電源電圧の
種類を増やすことなく多階調の駆動信号を供給すること
ができる。
【００１７】なお、表示装置として例えばノーマル・ホ
ワイトの液晶表示パネルを使用する場合、図１０に示す
ように、透過率は印加電圧Ｖの中間領域で変化し、低
域,高域で飽和する。デジタル１ビット表示のときはオ
ンまたはオフしかないので、上記低域,高域間で動作さ
せれば十分なコントラストが得られる。しかし、多階調
表示の場合は、上記印加電圧Ｖの低域,高域で透過率の
変化が非線形であるため、そのままでは目的の輝度が得
られず、正しい色を表示することができない。そこで、
図１１に示すように、駆動電圧作成用電圧の波形(Ｖ−t
特性)を補正する。これにより、各階調をリニアな特性
にすることができる。
ワイトの液晶表示パネルを使用する場合、図１０に示す
ように、透過率は印加電圧Ｖの中間領域で変化し、低
域,高域で飽和する。デジタル１ビット表示のときはオ
ンまたはオフしかないので、上記低域,高域間で動作さ
せれば十分なコントラストが得られる。しかし、多階調
表示の場合は、上記印加電圧Ｖの低域,高域で透過率の
変化が非線形であるため、そのままでは目的の輝度が得
られず、正しい色を表示することができない。そこで、
図１１に示すように、駆動電圧作成用電圧の波形(Ｖ−t
特性)を補正する。これにより、各階調をリニアな特性
にすることができる。
【００１８】
【発明の効果】以上より明らかなように、この発明の表
示装置用駆動回路は、１水平期間内に異なるパルス幅を
有するタイミング信号を階調数に応じた数だけ作成する
タイミング信号作成回路と、上記映像信号と上記タイミ
ング信号とを受けて、水平期間毎に上記映像信号の内容
に基づいて上記タイミング信号のうちの１つを選択し、
選択したタイミング信号のパルス幅に応じた期間だけ所
定レベルの制御信号を出力する電圧制御回路と、コンデ
ンサを有し、外部電源電圧を受けて、１水平期間内で上
記電圧制御回路の制御信号が出力されている期間だけ上
記外部電源電圧を上記コンデンサに充電して駆動電圧を
作成する出力電圧作成回路を備えているので、１つの外
部電源電圧でもって多階調の駆動電圧を作成することが
できる。したがって、画質を向上させるために映像信号
のビット数を増大させた場合であっても、外部電源電圧
の種類を増やすことなく多階調の駆動電圧を作成するこ
とができる。これに伴って、外部電源の規模を小さく
でき、コストダウンを行うことができる。また、上記
駆動回路を内蔵するＬＳＩ(大規模集積回路)の入力端子
数が減少して実装が容易になる。さらに、外部電源電
圧に要求される精度が緩和され、調整管理が容易にな
る。
示装置用駆動回路は、１水平期間内に異なるパルス幅を
有するタイミング信号を階調数に応じた数だけ作成する
タイミング信号作成回路と、上記映像信号と上記タイミ
ング信号とを受けて、水平期間毎に上記映像信号の内容
に基づいて上記タイミング信号のうちの１つを選択し、
選択したタイミング信号のパルス幅に応じた期間だけ所
定レベルの制御信号を出力する電圧制御回路と、コンデ
ンサを有し、外部電源電圧を受けて、１水平期間内で上
記電圧制御回路の制御信号が出力されている期間だけ上
記外部電源電圧を上記コンデンサに充電して駆動電圧を
作成する出力電圧作成回路を備えているので、１つの外
部電源電圧でもって多階調の駆動電圧を作成することが
できる。したがって、画質を向上させるために映像信号
のビット数を増大させた場合であっても、外部電源電圧
の種類を増やすことなく多階調の駆動電圧を作成するこ
とができる。これに伴って、外部電源の規模を小さく
でき、コストダウンを行うことができる。また、上記
駆動回路を内蔵するＬＳＩ(大規模集積回路)の入力端子
数が減少して実装が容易になる。さらに、外部電源電
圧に要求される精度が緩和され、調整管理が容易にな
る。
【００１９】また、上記出力電圧作成回路は、上記コン
デンサを１信号系統当たり２つ有し、上記外部電源電圧
を水平期間毎に上記２つのコンデンサに交互に充電して
駆動電圧を作成する場合、水平期間毎に上記２つのコン
デンサから交互に駆動電圧を出力することができる。す
なわち、一方のコンデンサが充電中であっても、他方の
コンデンサから駆動電圧を出力でき、駆動電圧をとぎれ
ることなく連続して出力することができる。
デンサを１信号系統当たり２つ有し、上記外部電源電圧
を水平期間毎に上記２つのコンデンサに交互に充電して
駆動電圧を作成する場合、水平期間毎に上記２つのコン
デンサから交互に駆動電圧を出力することができる。す
なわち、一方のコンデンサが充電中であっても、他方の
コンデンサから駆動電圧を出力でき、駆動電圧をとぎれ
ることなく連続して出力することができる。
【図１】 この発明の一実施例の表示装置用駆動回路の
全体構成を示す図である。
全体構成を示す図である。
【図２】 上記表示装置用駆動回路の１信号系統の構成
を示す図である。
を示す図である。
【図３】 上記表示装置用駆動回路を構成するタイミン
グ信号作成回路を示す図である。
グ信号作成回路を示す図である。
【図４】 上記タイミング信号作成回路の出力波形を示
す図である。
す図である。
【図５】 上記タイミング信号作成回路の出力波形を示
す図である。
す図である。
【図６】 上記表示装置用駆動回路を構成する電圧制御
回路が制御信号を作成する仕方を説明する図である。
回路が制御信号を作成する仕方を説明する図である。
【図７】 この発明の表示装置用駆動回路を構成するタ
イミング信号作成回路の出力波形を例示する図である。
イミング信号作成回路の出力波形を例示する図である。
【図８】 この発明の表示装置用駆動回路を構成する電
圧制御回路が制御信号を作成する仕方を例示する図であ
る。
圧制御回路が制御信号を作成する仕方を例示する図であ
る。
【図９】 タイミング信号と駆動電圧との関係を例示す
る図である。
る図である。
【図１０】 ノーマリ・ホワイト液晶の印加電圧と透過
率との関係を示す図である。
率との関係を示す図である。
【図１１】 駆動電圧の補正の仕方を示す図である。
【図１２】 従来の表示装置用駆動回路の全体構成を示
す図である。
す図である。
【図１３】 上記従来の表示装置用駆動回路の１信号系
統の構成を示す図である。
統の構成を示す図である。
１ シフトレジスタ ２ サンプリング・メモリ ３ ホールド・メモリ ４ タイミング信号作成回路 ５ 電圧制御回路 ６ 出力電圧作成回路 ２１,２２,２３,３１,３２,３３,４１,４２,４３,４９,
５０,５１,５２,５３,５４,５５ Ｄ−フリップフロッ
プ ＡＳＷ１,ＡＳＷ２,ＡＳＷ３,ＡＳＷ４ アナログ・ス
イッチ Ｃ１,Ｃ２ コンデンサ Ｌ１,Ｌ２ 配線 Ｏ1,…,Ｏn,…,Ｏm ソースライン
５０,５１,５２,５３,５４,５５ Ｄ−フリップフロッ
プ ＡＳＷ１,ＡＳＷ２,ＡＳＷ３,ＡＳＷ４ アナログ・ス
イッチ Ｃ１,Ｃ２ コンデンサ Ｌ１,Ｌ２ 配線 Ｏ1,…,Ｏn,…,Ｏm ソースライン
Claims (2)
- 【請求項１】 入力された所定ビット数のデジタル映像
信号に基づいて多階調の駆動電圧を出力する表示装置用
駆動回路であって、 １水平期間内に異なるパルス幅を有するタイミング信号
を階調数に応じた数だけ作成するタイミング信号作成回
路と、 上記映像信号と上記タイミング信号とを受けて、水平期
間毎に上記映像信号の内容に基づいて上記タイミング信
号のうちの１つを選択し、選択したタイミング信号のパ
ルス幅に応じた期間だけ所定レベルの制御信号を出力す
る電圧制御回路と、 コンデンサを有し、外部電源電圧を受けて、１水平期間
内で上記電圧制御回路の制御信号が出力されている期間
だけ上記外部電源電圧を上記コンデンサに充電して駆動
電圧を作成する出力電圧作成回路を備えたことを特徴と
する表示装置用駆動回路。 - 【請求項２】 上記出力電圧作成回路は、上記コンデン
サを１信号系統当たり２つ有し、上記外部電源電圧を水
平期間毎に上記２つのコンデンサに交互に充電して駆動
電圧を作成することを特徴とする請求項１に記載の表示
装置用駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312319A JPH05150737A (ja) | 1991-11-27 | 1991-11-27 | 表示装置用駆動回路 |
| EP92310381A EP0544427B1 (en) | 1991-11-27 | 1992-11-13 | Display module drive circuit having a digital source driver capable of generating multi-level drive voltages from a single external power source |
| DE69216785T DE69216785T2 (de) | 1991-11-27 | 1992-11-13 | Steuerschaltung für eine Anzeigeeinheit mit digitaler Sourcesteuerung zur Erzeugung von Mehrfachpegelsteuerspannungen aus einer einzelnen externen Energiequelle |
| KR1019920022056A KR960016342B1 (ko) | 1991-11-27 | 1992-11-21 | 디스플레이 모듈 구동 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312319A JPH05150737A (ja) | 1991-11-27 | 1991-11-27 | 表示装置用駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05150737A true JPH05150737A (ja) | 1993-06-18 |
Family
ID=18027814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3312319A Pending JPH05150737A (ja) | 1991-11-27 | 1991-11-27 | 表示装置用駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0544427B1 (ja) |
| JP (1) | JPH05150737A (ja) |
| KR (1) | KR960016342B1 (ja) |
| DE (1) | DE69216785T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3139892B2 (ja) * | 1993-09-13 | 2001-03-05 | 株式会社東芝 | データ選択回路 |
| EP1041535A1 (fr) * | 1999-03-30 | 2000-10-04 | EM Microelectronic-Marin SA | Dispositif de commande d'un dispositif LCD ayant au moins un niveau de couleur |
| JP3925467B2 (ja) * | 2003-06-20 | 2007-06-06 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法並びに電子機器 |
| CN102842278B (zh) * | 2012-08-06 | 2015-09-02 | 北京大学深圳研究生院 | 栅极驱动电路单元、栅极驱动电路及显示器 |
| CN115128573B (zh) * | 2022-08-30 | 2022-12-06 | 北京摩尔芯光半导体技术有限公司 | 用于光学相控阵的驱动电路、驱动方法及激光雷达装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125184A (ja) * | 1984-07-13 | 1986-02-04 | 株式会社 アスキ− | 表示制御装置 |
| JPH0750389B2 (ja) * | 1987-06-04 | 1995-05-31 | セイコーエプソン株式会社 | 液晶パネルの駆動回路 |
| JP2667204B2 (ja) * | 1988-06-18 | 1997-10-27 | 株式会社日立製作所 | 階調表示装置 |
| DE3930259A1 (de) * | 1989-09-11 | 1991-03-21 | Thomson Brandt Gmbh | Ansteuerschaltung fuer eine fluessigkristallanzeige |
-
1991
- 1991-11-27 JP JP3312319A patent/JPH05150737A/ja active Pending
-
1992
- 1992-11-13 EP EP92310381A patent/EP0544427B1/en not_active Expired - Lifetime
- 1992-11-13 DE DE69216785T patent/DE69216785T2/de not_active Expired - Fee Related
- 1992-11-21 KR KR1019920022056A patent/KR960016342B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960016342B1 (ko) | 1996-12-09 |
| EP0544427A2 (en) | 1993-06-02 |
| DE69216785T2 (de) | 1997-07-24 |
| KR930010837A (ko) | 1993-06-23 |
| EP0544427B1 (en) | 1997-01-15 |
| DE69216785D1 (de) | 1997-02-27 |
| EP0544427A3 (en) | 1993-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0584114B1 (en) | Liquid crystal display | |
| KR960016729B1 (ko) | 액정 장치 구동 회로 | |
| US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
| US6567066B1 (en) | Driving circuit of display device | |
| KR20030063206A (ko) | 표시 구동 장치 및 그것을 이용한 표시 장치 | |
| JP2002014656A (ja) | 多階調デジタル映像データを表示するための駆動回路及びその方法 | |
| JPH07104662B2 (ja) | 液晶表示装置 | |
| JPH06274133A (ja) | 表示装置の駆動回路及び表示装置 | |
| JP2006343563A (ja) | 液晶表示装置 | |
| EP0624862B1 (en) | Driving circuit for display apparatus | |
| JPS5823090A (ja) | 表示装置 | |
| US7659875B2 (en) | Gradation display reference voltage generating circuit and liquid crystal driving device | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| US5680148A (en) | Driving circuit for a display apparatus capable of display of an image with gray scales | |
| KR100551738B1 (ko) | 액정표시장치의 구동회로 | |
| JP2001337657A (ja) | 液晶表示装置 | |
| EP0544427B1 (en) | Display module drive circuit having a digital source driver capable of generating multi-level drive voltages from a single external power source | |
| JP2000148096A (ja) | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 | |
| JP3482667B2 (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
| KR100861270B1 (ko) | 액정표시장치 및 그의 구동방법 | |
| JPH07104716A (ja) | 表示装置 | |
| US6353425B1 (en) | Method and apparatus for providing separate primary color selection on an active matrix liquid crystal display | |
| US5587721A (en) | Liquid crystal driving apparatus | |
| EP0447919B1 (en) | Drive circuit for dot matrix display | |
| JPH1010497A (ja) | マトリクス型表示装置の駆動回路 |