JPH05150794A - 音声分析合成システム - Google Patents

音声分析合成システム

Info

Publication number
JPH05150794A
JPH05150794A JP3314832A JP31483291A JPH05150794A JP H05150794 A JPH05150794 A JP H05150794A JP 3314832 A JP3314832 A JP 3314832A JP 31483291 A JP31483291 A JP 31483291A JP H05150794 A JPH05150794 A JP H05150794A
Authority
JP
Japan
Prior art keywords
storage device
voice
synthesis
data
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3314832A
Other languages
English (en)
Inventor
Tatsuya Sato
辰也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3314832A priority Critical patent/JPH05150794A/ja
Publication of JPH05150794A publication Critical patent/JPH05150794A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】分析合成を行っていない間に外部の記憶装置を
アクセスし、その結果により、種類、容量を自動的に判
断することを最も主要な特徴とする。 【構成】記憶装置1 には原音声が分析されてパラメータ
が抽出され、情報圧縮された音声データが格納される。
音声分析合成装置2 は記憶装置1から必要に応じて音声
データを読み出し、演算して音声波形に再生する。音声
分析合成装置2 内には、記憶装置1 からのアドレスデー
タ転送、音声データ取り込み等を行うインタフェース回
路3 と、記憶装置1 の種類、容量を自動的に判断するア
クセス制御回路4 が内蔵されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は特に外部に音声データ
の記憶装置を持って音声分析合成装置を動作させる音声
分析合成システムに関する。
【0002】
【従来の技術】一般に外部に音声データの記憶装置を持
つ音声分析合成装置においては、記憶装置の種類、容量
に応じて音声分析合成装置にプログラムする必要があっ
た。すなわち、音声分析合成装置内蔵のインタフェース
回路に動作設定をする。記憶装置の種類、例えばRO
M、RAMどちらを接続するのかを指定したり、RAM
であれば書き込みできる容量を指定したりする必要があ
った。
【0003】プログラムする手段として、ハード面では
記憶装置に専用の制御回路を付加する方法がある。この
場合、制御回路面積の増大、プログラム用入力信号の増
加は必須である。この結果、コスト高になり、しかも操
作の複雑化を招く。また、ソフト面では記憶装置の制御
を必要とし、わずらわしい。
【0004】
【発明が解決しようとする課題】このように、従来では
外付する記憶装置の種類、容量に応じて音声分析合成装
置に動作設定をするプログラムが必要であり、コスト
高、複雑化を招くという欠点がある。
【0005】この発明は上記のような事情を考慮してな
されたものであり、その目的は、外部記憶装置の種類、
容量をプログラムすることなしに判断可能な音声分析合
成装置を提供することにある。
【0006】
【課題を解決するための手段】この発明の音声分析合成
システムは、音声分析データを蓄積するための外付けの
記憶装置と、前記記憶装置への音声分析データをアクセ
スするためのインタフェース回路と、前記インタフェー
ス回路に伝達経路が設けられ、前記記憶装置の種類と記
憶容量を自動的に判断するためのアクセス制御回路を備
えた音声分析合成装置とを具備したことを特徴とする。
【0007】
【作用】この発明では、電源投入時あるいはシステムリ
セット時等の音声分析合成装置が分析合成を行っていな
い間に外部の記憶装置をアクセス制御回路を動作させて
アクセスし、その結果により、自動的に上記記憶装置の
種類、容量を判断する。
【0008】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図1はこの発明の一実施例による構成を示
すブロック図である。
【0009】記憶装置1 には原音声が分析されてパラメ
ータが抽出され、情報圧縮された音声データが格納され
る。音声分析合成装置2 は記憶装置1 から必要に応じて
音声データを読み出し、演算して音声波形に再生する。
音声分析合成装置2 内には、記憶装置1 からのアドレス
データ転送、音声データ取り込み等を行うインタフェー
ス回路3 と、記憶装置1の種類、容量を判断するアクセ
ス制御回路4 が内蔵されている。
【0010】ここで、まず記憶装置1 がすでに固定の音
声分析データであるか、それとも随時変更ができるもの
であるかをアクセス制御回路4 が判断する。以下、これ
について図2のフローチャートを参照しながら説明す
る。
【0011】例えば、記憶装置1 がROMかRAMであ
るかを判断するためには電源投入後、音声分析合成装置
2 内のアクセス制御回路4 がインタフェース回路3 を介
して記憶装置1 の所定のエリアを指定し、初期化する
(処理11)。このときROMの場合にはエリアのデータ
は変化しない。
【0012】次に、音声分析合成装置2 は記憶装置1 の
上記で指定したエリアからインタフェース回路3 を介し
てデータを読み出す。ここで、初期化したデータが読出
されたなら、接続された記憶装置1 はRAM等の読み書
きが可能な記憶装置であり、読出されたデータが初期化
されたデータでなければROM等の読み出し専用のもの
であると判断される。これにより、アクセス制御回路4
が読み書き用コードもしくは読み出し専用コードを設定
し、インタフェース回路に伝達することにより、動作モ
ードが設定される。次に、記憶装置1 の容量を検出す
る。以下、図3のフローチャートを参照しながら説明す
る。
【0013】記憶装置1 がRAMであり、容量が1Mビ
ットまたは4Mビットであるかを判断するとする。電源
投入後、音声分析合成装置2 内のアクセス制御回路4 が
インタフェース回路3 を介して記憶装置1 の1Mビット
内に相当するエリアに第1データを書き込む(処理2
1)。そしてさらに、アクセス制御回路4 がインタフェ
ース回路3 を介して1Mビット分拡張したアドレスを指
定させ、前回書き込んだデータ以外の第2データを書き
込む(処理22)。ここでアドレスは、例えばインデック
スアドレス指定であり、アドレスの上位ビットがインデ
ックスで下位ビットが1M分固有のアドレスである。よ
って、1Mビット分拡張したアドレスの下位ビットだけ
見れば上記第1のデータと第2のデータのアドレスは同
じである。
【0014】次に、アクセス制御回路4 は2つのデータ
を読み出して比較する。ここで、第1と第2のデータが
一致した場合、1Mビット分拡張したにもかかわらずデ
ータが同様であるということから重ね書きであり、従っ
て、記憶装置1 の容量は1Mビットであることが判断で
きる。第1と第2のデータが一致しない場合は記憶装置
1 の容量は4Mビットと判断する。この結果により容量
の指定コードをインタフェース回路3 に設定する(処理
23)。
【0015】また、ROMの場合の容量検出は予めコー
ドとして指定エリアに容量を登録することで可能であ
る。このようにして、アクセス制御回路4 が容量を判断
し、インタフェース回路に伝達することにより、動作モ
ードが設定される。次に、記憶装置1 が複数の場合、そ
れぞれについて上記同様に行うことで判断できる。
【0016】また、複数の判断の場合については、記憶
装置1 すべてについて行う必要はない。例えば、2個接
続されている場合には1個目については2個目の有無に
より容量は判断が可能である。
【0017】また、本実施例は電源投入時について記述
したが、特に電源投入時だけに限らず、音声分析合成装
置2 が記憶装置1 に対して分析合成を行っていない期間
であれば問題はない。
【0018】また、上記実施例ではRAM,ROMに関
して記述したが、特に限定されない。すなわち、記憶素
子を持つ記憶装置1 であればよく、例えば、RAMとR
OMの混載の記憶装置でもよい。この場合、接続情報を
ROM内に持たせることも可能である。
【0019】上記実施例の構成によれば、記憶装置の種
類、容量については音声分析合成装置にプログラムする
必要がなく、外部からのコントロールのわずらわしさを
解消することができる。また、この発明による音声分析
合成装置を使用するシステムでは仮に記憶装置の変更が
生じたとしても、再プログラムする必要がないため、汎
用性が高い。
【0020】
【発明の効果】以上説明したようにこの発明によれば、
分析合成を行っていない間に外部の記憶装置をアクセス
し、その結果により、種類、容量を自動的に判断するの
で、わざわざプログラムすることなしに判断可能な音声
分析合成システムを提供することができる。
【図面の簡単な説明】
【図1】この発明の一実施例の構成を示すブロック図。
【図2】この発明の主要な動作を示す第1のフローチャ
ート。
【図3】この発明の主要な動作を示す第2のフローチャ
ート。
【符号の説明】
1…記憶装置、 2…音声分析合成装置、 3…インタフェ
ース回路、 4…アクセス制御回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 音声分析データを蓄積するための外付け
    の記憶装置と、 前記記憶装置への音声分析データをアクセスするための
    インタフェース回路と、前記インタフェース回路に伝達
    経路が設けられ、前記記憶装置の種類と記憶容量を自動
    的に判断するためのアクセス制御回路を備えた音声分析
    合成装置とを具備したことを音声分析合成システム。
JP3314832A 1991-11-28 1991-11-28 音声分析合成システム Pending JPH05150794A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3314832A JPH05150794A (ja) 1991-11-28 1991-11-28 音声分析合成システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3314832A JPH05150794A (ja) 1991-11-28 1991-11-28 音声分析合成システム

Publications (1)

Publication Number Publication Date
JPH05150794A true JPH05150794A (ja) 1993-06-18

Family

ID=18058137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3314832A Pending JPH05150794A (ja) 1991-11-28 1991-11-28 音声分析合成システム

Country Status (1)

Country Link
JP (1) JPH05150794A (ja)

Similar Documents

Publication Publication Date Title
JPS62133500A (ja) 音響信号から導かれた電気信号を区分する方法及び装置
EP0047175A1 (en) Speech synthesizer apparatus
JPH03252993A (ja) E↑2promの情報書込み装置
US6275878B1 (en) Data recorder and data producing circuit
CN108932171B (zh) 嵌入式软件交互方法
US5911031A (en) IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof
KR960001096B1 (ko) 부팅 드라이브 시스템
JPH01171053A (ja) 端末装置制御方式
JPS59133613A (ja) プロセス制御装置のソフトウエア検証方法
JPS63197251A (ja) 情報処理装置
JPH0236972B2 (ja)
JPS6243752A (ja) 信号制御装置
JPH05290589A (ja) 半導体集積回路
JPH08314755A (ja) トレース情報記録方法
JPH0535547A (ja) トレース情報指定可能トレーサメモリー
JPH06168074A (ja) 共通入出力装置
JPH0375844A (ja) 障害自動解析方式
JPS6332399B2 (ja)
JPH04128944A (ja) マイクロプログラム実行履歴情報採集装置
JP2002183075A (ja) Ioポート接続方式
JPH05120064A (ja) トレース採取方式
JPH04346153A (ja) メモリアクセスバス制御方法とその情報処理装置
JPH04352251A (ja) ファイル待避装置
JPS58169256A (ja) 動作解析装置
JPS58196679A (ja) 仮想マシンシステムにおけるアドレス変換方式