JPH08314755A - トレース情報記録方法 - Google Patents

Abstract

(57)【要約】 【目的】 対象となるアドレスとして多数のアドレスを
指定することが可能なトレース情報記録方法を得る。 【構成】 プログラム領域の各アドレスに１対１で対応
したエントリ１２を有するアドレス選択用メモリ１１を
用意し、それら各エントリに、それが対応付けられたア
ドレスが記録対象であるか否かを示す情報を設定してお
き、プログラム実行時におけるシステムバス３上の情報
を各実行サイクル毎に記録する際に、記録対象であるこ
とを示す情報が設定されているエントリに対応したアド
レスがシステムバス上に現れた場合にのみ、そのシステ
ムバス上の情報をトレース情報としてトレースメモリ６
に記録するようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロコンピュー
タのプログラム開発に使用されるエミュレータなどにお
いて、プログラムの実行時間を遅延させることなく、プ
ログラム実行中のアドレスバスやデータバス、さらには
その他の制御情報等をトレース情報として各実行サイク
ル毎に記録するトレース情報記録方法に関するものであ
る。

【０００２】

【従来の技術】図２はこの発明および従来のトレース情
報記録方法が適用されるエミュレータのシステム構成を
示すブロック図である。図において、１はターゲットと
なるマイクロコンピュータ（以下、ターゲットＭＣＵと
いう）であり、２はこのターゲットＭＣＵ１の実行する
プログラムが格納されているエミュレーションメモリで
ある。３はターゲットＭＣＵ１のアドレスバス、データ
バス、およびその他の制御信号を含むシステムバスであ
り、４はこのシステムバス３を制御するバス制御回路で
ある。５はこのエミュレータ全体を制御するモニタ回
路、６はシステムバス３上の記録すべきトレース情報が
格納されるトレースメモリであり、７はこのトレースメ
モリ６に記録するトレース情報の格納条件を判定するイ
ベント検出回路である。

【０００３】また、図３は従来のトレース情報記録方法
を説明するための、図２におけるイベント検出回路７の
内部構成を示すブロック図である。図において、５はモ
ニタ回路、６はトレースメモリ、７はイベント検出回路
であり、これらは図２に同一符号を付したものと同一の
ものである。また、イベント検出回路７の内部におい
て、８ａ、８ｂはあらかじめ保持しているアドレスとシ
ステムバス３上に出力されたアドレスとを比較するアド
レス比較回路、９ａ、９ｂはあらかじめ保持しているデ
ータとシステムバス３上に出力されたデータとを比較す
るデータ比較回路であり、１０はこれらのアドレス比較
回路８ａ、８ｂやデータ比較回路９ａ、９ｂを制御し
て、イベントの成立を判定するイベント検出制御回路で
ある。

【０００４】次に動作について説明する。図２に示すよ
うに構成されたエミュレータシステムにおいては、その
リアルタイムトレース機能によるトレース情報の記録動
作は、ターゲットＭＣＵ１のプログラム実行中に行われ
る。すなわち、ターゲットＭＣＵ１はエミュレーション
メモリ２に格納されているプログラムを順次読み出して
実行してゆく。そのとき、ターゲットＭＣＵ１とエミュ
レーションメモリ２を結ぶシステムバス３上に、アドレ
スやデータ、さらには制御信号等の情報が出力される。
リアルタイムトレース機能では各実行サイクル毎に、こ
のシステムバス３上に出力される情報をトレース情報と
してトレースメモリ６に記録する。

【０００５】当該エミュレータの全体制御を行っている
モニタ回路５は、システムバス３上に出力された情報を
バス制御回路４を介して入手する。そのとき、このシス
テムバス３上の情報は同時にイベント検出回路７にも渡
される。イベント検出回路７は受け取ったシステムバス
３上の情報を解析し、それが記録対象のトレース情報で
あるか否かを各実行サイクル毎に判別する。なお、この
イベント検出回路７における判定条件の情報は、ターゲ
ットＭＣＵ１がプログラムの実行を開始する前に、モニ
タ回路５からイベント検出回路７に事前に送られてい
る。イベント検出回路７によって記録対象のサイクルで
あることが確認されると、当該システムバス３上の情報
はトレースメモリ６に渡され、トレース情報として記録
される。

【０００６】次に、図３を用いてイベント検出回路７の
内部動作について説明する。モニタ回路５はターゲット
ＭＣＵ１の実行を開始する前に、あらかじめイベント検
出回路７に対してトレース情報の格納条件として、いく
つかのアドレス情報とデータ情報、さらにはその組み合
わせ情報を渡す。イベント検出回路７はいくつかのアド
レス比較回路（図示の例では８ａと８ｂの２つ）と、い
くつかのデータ比較回路（図示の例では９ａ、９ｂの２
つ）を備えており、それぞれモニタ回路５から渡された
アドレスやデータの情報を保持する。そして、ターゲッ
トＭＣＵ１がプログラムの実行を開始すると、それら各
アドレス比較回路８ａ、８ｂやデータ比較回路９ａ、９
ｂによって、システムバス３上に出力されるアドレスや
データの情報と保持しているアドレスやデータの情報と
が比較される。イベント検出制御回路１０では、これら
各アドレス比較回路８ａ、８ｂやデータ比較回路９ａ、
９ｂの条件成立を確認し、さらにモニタ回路５から渡さ
れた組み合わせ情報の条件を満たしたか否かを判別す
る。

【０００７】このようにすることにより、特定の条件を
満たしている実行サイクルについてのみ、トレース情報
をトレースメモリ６に記録することが可能となり、これ
により、トレースメモリ６のメモリ容量を節約すること
ができる。

【０００８】なお、このようなイベント検出回路７を利
用して、複数の特定のアドレスの実行サイクルの情報を
記録しようとする場合には、記録対象のアドレス情報を
それぞれ別々のアドレス比較回路８ａ、８ｂ、・・・・
に設定し、いずれかのアドレス比較回路８ａ（８ｂ、・
・・・）の条件が成立した際に、その情報をトレースメ
モリ６に記録するようにする。

【０００９】このような従来のトレース情報記録方法に
関連した技術が記載された文献としては、例えば、特開
昭６３−２９８４５２号公報、あるいは特開昭６２−１
２１５５６号公報などがある。

【００１０】

【発明が解決しようとする課題】従来のトレース情報記
録方法は以上のように構成されているので、リアルタイ
ムトレース機能によって複数の特定のアドレスの実行サ
イクルにおける情報だけをトレースメモリ６に記録しよ
うとする場合、イベント検出回路７の各アドレス比較回
路８ａ、８ｂに対して別々のアドレスを設定する必要が
あり、高級言語プログラムのソースプログラムの各行頭
に相当するアドレスだけを記録したいような場合には、
記録対象のアドレスの個数が膨大なものとなって、その
各々に対応してアドレス比較回路８ａ、８ｂを用意しな
ければならず、そのようなエミュレータを実現すること
は困難であるという問題点があった。

【００１１】この発明は上記のような問題点を解消する
ためになされたもので、特定のアドレスのサイクルだけ
を記録対象とする際に、その対象となるアドレスとして
多数のアドレスを指定することが可能なトレース情報記
録方法を得ることを目的とする。

【００１２】

【課題を解決するための手段】この発明に係るトレース
情報記録方法は、プログラム領域の各アドレスに１対１
で対応したエントリを有するアドレス選択用メモリを用
意し、それらの各エントリに、それぞれが対応付けられ
たアドレスが記録対象であるか否かを示す情報を設定し
ておき、プログラム実行時におけるシステムバス上の情
報を各実行サイクル毎に記録する際、アドレス選択用メ
モリのシステムバス上に現れたアドレスに対応付けられ
たエントリが、当該アドレスが記録対象であることを示
す情報を保持している場合にのみ、前記システムバス上
の情報をトレース情報としてトレースメモリに記録する
ようにしたものである。

【００１３】

【作用】この発明におけるアドレス選択用メモリは、エ
ントリのそれぞれがターゲットＭＣＵのアドレス空間の
各アドレスに１対１で対応して、そのメモリ値として該
当するアドレスが記録対象であるか否かを示す論理値を
保持し、ターゲットＭＣＵのプログラムアドレス値を利
用して該当するエントリに簡単にアクセス可能となって
おり、イベント検出回路は、システムバス上にアドレス
が出力されるサイクルにおいて、そのアドレス値を利用
してアドレス選択用メモリを参照し、該当するエントリ
の論理値からそのときのシステムバス上の情報が記録対
象であるか否かを判定することにより、対象となるアド
レスとして多数のアドレスを指定することができるトレ
ース情報記録方法を実現する。

【００１４】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の実施例１によるトレース情報記
録方法を説明するための、イベント検出回路の内部構成
を示すブロック図である。図において、５はモニタ回
路、６はトレースメモリ、７はイベント検出回路、１０
はイベント検出制御回路であり、これらは図３に同一符
号を付した従来のそれらと同一、もしくは相当部分であ
るため詳細な説明は省略する。また、１１はプログラム
領域の各アドレスに対して１対１で対応したエントリを
有するアドレス選択用メモリである。１２はこのアドレ
ス選択用メモリ１１の前記エントリであり、それぞれに
対応付けられたアドレスが記録対象であるか否かを示す
情報が設定されている。

【００１５】次に動作について説明する。モニタ回路５
はまず、ターゲットＭＣＵ１の実行を開始する前に、あ
らかじめ記録対象となっているアドレスの情報をイベン
ト検出回路７に対して送る。イベント検出回路７ではこ
のモニタ回路５からのアドレス情報をイベント検出制御
回路１０で受け取る。イベント検出制御回路１０では受
け取った記録対象のアドレス情報に従って、アドレス選
択用メモリ１１の記録対象となっているアドレスに対応
付けられたエントリ１２には記録対象であることを示す
論理値、例えば“１”を設定し、それ以外のエントリ１
２には記録対象ではないことを示す論理値、例えば
“０”を設定する。

【００１６】次に、ターゲットＭＣＵ１の実行中におい
ては、モニタ回路５はバス制御回路４を介してシステム
バス３上に出力された情報を入手して、当該エミュレー
タの全体制御を行っている。そのとき、このシステムバ
ス３上の情報はイベント検出回路７にも同時に渡され
る。イベント検出回路７ではそのシステムバス３上の情
報をイベント検出制御回路１０で受け取り、それが記録
対象のトレース情報であるか否かを各実行サイクル毎に
判別する。すなわち、イベント検出制御回路１０は、シ
ステムバス３上にアドレスが出力されている場合にはそ
のアドレス情報を取り込み、そのアドレス情報を利用し
てアドレス選択用メモリ１１の該当するエントリ１２を
参照する。その結果、当該エントリ１２に記録対象であ
ることを示す論理値“１”が設定されていれば、その時
の実行サイクルのシステムバス３の内容がトレースメモ
リ６に渡され、それらがトレース情報としてトレースメ
モリ６に記録される。一方、当該エントリ１２に記録対
象ではないことを示す論理値“０”が設定されていれ
ば、その時の実行サイクルのシステムバス３の内容はト
レースメモリ６には渡されず、それらがトレース情報と
して記録されることはない。

【００１７】

【発明の効果】以上のように、この発明によれば、プロ
グラム領域の各アドレスに１対１で対応したエントリを
有するアドレス選択用メモリを用意して、その各エント
リに対応するアドレスが記録対象であるか否かを示す情
報を設定しておき、記録対象であることを示す情報が設
定されているエントリに対応したアドレスがシステムバ
ス上に現れた場合にのみ、システムバス上の情報をトレ
ースメモリに記録するように構成したので、対象となる
アドレスとして多数のアドレスを指定することが可能と
なり、例えば高級言語プログラムのソースプログラムの
行頭や分岐文のジャンプ先に相当するアドレスなど、プ
ログラム領域に散在するアドレスに対してのアクセスの
履歴を、長い時間にわたって記録することができるトレ
ース情報記録方法が得られる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施例１によるトレース情報記録
方法を説明するための、イベント検出回路の内部構成を
示すブロック図である。

【図２】 この発明および従来のトレース情報記録方法
が適用されるエミュレータのシステム構成を示すブロッ
ク図である。

【図３】 従来のトレース情報記録方法を説明するため
の、イベント検出回路の内部構成を示すブロック図であ
る。

【符号の説明】

３ システムバス、４ バス制御回路、６ トレースメ
モリ、１１ アドレス選択用メモリ、１２ エントリ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プログラム実行時におけるシステムバス
   上のアドレスやデータなどの情報をトレース情報とし
   て、各実行サイクル毎にトレースメモリに記録するトレ
   ース情報記録方法において、前記プログラムが格納され
   ている領域の各アドレスに対して１対１で対応したエン
   トリを有するアドレス選択用メモリを用意して、当該ア
   ドレス選択用メモリの各エントリに、それが対応付けら
   れたアドレスが記録対象であるか否かを示す情報を設定
   し、前記アドレス選択用メモリの記録対象であることを
   示す情報が設定されているエントリに対応したアドレス
   が前記システムバス上に現れた場合にのみ、前記システ
   ムバス上の情報を前記トレースメモリに記録することを
   特徴とするトレース情報記録方法。