JPH05151100A - メモリ制御方式 - Google Patents
メモリ制御方式Info
- Publication number
- JPH05151100A JPH05151100A JP3340215A JP34021591A JPH05151100A JP H05151100 A JPH05151100 A JP H05151100A JP 3340215 A JP3340215 A JP 3340215A JP 34021591 A JP34021591 A JP 34021591A JP H05151100 A JPH05151100 A JP H05151100A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error
- error detection
- signal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 情報処理装置等の記憶装置に使用される半導
体メモリの制御に関し、メモリの故障時の縮退運転制御
を目的とする。 【構成】 メモリ制御方式においてメモリデータの正当
性をチェックする為のエラー検出部３と、エラー検出部
以降のメモリアクセスにおいて縮退運転制御をおこなう
縮退運転制御部４と、故障したメモリの代替として使用
される代替データレジスタ部５とから構成される。
体メモリの制御に関し、メモリの故障時の縮退運転制御
を目的とする。 【構成】 メモリ制御方式においてメモリデータの正当
性をチェックする為のエラー検出部３と、エラー検出部
以降のメモリアクセスにおいて縮退運転制御をおこなう
縮退運転制御部４と、故障したメモリの代替として使用
される代替データレジスタ部５とから構成される。
Description
【０００１】
【産業上の利用分野】本発明はメモリ制御方式に関し、
特に、メモリ故障時の縮退運転制御方式に関する。
特に、メモリ故障時の縮退運転制御方式に関する。
【０００２】
【従来の技術】従来のメモリ故障時の制御方式は、故障
を認識する為に、冗長符号を設けて冗長検査等が実施さ
れている。例えば、１ビットのパリティビットを設けて
チェックするパリティチェック方式や、データからＣＲ
Ｃ符号を生成してチェックするサイクリックチェック
（ＣＲＣ）方式等がある。以上の方式によりメモリ故障
によるデータ化けを認識し、エラーとして中央処理装置
（以下ＣＰＵと称する）へ通知し、ソフトウェア等によ
り次回からエラーの発生したアドレスを使用しないよ
う、メモリアドレスの再配置等の実施、又はメモリユニ
ットの交換という方式がとられていた。
を認識する為に、冗長符号を設けて冗長検査等が実施さ
れている。例えば、１ビットのパリティビットを設けて
チェックするパリティチェック方式や、データからＣＲ
Ｃ符号を生成してチェックするサイクリックチェック
（ＣＲＣ）方式等がある。以上の方式によりメモリ故障
によるデータ化けを認識し、エラーとして中央処理装置
（以下ＣＰＵと称する）へ通知し、ソフトウェア等によ
り次回からエラーの発生したアドレスを使用しないよ
う、メモリアドレスの再配置等の実施、又はメモリユニ
ットの交換という方式がとられていた。
【０００３】
【発明が解決しようとする課題】従来のメモリ制御方式
では、メモリユニット部で故障が発生するとソフトウェ
ア等により縮退運転制御部に入るわけだが、故障の発生
した部分によってはソフトウェアでの縮退制御をおこな
うにも限りがあり、また縮退制御用のソフトウェアも膨
大なものとなってくる。そして最悪の場合メモリユニッ
トの交換が必要となるなどという問題点があった。
では、メモリユニット部で故障が発生するとソフトウェ
ア等により縮退運転制御部に入るわけだが、故障の発生
した部分によってはソフトウェアでの縮退制御をおこな
うにも限りがあり、また縮退制御用のソフトウェアも膨
大なものとなってくる。そして最悪の場合メモリユニッ
トの交換が必要となるなどという問題点があった。
【０００４】本発明の目的はメモリ故障時の縮退運転制
御を行なうことによりソフトウェアによる膨大な縮退運
転動作プログラムの実行やメモリユニット等の交換を不
要とするメモリ制御方式を提供することにある。
御を行なうことによりソフトウェアによる膨大な縮退運
転動作プログラムの実行やメモリユニット等の交換を不
要とするメモリ制御方式を提供することにある。
【０００５】
【課題を解決するための手段】本発明のメモリ制御方式
では、メモリユニット故障によるデータ化け等のエラー
を検知する為のエラー検出部と、エラー検出部によりエ
ラー検出されたデータが格納されているメモリユニット
上のアドレスを記憶し、次回以降のメモリアクセス時の
アドレスと比較し、その結果により制御する為の縮退運
転制御部と、縮退運転制御部により制御され、故障した
メモリユニットの代替として使用される代替データレジ
スタ部とを備えている。
では、メモリユニット故障によるデータ化け等のエラー
を検知する為のエラー検出部と、エラー検出部によりエ
ラー検出されたデータが格納されているメモリユニット
上のアドレスを記憶し、次回以降のメモリアクセス時の
アドレスと比較し、その結果により制御する為の縮退運
転制御部と、縮退運転制御部により制御され、故障した
メモリユニットの代替として使用される代替データレジ
スタ部とを備えている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１において、ＣＰＵ１はメモリユニット
２に対しアクセスする為に必要なメモリアドレス１０
１、メモリリクエスト信号１０３を出力している。
２に対しアクセスする為に必要なメモリアドレス１０
１、メモリリクエスト信号１０３を出力している。
【０００８】エラー検出部３は、ＣＰＵ１のメモリアク
セス時、データを監視しエラーが発生した場合ＣＰＵ１
に対しエラー割込み１０５及びエラー検出信号１０６を
出力する。縮退運転制御部４はＣＰＵ１より出力される
メモリリクエスト信号１０３を入力し、メモリユニット
２を制御する為のメモリアクセス制御信号１０４を出力
する。又、エラー検出部３より出力されるエラー検出信
号１０６により、エラーの発生したアドレスを記憶して
おき次回以降のアクセスにおいて前回記憶したエラーア
ドレスに対し、アクセスがきた場合、代替データレジス
タ５へアクセスさせるようにメモリアクセス制御信号１
０４をマスクして代替レジスタ５へ制御が渡るように代
替レジスタ制御信号１０７を有効にする。
セス時、データを監視しエラーが発生した場合ＣＰＵ１
に対しエラー割込み１０５及びエラー検出信号１０６を
出力する。縮退運転制御部４はＣＰＵ１より出力される
メモリリクエスト信号１０３を入力し、メモリユニット
２を制御する為のメモリアクセス制御信号１０４を出力
する。又、エラー検出部３より出力されるエラー検出信
号１０６により、エラーの発生したアドレスを記憶して
おき次回以降のアクセスにおいて前回記憶したエラーア
ドレスに対し、アクセスがきた場合、代替データレジス
タ５へアクセスさせるようにメモリアクセス制御信号１
０４をマスクして代替レジスタ５へ制御が渡るように代
替レジスタ制御信号１０７を有効にする。
【０００９】次に動作を説明する。
【００１０】通常の動作は、ＣＰＵ１よりメモリリクエ
スト信号１０４が縮退運転制御部４へ送出される。エラ
ー検出部３からのエラー検出信号１０６が出力されてい
ないことを確認して縮退運転制御部４はメモリユニット
２へ対しアクセスする為メモリアクセス制御信号１０４
を有効にする。これによりＣＰＵ１はメモリユニット２
に対しデータのリード／ライトが可能になる。
スト信号１０４が縮退運転制御部４へ送出される。エラ
ー検出部３からのエラー検出信号１０６が出力されてい
ないことを確認して縮退運転制御部４はメモリユニット
２へ対しアクセスする為メモリアクセス制御信号１０４
を有効にする。これによりＣＰＵ１はメモリユニット２
に対しデータのリード／ライトが可能になる。
【００１１】次にエラーが発生した場合の動作だが、Ｃ
ＰＵ１がメモリリード時に、エラー検出部３にてデータ
のエラーが検出される。エラーが検出されるとエラー検
出部３はＣＰＵ１に対しエラー割込み信号１０５を出力
する。割込みを受けとったＣＰＵ１は、ソフトウェア等
によりエラー割込みルーチンへ飛び、エラー発生時のリ
カバリー動作に入り、再度メモリユニット２の書き込み
等のリトライ処理を実施する。又、一方縮退運転制御部
４はエラー検出部３より出力されるエラー検出信号１０
６を受け取ると、エラーの発生したアドレスを記憶す
る。そして、次回ＣＰＵ１からエラーの発生したアドレ
スと同一アドレスへのメモリリクエストがきた場合、縮
退運転に入り、ＣＰＵ１から入力されたメモリリクエス
ト信号１０３により縮退運転制御部４は、メモリユニッ
ト２へのメモリユニット制御信号１０４をマスクして、
代替データレジスタ５への制御を開始する為に代替レジ
スタ制御信号１０７を有効にする。代替レジスタ制御信
号１０７により、代替レジスタ５はメモリユニット２に
代ってデータを格納し、ＣＰＵ１からのメモリアクセス
に備えてメモリユニット２の故障したアドレス部分の代
替メモリとなる。
ＰＵ１がメモリリード時に、エラー検出部３にてデータ
のエラーが検出される。エラーが検出されるとエラー検
出部３はＣＰＵ１に対しエラー割込み信号１０５を出力
する。割込みを受けとったＣＰＵ１は、ソフトウェア等
によりエラー割込みルーチンへ飛び、エラー発生時のリ
カバリー動作に入り、再度メモリユニット２の書き込み
等のリトライ処理を実施する。又、一方縮退運転制御部
４はエラー検出部３より出力されるエラー検出信号１０
６を受け取ると、エラーの発生したアドレスを記憶す
る。そして、次回ＣＰＵ１からエラーの発生したアドレ
スと同一アドレスへのメモリリクエストがきた場合、縮
退運転に入り、ＣＰＵ１から入力されたメモリリクエス
ト信号１０３により縮退運転制御部４は、メモリユニッ
ト２へのメモリユニット制御信号１０４をマスクして、
代替データレジスタ５への制御を開始する為に代替レジ
スタ制御信号１０７を有効にする。代替レジスタ制御信
号１０７により、代替レジスタ５はメモリユニット２に
代ってデータを格納し、ＣＰＵ１からのメモリアクセス
に備えてメモリユニット２の故障したアドレス部分の代
替メモリとなる。
【００１２】
【発明の効果】以上説明したように本発明は、メモリ故
障部分を検出し、その部分を代替するデバイスを有し、
メモリ故障時の縮退運転制御をおこなうことにより、ソ
フトウェアによる大がかりな縮退運転動作プログラムの
実行やメモリユニット等の交換が不要になるという効果
を有する。
障部分を検出し、その部分を代替するデバイスを有し、
メモリ故障時の縮退運転制御をおこなうことにより、ソ
フトウェアによる大がかりな縮退運転動作プログラムの
実行やメモリユニット等の交換が不要になるという効果
を有する。
【図１】本発明の一実施例のブロック図である。
１ 中央処理装置 ２ メモリユニット ３ エラー検出部 ４ 縮退運転制御部 ５ 代替データレジスタ １０１ メモリアドレス １０２ メモリデータ １０３ メモリリクエスト信号 １０４ メモリアクセス制御信号 １０５ エラー割込み信号 １０６ エラー検出信号 １０７ 代替レジスタ制御信号
Claims (1)
- 【請求項１】 情報処理装置等の記憶装置として使用さ
れる半導体メモリの故障時の縮退運転制御の方式におい
て、メモリ内のデータの正当性をチェックする為のエラ
ー検出部と、前記エラー検出部にてエラー検出されたメ
モリデータが格納されているアドレスを記憶し、次回以
降のメモリアクセス時のアドレスを比較し、その結果に
よりメモリへのコントロール信号を制御する為の縮退運
転制御部と、前記縮退運転制御部にて制御され故障した
メモりの代替として使用される代替データレジスタ部と
を有することを特徴をするメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340215A JPH05151100A (ja) | 1991-11-29 | 1991-11-29 | メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340215A JPH05151100A (ja) | 1991-11-29 | 1991-11-29 | メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05151100A true JPH05151100A (ja) | 1993-06-18 |
Family
ID=18334798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3340215A Pending JPH05151100A (ja) | 1991-11-29 | 1991-11-29 | メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05151100A (ja) |
-
1991
- 1991-11-29 JP JP3340215A patent/JPH05151100A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6691205B2 (en) | Method for using RAM buffers with simultaneous accesses in flash based storage systems | |
| US5274646A (en) | Excessive error correction control | |
| JP2001228980A (ja) | ディスクアレイ用コントローラ | |
| CN116382958B (zh) | 一种内存错误的处理方法及计算设备 | |
| JP2001249911A (ja) | データ転送方法及びデータ処理システム | |
| JP4535371B2 (ja) | ディスクアレイ制御プログラム、方法及び装置 | |
| JPS6235704B2 (ja) | ||
| JPH1049448A (ja) | 冗長化メモリのエラー訂正機構 | |
| JP2001290710A (ja) | データエラー検出装置 | |
| JPH05151100A (ja) | メモリ制御方式 | |
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JP3502465B2 (ja) | データ処理システム | |
| JPS6327940A (ja) | 記憶制御装置 | |
| JPH02301836A (ja) | データ処理システム | |
| JPS60110047A (ja) | エラ−訂正方式 | |
| JPH02143352A (ja) | メモリエラー検出修正方式 | |
| JP2000207289A (ja) | デ―タ誤り検出方式及びその方法 | |
| JPS61253564A (ja) | 記憶装置 | |
| JPH04101253A (ja) | メモリのｅｃｃ回路の動作試験方式 | |
| JPH0230060B2 (ja) | ||
| JPH04365145A (ja) | メモリ障害処理方法 | |
| JPS5823679B2 (ja) | 記憶装置 | |
| JPH0481953A (ja) | メモリ装置 | |
| JPH0594379A (ja) | 共有メモリ制御方式 | |
| JPH05241869A (ja) | 情報処理装置のエラー検出回路 |