JPH05152103A - サーミスタ素子の製造方法 - Google Patents

サーミスタ素子の製造方法

Info

Publication number
JPH05152103A
JPH05152103A JP3310737A JP31073791A JPH05152103A JP H05152103 A JPH05152103 A JP H05152103A JP 3310737 A JP3310737 A JP 3310737A JP 31073791 A JP31073791 A JP 31073791A JP H05152103 A JPH05152103 A JP H05152103A
Authority
JP
Japan
Prior art keywords
forming
ceramic green
thermistor element
thermistor
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3310737A
Other languages
English (en)
Inventor
Hirobumi Sunahara
博文 砂原
Yasunobu Yoneda
康信 米田
Yukio Sakabe
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP3310737A priority Critical patent/JPH05152103A/ja
Publication of JPH05152103A publication Critical patent/JPH05152103A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 許容電流値が高く、しかも、抵抗値の選択自
由度が高いサーミスタ素子を得ることができる製造方法
を提供する。 【構成】 本発明にかかるサーミスタ素子の製造方法
は、セラミックグリーンシートそれぞれの一面上に焼失
成分が混入されたポーラス層形成用ペーストを塗布して
所定パターンを形成する工程と、所定パターンそれぞれ
の延出側端部が交互に対向する位置に配置されるように
して各セラミックグリーンシートを積層し、延出側端部
の端面が異なる側面上に露出した積層体を形成する工程
と、この積層体を焼成して得られた焼成体4を急冷処理
した後、ポーラス状となった所定パターン内に内部電極
6を形成し、かつ、これらの内部電極6それぞれの端面
が露出した焼成体4の各側面上に外部電極7を形成する
工程とを含むことを特徴としている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ある温度で電気抵抗
が急激に変化することを特徴とするサーミスタ素子の製
造方法に関する。
【0002】
【従来の技術】現在実用化されているサーミスタ素子
(CTR)のうち、VO2を基本組成とするものはある
温度域における温度上昇によって電気抵抗が急激に低下
してなる温度−抵抗特性、いわゆる負のサーミスタ特性
を有しており、この特性はVO2の結晶構造が70℃付
近において半導体・金属間で転移することによって得ら
れるものである。そして、このサーミスタ素子は、基本
素材であるV25に対してB,Si,P,Mg,Ca,
Sr,Ba,La,Pbなどの酸化物のうちの1種ない
し2種を加えて混合し、かつ、得られた混合物を800
〜900℃程度の還元性雰囲気中で熱処理して粉砕した
うえ、いわゆるビード型として形成した後、さらに、1
000℃程度の還元性雰囲気中で焼成したうえで急冷処
理することによって製造されるのが一般的となってい
る。
【0003】
【発明が解決しようとする課題】ところで、このような
サーミスタ素子におけるサーミスタ特性は製造工程に大
きく依存することが知られており、良好なサーミスタ特
性を得るためには当初からきめ細かな製造条件を設定し
ておく必要がある。特に、焼成後における急冷処理は、
還元性雰囲気中における熱処理と同様、サーミスタ特性
に対する影響が最も大きいものであり、良好なサーミス
タ特性を得るためには900℃以上の温度域から急冷処
理する必要がある。
【0004】そこで、均質的な急冷処理が行われにくい
ディスク型などといわれる大型のサーミスタ素子では良
好なサーミスタ特性を得ることが困難となってしまうた
め、現状ではビード型や薄膜型などといわれる小型のサ
ーミスタ素子を製品として用いるのが主流となってい
る。しかしながら、これら小型のサーミスタ素子では、
許容電流値が数10mA以下に限られてしまうばかり
か、使用温度域における抵抗値の選択自由度が低くなっ
てしまうため、突入電流抑制素子としての用途などのよ
うな幅広い需要に十分応えることができないのが現状で
あった。
【0005】本発明は、このような不都合に鑑みて創案
されたものであり、許容電流値が高く、しかも、抵抗値
の選択自由度が高いサーミスタ素子の製造方法を提供す
ることを目的としている。
【0006】
【課題を解決するための手段】本発明にかかるサーミス
タ素子の製造方法は、このような目的を達成するため
に、サーミスタ特性を有するセラミックグリーンシート
それぞれの一面上にカーボン(炭素)などのような焼失
成分が混入されたポーラス(多孔質)層形成用ペースト
を塗布し、各セラミックグリーンシートの一端部まで延
出された所定パターンを形成する工程と、所定パターン
それぞれの延出側端部が交互に対向する位置に配置され
るようにして各セラミックグリーンシートを積層し、各
所定パターンの延出側端部の端面が異なる側面上それぞ
れに露出した積層体を形成する工程と、この積層体を焼
成して得られた焼成体を急冷処理した後、ポーラス状と
なった所定パターン内に内部電極を形成し、かつ、これ
らの内部電極それぞれの端面が露出した焼成体の各側面
上に外部電極を形成する工程とを含むことを特徴とする
ものである。
【0007】
【作用】上記方法において、セラミックグリーンシート
からなる積層体を焼成した際には、各セラミックグリー
ンシート上に塗布されていたポーラス層形成用ペースト
中の焼失成分が失われてしまうことになり、得られた焼
成体の内部には所定パターンのそれぞれがポーラス状の
通路として残されていることになる。そこで、この焼成
体の内部は、ポーラス状となった通路それぞれを介して
セラミックグリーンシートと見合う厚みごとに薄く分割
されているのと同構造であることになり、この焼成体に
対する急冷処理は、その外形が従来例におけるディスク
型などよりも大きくなっている場合であっても、ポーラ
ス状の通路を介して効果的かつ均質的に行われることに
なる。
【0008】
【実施例】以下、本発明方法の一実施例を図面に基づい
て説明する。
【0009】図1ないし図3は本実施例にかかるサーミ
スタ素子の製造手順を示しており、図1はサーミスタ素
子を構成する積層体の分解状態を示す斜視図、図2は積
層体の内部構造を示す断面図、図3は焼成体の内部構造
を示す断面図であり、図4は完成したサーミスタ素子の
内部構造を示す断面図である。
【0010】まず、基本素材であるV25、これに加え
る酸化物としてのP25及びBaOを用意したうえ、こ
れらを所要量ずつ秤量して均一に混合し、得られた混合
物を加熱して溶融することによってガラス状とした後、
これを還元性雰囲気中で熱処理したうえで粉砕すること
によって原料粉末を作成する。そして、この原料粉末に
対して酢酸ビニル系バインダ、分散剤及び可塑剤を加え
た後、ドクターブレード法によってサーミスタ特性を有
するセラミックグリーンシートとして形成したうえ、こ
れを切断することによって50mm×30mmの矩形状
とされた複数枚のセラミックグリーンシート1を形成す
る。また、このとき、上記原料粉末に対してカーボン
(炭素)などのような焼失成分を加えて混合することに
より、ポーラス(多孔質)層形成用ペーストを形成す
る。その後、セラミックグリーンシート1それぞれの一
面上にポーラス層形成用ペーストを塗布(印刷)し、図
1で示すように、各セラミックグリーンシート1の一端
部にまで端部が延出された所定パターン2を形成する。
【0011】つぎに、これらのセラミックグリーンシー
ト1を互いに積層するが、この際、図1で示すように、
所定パターン2それぞれの延出側端部2a,2bが交互
に対向する位置に配置されるようにしながら各セラミッ
クグリーンシート1を積層した後、これらを圧着するこ
とによって各所定パターン2の延出側端部2a,2bの
端面が異なる側面3a,3b上それぞれに露出した積層
体3を形成する。なお、この積層体3の最上部には、上
記ポーラス層形成用ペーストによる所定パターンが形成
されていない状態のセラミックグリーンシート1が圧着
されている。そこで、この積層体3においては、図2で
示すように、一方の所定パターン2の延出側端部2aの
端面が積層体3の右側面3a上に、また、他方の所定パ
ターン2の延出側端部2bの端面が左側面3b上に露出
していることになる。
【0012】そして、所定パターン2を形成するポーラ
ス層形成用ペーストを乾燥させたうえ、複数枚のセラミ
ックグリーンシート1が積層されてなる積層体3を90
0〜1000℃程度とされたN2などの不活性雰囲気中
に投入して焼成する。すると、各セラミックグリーンシ
ート1上に塗布されていたポーラス層形成用ペースト中
の焼失成分であるカーボンなどが焼き飛ばされて失われ
てしまうことになり、図3で示すように、得られた焼成
体4の内部には所定パターン2のそれぞれが原料粉末の
みからなるポーラス状の通路5として残されていること
になる。すなわち、このようにして得られた焼成体4に
おいては、その内部がポーラス状となった通路5それぞ
れを介して当初のセラミックグリーンシート1と見合う
厚みごとに薄く分割されているのと同構造であることに
なる。
【0013】そこで、この焼成によって得られた焼成体
4を焼成炉から取り出したうえで急冷処理すると、この
焼成体4に対する急冷処理は所定パターン2であったポ
ーラス状の通路5を介して効果的かつ均質的に行われる
ことになる。そのため、この焼成体4の外形が従来例に
おけるディスク型などよりも大きい場合であったとして
も、何らの不都合なく均質的に急冷処理されることにな
る。
【0014】つぎに、この急冷処理された焼成体4を真
空中において脱気処理した後、Sn,Pbのような低融
点金属などを熔融してなる金属溶液中に浸漬する。する
と、図4で示すように、ポーラス状の通路5となってい
た所定パターン2内には金属溶液が侵入してなる内部電
極6が形成されることになる。さらに、これらの内部電
極6それぞれの端面が露出した焼成体4の各側面4a,
4b上に導電ペーストを塗布して焼き付けると、これら
の側面4a,4b上には内部電極6のそれぞれと接続さ
れた一対の外部電極7が形成されることになり、サーミ
スタ素子として完成する。
【0015】ところで、以上説明した本実施例方法にか
かる図1〜図4においてはセラミックグリーンシート1
及びこれらからなるセラミック層の層数を少なく表示し
ているが、本発明の発明者らがサーミスタ素子における
セラミック層の層数を実用的な50層としたうえでサー
ミスタ特性を測定したところによれば、図5で示すよう
に、その初期抵抗値は102Ω程度であり、従来の一般
的なサーミスタ素子の1/100以下となっている。ま
た、本実施例方法によって形成されたサーミスタ素子の
有する許容電流値も1A程度となり、従来のサーミスタ
素子と比較した場合には約10倍となっている。なお、
サーミスタ特性を示す図5における横軸は温度℃、縦軸
は電気抵抗値Ωを示している。
【0016】
【発明の効果】以上説明したように、本発明にかかるサ
ーミスタ素子の製造方法によれば、各セラミックグリー
ンシート上に塗布されていたポーラス層形成用ペースト
中の焼失成分が積層体の焼成によって失われてしまい、
焼成体の内部には所定パターンのそれぞれがポーラス状
の通路として残されることになるので、この焼成体の内
部はポーラス状となった通路それぞれを介してセラミッ
クグリーンシートと見合う厚みごとに薄く分割されてい
るのと同構造であることになる。そこで、この焼成体に
対する急冷処理はポーラス状の通路を介して効果的かつ
均質的に行われることになり、その外形が大きい場合で
あっても、極めて良好なサーミスタ特性を得ることがで
きることになる。
【0017】また、本発明方法においては、サーミスタ
特性を示すセラミック層を多層化しているので、サーミ
スタ素子全体の容量が大きくなり、許容電流値の高いサ
ーミスタ素子が得られることになる。さらに、各セラミ
ック層の大きさ及び積層数を調整することによって初期
抵抗値を広範囲にわたって設定できることになり、突入
電流抑制素子としての用途などにも使用可能となるとい
う効果が得られる。
【図面の簡単な説明】
【図1】本実施例にかかるサーミスタ素子を構成する積
層体の分解状態を示す斜視図である。
【図2】積層体の内部構造を示す断面図である。
【図3】焼成体の内部構造を示す断面図である。
【図4】完成したサーミスタ素子の内部構造を示す断面
図である。
【図5】サーミスタ特性を示す説明図である。
【符号の説明】
1 セラミックグリーンシート 2 所定パターン 2a,2b 延出側端部 3 積層体 3a,3b 側面 4 焼成体 4a,4b 側面 6 内部電極 7 外部電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 サーミスタ特性を有するセラミックグリ
    ーンシート(1)それぞれの一面上に焼失成分が混入さ
    れたポーラス層形成用ペーストを塗布し、各セラミック
    グリーンシート(1)の一端部まで延出された所定パタ
    ーン(2)を形成する工程と、 所定パターン(2)それぞれの延出側端部(2a,2
    b)が交互に対向する位置に配置されるようにして各セ
    ラミックグリーンシート(1)を積層し、各所定パター
    ン(2)の延出側端部(2a,2b)の端面が異なる側
    面(3a,3b)上それぞれに露出した積層体(3)を
    形成する工程と、 この積層体(3)を焼成して得られた焼成体(4)を急
    冷処理した後、ポーラス状となった所定パターン(2)
    内に内部電極(6)を形成し、かつ、これらの内部電極
    (6)それぞれの端面が露出した焼成体(4)の各側面
    (4a,4b)上に外部電極(7)を形成する工程とを
    含むサーミスタ素子の製造方法。
JP3310737A 1991-11-26 1991-11-26 サーミスタ素子の製造方法 Pending JPH05152103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3310737A JPH05152103A (ja) 1991-11-26 1991-11-26 サーミスタ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3310737A JPH05152103A (ja) 1991-11-26 1991-11-26 サーミスタ素子の製造方法

Publications (1)

Publication Number Publication Date
JPH05152103A true JPH05152103A (ja) 1993-06-18

Family

ID=18008886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3310737A Pending JPH05152103A (ja) 1991-11-26 1991-11-26 サーミスタ素子の製造方法

Country Status (1)

Country Link
JP (1) JPH05152103A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012583A (ja) * 2011-06-29 2013-01-17 Nichicon Corp 臨界温度サーミスタ、該サーミスタ用のサーミスタ素子、およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012583A (ja) * 2011-06-29 2013-01-17 Nichicon Corp 臨界温度サーミスタ、該サーミスタ用のサーミスタ素子、およびその製造方法

Similar Documents

Publication Publication Date Title
JPH04333295A (ja) 電歪効果素子およびその製造方法
CN100378872C (zh) 迭层型陶瓷电子元件的制造方法
JP2004311959A (ja) 積層型正特性サーミスタ
JP2798136B2 (ja) サーミスタ
JPH05152103A (ja) サーミスタ素子の製造方法
JPH11340090A (ja) 粒界絶縁型積層セラミックコンデンサの製造方法
JP2983096B2 (ja) 積層形電圧非直線抵抗器の製造方法
JP4907138B2 (ja) チップ型ntc素子
JPH04320301A (ja) 急変サーミスタおよびその製造方法
JPH05226154A (ja) 積層セラミックインダクタとその製造方法
JPH01186601A (ja) V↓2o↓3系セラミクス抵抗体素子
JPH07114174B2 (ja) 積層型半導体磁器電子部品の製造方法
JPH02122511A (ja) 積層セラミックコンデンサとその製造方法
JP3632592B2 (ja) チップサーミスタおよびその製造方法
JPH04318901A (ja) 急変サーミスタの製造方法
JPH04317302A (ja) 正特性サーミスタ及びその製造方法
JP3245933B2 (ja) 抵抗体
JPH0547508A (ja) 積層型半導体磁器及びその製造方法
JPH06314601A (ja) Ntcサーミスタ
JP3149564B2 (ja) 抵抗体
KR101333258B1 (ko) 저항 가변 소자 및 그 제조방법
JP3554779B2 (ja) 非線形誘電体素子
JPH02172203A (ja) 積層型バリスタ
JPH04280601A (ja) Ptc・ntc一体化素子及びその製造方法
JPH01259503A (ja) 積層バリスタ