JPH04317302A - 正特性サーミスタ及びその製造方法 - Google Patents
正特性サーミスタ及びその製造方法Info
- Publication number
- JPH04317302A JPH04317302A JP3112453A JP11245391A JPH04317302A JP H04317302 A JPH04317302 A JP H04317302A JP 3112453 A JP3112453 A JP 3112453A JP 11245391 A JP11245391 A JP 11245391A JP H04317302 A JPH04317302 A JP H04317302A
- Authority
- JP
- Japan
- Prior art keywords
- temperature coefficient
- positive temperature
- layer
- coefficient thermistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000010953 base metal Substances 0.000 claims abstract description 21
- 238000007747 plating Methods 0.000 claims abstract description 18
- 229910052573 porcelain Inorganic materials 0.000 claims abstract description 8
- 239000000919 ceramic Substances 0.000 claims description 26
- 229910052799 carbon Inorganic materials 0.000 claims description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 17
- 238000010030 laminating Methods 0.000 claims description 5
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 238000010304 firing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 69
- 238000000034 method Methods 0.000 description 12
- WMWLMWRWZQELOS-UHFFFAOYSA-N bismuth(iii) oxide Chemical compound O=[Bi]O[Bi]=O WMWLMWRWZQELOS-UHFFFAOYSA-N 0.000 description 6
- 230000032683 aging Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- NUJOXMJBOLGQSY-UHFFFAOYSA-N manganese dioxide Chemical compound O=[Mn]=O NUJOXMJBOLGQSY-UHFFFAOYSA-N 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000001089 mineralizing effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本願発明は、正特性サーミスタに
関し、詳しくは、半導体磁器と内部電極とを交互に積層
してなる正特性サーミスタ及びその製造方法に関する。
関し、詳しくは、半導体磁器と内部電極とを交互に積層
してなる正特性サーミスタ及びその製造方法に関する。
【０００２】
【従来の技術】図６は従来の正特性サーミスタの一例を
示す断面図である。この正特性サーミスタは、半導体磁
器（層）５１と内部電極（層）５２とを交互に積層して
なる積層構造体５３の両端に外部電極５４を設けること
により形成されている。そして、このような積層構造を
有する正特性サーミスタ（積層正特性サーミスタ）にお
いては、半導体磁器５１の各層が、電気的に並列接続さ
れることになり、半導体磁器の両面に電極を形成したい
わゆる単層構造の正特性サーミスタ（図示せず）に比べ
て初期抵抗値が低いという特徴を有している。
示す断面図である。この正特性サーミスタは、半導体磁
器（層）５１と内部電極（層）５２とを交互に積層して
なる積層構造体５３の両端に外部電極５４を設けること
により形成されている。そして、このような積層構造を
有する正特性サーミスタ（積層正特性サーミスタ）にお
いては、半導体磁器５１の各層が、電気的に並列接続さ
れることになり、半導体磁器の両面に電極を形成したい
わゆる単層構造の正特性サーミスタ（図示せず）に比べ
て初期抵抗値が低いという特徴を有している。
【０００３】ところで、上記のような積層正特性サーミ
スタは、通常は、以下のような方法で製造されている。 まず、図７に示すように、半導体磁器材料からなるグリ
ーンシート６１上に、ＢａＴｉＯ３焼結粉末にカーボン
とワニスを混合したペースト（カーボンペースト）６２
を塗布し、これを複数枚積層するとともに、上下からカ
ーボンペースト６２を塗布していないグリーンシート６
１ａで挾持して積層シート６３を作成する。次に、これ
を焼成することによりカーボンペースト６２中のカーボ
ンを焼失させて、半導体磁器（層）５１と交互に形成さ
れた複数の空洞層６４を有する半導体磁器焼結体５３ａ
（まだ内部電極５２が形成されていない）を作成する（
図８）。そして、上記空洞層６４に溶融したＰｂを圧入
充填して内部電極５２を形成することにより、半導体磁
器（層）５１と内部電極（層）５２が交互に積層された
状態の積層構造体５３を作成する。（図９）。そして、
この積層構造体５３の両端に、内部電極５２と導通する
外部電極５４を設けることにより、図６に示すような積
層構造を有する正特性サーミスタを得ている。
スタは、通常は、以下のような方法で製造されている。 まず、図７に示すように、半導体磁器材料からなるグリ
ーンシート６１上に、ＢａＴｉＯ３焼結粉末にカーボン
とワニスを混合したペースト（カーボンペースト）６２
を塗布し、これを複数枚積層するとともに、上下からカ
ーボンペースト６２を塗布していないグリーンシート６
１ａで挾持して積層シート６３を作成する。次に、これ
を焼成することによりカーボンペースト６２中のカーボ
ンを焼失させて、半導体磁器（層）５１と交互に形成さ
れた複数の空洞層６４を有する半導体磁器焼結体５３ａ
（まだ内部電極５２が形成されていない）を作成する（
図８）。そして、上記空洞層６４に溶融したＰｂを圧入
充填して内部電極５２を形成することにより、半導体磁
器（層）５１と内部電極（層）５２が交互に積層された
状態の積層構造体５３を作成する。（図９）。そして、
この積層構造体５３の両端に、内部電極５２と導通する
外部電極５４を設けることにより、図６に示すような積
層構造を有する正特性サーミスタを得ている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の正
特性サーミスタには、エージングの問題があり、電極形
成後、時間が経過するにつれて抵抗が増加し、正特性サ
ーミスタとしての特性が劣化するという問題点がある。
特性サーミスタには、エージングの問題があり、電極形
成後、時間が経過するにつれて抵抗が増加し、正特性サ
ーミスタとしての特性が劣化するという問題点がある。
【０００５】本願発明は、上記問題点を解決するもので
あり、電極形成後の時間の経過による抵抗の増加が少な
い正特性サーミスタ及びその製造方法を提供することを
目的とする。
あり、電極形成後の時間の経過による抵抗の増加が少な
い正特性サーミスタ及びその製造方法を提供することを
目的とする。
【０００６】
【課題を解決するための手段】上記目的を解決するため
に、本願発明の正特性サーミスタは、正の抵抗温度係数
を有する半導体磁器と内部電極とを交互に積層した積層
構造体の両端に外部電極を設けてなる正特性サーミスタ
において、内部電極が、半導体磁器焼結体の空洞層の内
面に形成されたＮｉ層と、前記空洞層内に充填された卑
金属層とから形成されていることを特徴とする。
に、本願発明の正特性サーミスタは、正の抵抗温度係数
を有する半導体磁器と内部電極とを交互に積層した積層
構造体の両端に外部電極を設けてなる正特性サーミスタ
において、内部電極が、半導体磁器焼結体の空洞層の内
面に形成されたＮｉ層と、前記空洞層内に充填された卑
金属層とから形成されていることを特徴とする。
【０００７】また、本願発明の正特性サーミスタの製造
方法は、上記正特性サーミスタを製造するための方法で
あって、半導体磁器材料からなるグリーンシートとカー
ボンペーストとを積層して焼成することにより、半導体
磁器層と空洞層とが交互に配設された半導体磁器焼結体
を形成した後、該半導体磁器焼結体の空洞層の内面にＮ
ｉメッキを施すとともに、該空洞層内に卑金属を充填す
ることにより内部電極を形成することを特徴とする。
方法は、上記正特性サーミスタを製造するための方法で
あって、半導体磁器材料からなるグリーンシートとカー
ボンペーストとを積層して焼成することにより、半導体
磁器層と空洞層とが交互に配設された半導体磁器焼結体
を形成した後、該半導体磁器焼結体の空洞層の内面にＮ
ｉメッキを施すとともに、該空洞層内に卑金属を充填す
ることにより内部電極を形成することを特徴とする。
【０００８】
【作用】本願発明の正特性サーミスタにおいては、内部
電極が半導体磁器焼結体の空洞層の内面に形成されたＮ
ｉ層と該空洞層内に充填された卑金属層から形成されて
いるため、従来の積層正特性サーミスタのように内部電
極として卑金属を充填しただけの場合よりも、内部電極
付与後の抵抗値の経時変化が減少して、耐エージング性
が向上する。
電極が半導体磁器焼結体の空洞層の内面に形成されたＮ
ｉ層と該空洞層内に充填された卑金属層から形成されて
いるため、従来の積層正特性サーミスタのように内部電
極として卑金属を充填しただけの場合よりも、内部電極
付与後の抵抗値の経時変化が減少して、耐エージング性
が向上する。
【０００９】また、本願発明の正特性サーミスタの製造
方法においては、半導体磁器材料からなるグリーンシー
トとカーボンペーストとを積層し、これを一体として焼
成することによりカーボンペースト中のカーボンが焼失
して半導体磁器焼結体の内部に空洞層が形成される。そ
して、この空洞層の内面にＮｉメッキを施してＮｉ層を
形成するとともに、該空洞層内に卑金属を充填すること
により、Ｎｉメッキ層と充填卑金属層からなる内部電極
が形成される。これにより、Ｎｉ層と卑金属層からなる
内部電極と半導体磁器層とを交互に積層した正特性サー
ミスタ素子を確実に製造することができる。
方法においては、半導体磁器材料からなるグリーンシー
トとカーボンペーストとを積層し、これを一体として焼
成することによりカーボンペースト中のカーボンが焼失
して半導体磁器焼結体の内部に空洞層が形成される。そ
して、この空洞層の内面にＮｉメッキを施してＮｉ層を
形成するとともに、該空洞層内に卑金属を充填すること
により、Ｎｉメッキ層と充填卑金属層からなる内部電極
が形成される。これにより、Ｎｉ層と卑金属層からなる
内部電極と半導体磁器層とを交互に積層した正特性サー
ミスタ素子を確実に製造することができる。
【００１０】
【実施例】以下、本願発明の実施例を図に基づいて説明
する。図２は本願発明の一実施例にかかる正特性サーミ
スタを示す斜視図であり、図１は図２のＡ−Ａ線に沿う
一部拡大断面図である。この実施例の正特性サーミスタ
は、半導体磁器（層）１と内部電極（層）２とを交互に
積層してなる積層構造体３の両端に下層の第１電極４ａ
と上層の第２電極４ｂからなる外部電極４を設けること
により形成されている。そして、上記内部電極２は、積
層構造体３の空洞層５の内面に形成されたＮｉメッキ層
６と空洞層５内に充填された卑金属層（この実施例では
Ｐｂ）７から形成されている。
する。図２は本願発明の一実施例にかかる正特性サーミ
スタを示す斜視図であり、図１は図２のＡ−Ａ線に沿う
一部拡大断面図である。この実施例の正特性サーミスタ
は、半導体磁器（層）１と内部電極（層）２とを交互に
積層してなる積層構造体３の両端に下層の第１電極４ａ
と上層の第２電極４ｂからなる外部電極４を設けること
により形成されている。そして、上記内部電極２は、積
層構造体３の空洞層５の内面に形成されたＮｉメッキ層
６と空洞層５内に充填された卑金属層（この実施例では
Ｐｂ）７から形成されている。
【００１１】次に、上記実施例の正特性サーミスタの製
造方法について説明する。上記実施例の正特性サーミス
タを製造するにあたっては、まず、主成分であるＢａＴ
ｉＯ３に半導体化剤であるＹ２Ｏ３，鉱化剤であるＳｉ
Ｏ２，特性改善剤であるＭｎＯ２を添加して粉砕混合し
、これにアクリル系有機バインダを混合してスラリー状
の半導体磁器材料を調製し、この半導体磁器材料を用い
て所定の厚さを有するグリーンシートを作成する。そし
て、ＢａＴｉＯ３焼結粉末にカーボンとワニスを混合し
たペースト（カーボンペースト）を作成し、このカーボ
ンペーストを、内部電極のパターンに対応した所定の形
状になるように上記グリーンシートに印刷し、これを矩
形状にカットする。このとき、図７に示すように、カー
ボンペースト１２は、グリーンシート１１の一つの辺の
端縁にまで塗布されており、この端縁部分が、後述の積
層構造体３の端面の（空洞層５の）開口５ａとなる。
造方法について説明する。上記実施例の正特性サーミス
タを製造するにあたっては、まず、主成分であるＢａＴ
ｉＯ３に半導体化剤であるＹ２Ｏ３，鉱化剤であるＳｉ
Ｏ２，特性改善剤であるＭｎＯ２を添加して粉砕混合し
、これにアクリル系有機バインダを混合してスラリー状
の半導体磁器材料を調製し、この半導体磁器材料を用い
て所定の厚さを有するグリーンシートを作成する。そし
て、ＢａＴｉＯ３焼結粉末にカーボンとワニスを混合し
たペースト（カーボンペースト）を作成し、このカーボ
ンペーストを、内部電極のパターンに対応した所定の形
状になるように上記グリーンシートに印刷し、これを矩
形状にカットする。このとき、図７に示すように、カー
ボンペースト１２は、グリーンシート１１の一つの辺の
端縁にまで塗布されており、この端縁部分が、後述の積
層構造体３の端面の（空洞層５の）開口５ａとなる。
【００１２】そして、図７に示すように、上記カーボン
ペースト１２が端縁にまで達している辺が交互に逆側に
位置するようにグリーンシート１１を積層し、これを上
下両側からカーボンペーストを塗布していないグリーン
シート１１ａで挾持し、積層方向にプレスし、各層を圧
着して積層シート１３を作成する。この積層シート１３
を空気中にて１３００℃に加熱して焼成し、上記カーボ
ンペースト１２中のカーボンを焼失させることにより、
空洞層５が形成された半導体磁器焼結体３ａを形成する
。
ペースト１２が端縁にまで達している辺が交互に逆側に
位置するようにグリーンシート１１を積層し、これを上
下両側からカーボンペーストを塗布していないグリーン
シート１１ａで挾持し、積層方向にプレスし、各層を圧
着して積層シート１３を作成する。この積層シート１３
を空気中にて１３００℃に加熱して焼成し、上記カーボ
ンペースト１２中のカーボンを焼失させることにより、
空洞層５が形成された半導体磁器焼結体３ａを形成する
。
【００１３】それから、上記半導体磁器焼結体３ａをメ
ッキ槽に入れて、Ｎｉ無電解メッキを施す。このとき半
導体磁器焼結体３ａの外表面だけでなく、空洞層５の内
面にまでＮｉメッキ層６が形成される。次いで、空洞層
５の開口５ａがある端面以外の面に形成されたＮｉメッ
キ層をサンドブラストにより除去する（図３）。
ッキ槽に入れて、Ｎｉ無電解メッキを施す。このとき半
導体磁器焼結体３ａの外表面だけでなく、空洞層５の内
面にまでＮｉメッキ層６が形成される。次いで、空洞層
５の開口５ａがある端面以外の面に形成されたＮｉメッ
キ層をサンドブラストにより除去する（図３）。
【００１４】次に、上記半導体磁器焼結体３ａを磁器ポ
ット（図示せず）に入れ、Ｂｉ２Ｏ３粉末を添加して上
記ポットを回転させながら１０００℃に加熱する。これ
により、Ｂｉ２Ｏ３を拡散させ、半導体磁器焼結体３ａ
の表面に付着させることによりその表面に絶縁層８を形
成する（図４）。このとき、拡散したＢｉ２Ｏ３は空洞
層５内にまでは殆ど達しない。
ット（図示せず）に入れ、Ｂｉ２Ｏ３粉末を添加して上
記ポットを回転させながら１０００℃に加熱する。これ
により、Ｂｉ２Ｏ３を拡散させ、半導体磁器焼結体３ａ
の表面に付着させることによりその表面に絶縁層８を形
成する（図４）。このとき、拡散したＢｉ２Ｏ３は空洞
層５内にまでは殆ど達しない。
【００１５】次に、上記半導体磁器焼結体３ａを、溶融
させた低融点卑金属（例えば、Ｓｎ，Ｐｂ，Ｚｎまたは
これらの合金など）中に浸漬し、図５に示すように、空
洞層５内に該卑金属７を加圧注入することにより半導体
磁器１と内部電極２が交互に積層された積層構造体３を
作成する。こうして、空洞層５内のＮｉメッキ層６と卑
金属層７からなる内部電極２が形成され、各内部電極２
の端部は交互に積層構造体３の相反する側の端面から露
出している。
させた低融点卑金属（例えば、Ｓｎ，Ｐｂ，Ｚｎまたは
これらの合金など）中に浸漬し、図５に示すように、空
洞層５内に該卑金属７を加圧注入することにより半導体
磁器１と内部電極２が交互に積層された積層構造体３を
作成する。こうして、空洞層５内のＮｉメッキ層６と卑
金属層７からなる内部電極２が形成され、各内部電極２
の端部は交互に積層構造体３の相反する側の端面から露
出している。
【００１６】それから、この積層構造体３をＮｉメッキ
液中に浸漬し、これを陰極として直流電流を流して電解
Ｎｉメッキを行う。このとき、Ｎｉが上記内部電極２の
、積層構造体３の端面から露出した部分のみに析出し、
これが端面上を拡がりながら成長することにより、積層
構造体３の端面部分に第１外部電極４ａ（図１）が形成
される。その後さらに、はんだ付け性を向上させるため
に、第１外部電極４ａ上にＡｇなどからなる第２外部電
極４ｂ（図１）を電解メッキまたはスパッタリングなど
の方法で形成する。このようにして、積層構造体３の両
端に電極４を形成することにより、Ｎｉメッキ層６と卑
金属層７からなる内部電極２を有する本願発明の積層構
造を有する正特性サーミスタ（図１）が製造される。
液中に浸漬し、これを陰極として直流電流を流して電解
Ｎｉメッキを行う。このとき、Ｎｉが上記内部電極２の
、積層構造体３の端面から露出した部分のみに析出し、
これが端面上を拡がりながら成長することにより、積層
構造体３の端面部分に第１外部電極４ａ（図１）が形成
される。その後さらに、はんだ付け性を向上させるため
に、第１外部電極４ａ上にＡｇなどからなる第２外部電
極４ｂ（図１）を電解メッキまたはスパッタリングなど
の方法で形成する。このようにして、積層構造体３の両
端に電極４を形成することにより、Ｎｉメッキ層６と卑
金属層７からなる内部電極２を有する本願発明の積層構
造を有する正特性サーミスタ（図１）が製造される。
【００１７】上記実施例の正特性サーミスタについて測
定した、電極付与後の抵抗の経時変化率を表１に示す。 なお、表１には、比較のため、従来の積層正特性サーミ
スタ（図６）について調べた電極付与後の抵抗の経時変
化率をあわせて示している。表１から、本願発明の実施
例にかかる正特性サーミスタは、従来の正特性サーミス
タに比べて抵抗の経時変化率が著しく小さく、耐エージ
ング性が大幅に向上していることがわかる。
定した、電極付与後の抵抗の経時変化率を表１に示す。 なお、表１には、比較のため、従来の積層正特性サーミ
スタ（図６）について調べた電極付与後の抵抗の経時変
化率をあわせて示している。表１から、本願発明の実施
例にかかる正特性サーミスタは、従来の正特性サーミス
タに比べて抵抗の経時変化率が著しく小さく、耐エージ
ング性が大幅に向上していることがわかる。
【００１８】なお、上記実施例では、無電解Ｎｉメッキ
を行った後に、サンドブラストによりＮｉメッキ層の不
要部分を除去するようにした場合について説明したが、
Ｎｉメッキ層が不要な部分にマスキングを施して無電解
Ｎｉメッキを行うことにより、不要な部分のＮｉメッキ
層を除去する工程を省略するように構成することも可能
である。
を行った後に、サンドブラストによりＮｉメッキ層の不
要部分を除去するようにした場合について説明したが、
Ｎｉメッキ層が不要な部分にマスキングを施して無電解
Ｎｉメッキを行うことにより、不要な部分のＮｉメッキ
層を除去する工程を省略するように構成することも可能
である。
【００１９】また、外部電極の形成方法や層数などは、
上記実施例に限定されるものではなく、その他の方法を
用いて必要な層数を有する外部電極を形成することがで
きる。ただし、外部電極を構成する材料としては、最下
層がオーミック性を有する材料であり、最上層がはんだ
付け性に優れた材料であることが好ましい。
上記実施例に限定されるものではなく、その他の方法を
用いて必要な層数を有する外部電極を形成することがで
きる。ただし、外部電極を構成する材料としては、最下
層がオーミック性を有する材料であり、最上層がはんだ
付け性に優れた材料であることが好ましい。
【００２０】
【発明の効果】上述のように、本願発明の正特性サーミ
スタは、半導体磁器焼結体の空洞層の内面に形成したＮ
ｉ層と該空洞層内に充填した卑金属層から内部電極を形
成しているので、従来の正特性サーミスタのように内部
電極として空洞層に卑金属を充填しただけの場合よりも
、内部電極付与後の抵抗値の経時変化を著しく減少せし
めることが可能になり、耐エージング性を向上させるこ
とができる。
スタは、半導体磁器焼結体の空洞層の内面に形成したＮ
ｉ層と該空洞層内に充填した卑金属層から内部電極を形
成しているので、従来の正特性サーミスタのように内部
電極として空洞層に卑金属を充填しただけの場合よりも
、内部電極付与後の抵抗値の経時変化を著しく減少せし
めることが可能になり、耐エージング性を向上させるこ
とができる。
【００２１】また、本願発明の正特性サーミスタの製造
方法は、半導体磁器焼結体に形成された空洞層の内面に
Ｎｉメッキを施してＮｉ層を形成するとともに、空洞層
内に卑金属を充填するようにしているので、Ｎｉ層と充
填卑金属層からなる内部電極を備えた正特性サーミスタ
素子を容易かつ確実に製造することができる。
方法は、半導体磁器焼結体に形成された空洞層の内面に
Ｎｉメッキを施してＮｉ層を形成するとともに、空洞層
内に卑金属を充填するようにしているので、Ｎｉ層と充
填卑金属層からなる内部電極を備えた正特性サーミスタ
素子を容易かつ確実に製造することができる。
【図１】本願発明の一実施例にかかる正特性サーミスタ
を示す断面図であり、図２のＡ−Ａ線に沿う一部拡大断
面図である。
を示す断面図であり、図２のＡ−Ａ線に沿う一部拡大断
面図である。
【図２】本願発明の一実施例にかかる正特性サーミスタ
を示す斜視図である。
を示す斜視図である。
【図３】本願発明の一実施例にかかる正特性サーミスタ
の製造方法の一工程を示す拡大断面図である。
の製造方法の一工程を示す拡大断面図である。
【図４】本願発明の一実施例にかかる正特性サーミスタ
の製造方法の一工程を示す拡大断面図である。
の製造方法の一工程を示す拡大断面図である。
【図５】本願発明の一実施例にかかる正特性サーミスタ
の製造方法の一工程を示す拡大断面図である。
の製造方法の一工程を示す拡大断面図である。
【図６】従来の積層構造を有する正特性サーミスタを示
す断面図である。
す断面図である。
【図７】本願実施例の正特性サーミスタ及び従来の正特
性サーミスタの製造工程を示す分解斜視図である。
性サーミスタの製造工程を示す分解斜視図である。
【図８】従来の正特性サーミスタの製造工程を示す断面
図である。
図である。
【図９】従来の正特性サーミスタの製造工程を示す断面
図である。
図である。
１ 半導体磁器（層）２
内部電極３
積層構造体３ａ
半導体磁器焼結体５ 空
洞層６ Ｎｉ層７
卑金属層
内部電極３
積層構造体３ａ
半導体磁器焼結体５ 空
洞層６ Ｎｉ層７
卑金属層
【表１】
Claims (2)
- 【請求項１】 正の抵抗温度係数を有する半導体磁器
と内部電極とを交互に積層した積層構造体の両端に外部
電極を設けてなる正特性サーミスタにおいて、内部電極
が、半導体磁器焼結体の空洞層の内面に形成されたＮｉ
層と、前記空洞層内に充填された卑金属層とから形成さ
れていることを特徴とする正特性サーミスタ。 - 【請求項２】 半導体磁器材料からなるグリーンシー
トとカーボンペーストとを積層して焼成することにより
、半導体磁器層と空洞層とが交互に配設された半導体磁
器焼結体を形成した後、該半導体磁器焼結体の空洞層の
内面にＮｉメッキを施すとともに、該空洞層内に卑金属
を充填することにより内部電極を形成することを特徴と
する請求項１記載の正特性サーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112453A JP2727789B2 (ja) | 1991-04-16 | 1991-04-16 | 正特性サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112453A JP2727789B2 (ja) | 1991-04-16 | 1991-04-16 | 正特性サーミスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04317302A true JPH04317302A (ja) | 1992-11-09 |
| JP2727789B2 JP2727789B2 (ja) | 1998-03-18 |
Family
ID=14587018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3112453A Expired - Fee Related JP2727789B2 (ja) | 1991-04-16 | 1991-04-16 | 正特性サーミスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727789B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078250A (en) * | 1998-02-10 | 2000-06-20 | Murata Manufacturing Co., Ltd. | Resistor elements and methods of producing same |
| EP1073068A4 (en) * | 1998-04-09 | 2007-05-02 | Matsushita Electric Industrial Co Ltd | PTC thermistor |
| WO2009133766A1 (ja) * | 2008-04-28 | 2009-11-05 | 株式会社村田製作所 | 積層コイル部品およびその製造方法 |
| WO2011148787A1 (ja) * | 2010-05-28 | 2011-12-01 | 株式会社村田製作所 | 積層型インダクタおよびその製造方法 |
-
1991
- 1991-04-16 JP JP3112453A patent/JP2727789B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078250A (en) * | 1998-02-10 | 2000-06-20 | Murata Manufacturing Co., Ltd. | Resistor elements and methods of producing same |
| EP1073068A4 (en) * | 1998-04-09 | 2007-05-02 | Matsushita Electric Industrial Co Ltd | PTC thermistor |
| WO2009133766A1 (ja) * | 2008-04-28 | 2009-11-05 | 株式会社村田製作所 | 積層コイル部品およびその製造方法 |
| JPWO2009133766A1 (ja) * | 2008-04-28 | 2011-09-01 | 株式会社村田製作所 | 積層コイル部品およびその製造方法 |
| US8330568B2 (en) | 2008-04-28 | 2012-12-11 | Murata Manufacturing Co., Ltd. | Multilayer coil component and method for manufacturing the same |
| WO2011148787A1 (ja) * | 2010-05-28 | 2011-12-01 | 株式会社村田製作所 | 積層型インダクタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2727789B2 (ja) | 1998-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2992570B2 (ja) | セラミック多層コンデンサおよびその製造方法 | |
| JP2531019B2 (ja) | 正の抵抗温度特性を有する半導体磁器 | |
| JP2004521508A (ja) | 電気的多層コンポーネントおよびその製造方法 | |
| JPH02135702A (ja) | 積層型バリスタ | |
| JPS63300507A (ja) | 積層型セラミック電子部品の電極形成方法 | |
| JPH04317302A (ja) | 正特性サーミスタ及びその製造方法 | |
| TWI226646B (en) | Ceramic several-layer-component and its production method | |
| JP2004128221A (ja) | チップ型セラミック電子部品の製造方法 | |
| JPH02189903A (ja) | 積層型バリスタ | |
| JP4109348B2 (ja) | 電子部品とその製造方法 | |
| JPH0547508A (ja) | 積層型半導体磁器及びその製造方法 | |
| JP2001291604A (ja) | チップ形積層サーミスタ及びその製造方法 | |
| JP4660922B2 (ja) | サーミスタ及びその製造方法 | |
| JP4505925B2 (ja) | チップ型サーミスタ素子 | |
| JPH07114174B2 (ja) | 積層型半導体磁器電子部品の製造方法 | |
| JPH0536501A (ja) | 積層型正特性サーミスタ | |
| JPH0534122Y2 (ja) | ||
| JPH04317303A (ja) | 正特性サーミスタの製造方法 | |
| JPH0611015B2 (ja) | チツプコイルの製造方法 | |
| JPH06260302A (ja) | チップ型ｐｔｃサーミスタ | |
| JPH05226154A (ja) | 積層セラミックインダクタとその製造方法 | |
| JPS63921B2 (ja) | ||
| JP2504226B2 (ja) | 積層型バリスタ | |
| JPH05326204A (ja) | チップ型ｐｔｃサーミスタ | |
| JPH06112086A (ja) | 積層セラミック部品とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |