JPH05152246A - 集積回路用局所的相互接続体 - Google Patents

集積回路用局所的相互接続体

Info

Publication number
JPH05152246A
JPH05152246A JP4113306A JP11330692A JPH05152246A JP H05152246 A JPH05152246 A JP H05152246A JP 4113306 A JP4113306 A JP 4113306A JP 11330692 A JP11330692 A JP 11330692A JP H05152246 A JPH05152246 A JP H05152246A
Authority
JP
Japan
Prior art keywords
layer
conductive structure
refractory metal
conductive
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4113306A
Other languages
English (en)
Inventor
Fusen Chen
チエン フーセン
Fu-Tai Liou
リヨウ フ−タイ
Girish Dixit
デイクシツト ギリツシユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05152246A publication Critical patent/JPH05152246A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4437—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal
    • H10W20/4441—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal the principal metal being a refractory metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/066—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by forming silicides of refractory metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】集積回路において局所的相互接続体を製造する
方法及びそれにより製造された集積回路の提供。 【構成】第一及び第二の導電性構成体１３，１７が形成
された集積回路上に絶縁層２８を形成する。該絶縁層を
エッチングして、第一及び第二の導電性構成体の選択し
た領域を露出させる。集積回路上に耐火性金属層３０を
形成する。該耐火性金属層上にバリア層３２を形成し、
且つ、オプションにより、該バリア層上に耐火性金属シ
リサイド層３４を形成する。該耐火性金属層及びバリア
層、及びもしも形成されている場合には耐火性金属シリ
サイド層をエッチングして、第一及び第二の導電性構成
体の露出された選択された領域間に導電性相互接続体を
画定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
技術に関するものであって、更に詳細には、集積回路上
の導電性接続体及びその製造方法に関するものである。
【０００２】
【従来の技術】サブミクロンの特徴寸法を達成するため
に半導体集積回路を小型化する傾向が続いており、局所
的相互接続体は半導体製造技術における重要な要素とな
っている。局所的相互接続体は、サブミクロンの集積回
路構成において増加させた集積度を達成するために使用
されている。局所的相互接続体は、レイアウト構成にお
いて密接して離隔されている要素を接続するために使用
されるエキストラなレベルの相互接続体である。
【０００３】局所的相互接続体は、典型的に、他の相互
接続層の何れの部分をもクロスオーバーするものではな
いが、フィールド酸化物領域をクロスオーバーする場合
がある。局所的相互接続体は、Ｎ＋領域をＰ＋領域へ接
続するため又はソース／ドレイン領域をゲートへ接続す
るために使用することが可能である。局所的相互接続体
は、集積度増加の目的を達成するためにある基本的な条
件を充足するものでなければならない。局所的相互接続
体のために使用される物質は、ソース／ドレイン領域に
対し低い接触抵抗を与え且つ低いシート抵抗を与えるも
のでなければならない。爾後の厳しいトポグラフィを防
止するために、局所的相互接続体は、例えば２５００Å
以下の薄いものでなければならない。更に、局所的相互
接続体は、Ｐ領域とＮ領域との間のドーパントの相互拡
散を防止するためにバリアとして作用することが可能な
ものでなければならない。
【０００４】局所的相互接続体を実施するために多数の
技術が使用されている。これらの技術は、典型的に、装
置製造処理の流れの残部に対して使用されるものを超え
て新たな処理技術を導入する。この様な技術は、例え
ば、局所的相互接続体用の窒化チタンを使用することを
包含している。チタンを付着形成し、次いで熱処理を行
なう。しかしながら、この技術は、高いシート抵抗とさ
せ且つ窒化チタン層の薄層化に起因してソース／ドレイ
ン領域上に断線が発生する。これらの問題を解消するた
めに、チタンを付着形成し、次いで熱処理を行なうこと
により付加的な窒化チタン層を形成することが可能であ
るが、その場合には、処理ステップが複雑化される。
【０００５】別の技術は、局所的相互接続体に対しポリ
サイド（ｐｏｌｙｃｉｄｅ）層を使用することを包含す
る。局所的相互接続体に対しシリコン上の耐火性金属の
選択的付着形成も提案されている。この様な技術を使用
して形成される導電性要素の品質は異なるものであり、
ある技術の場合にはかなり良好な導体が得られる。しか
しながら、この様な技術は、典型的に、通常の処理の流
れに対し付加的な処理の複雑性を導入する。この付加的
な複雑性は、装置の歩留りを低下させ且つコストを増加
させる傾向となる。
【０００６】
【発明が解決しようとする課題】レイアウト区域が節約
されるので、集積回路構成において局所的相互接続を使
用することが望ましい。付加的な処理の複雑性を導入す
ることなしに、局所的相互接続製造技術を提供すること
が望まれている。
【０００７】
【課題を解決するための手段】従って、本発明によれ
ば、集積回路上に第一及び第二の導電性構成体を形成し
た後に、集積回路上に絶縁層を形成する。次いで、この
絶縁層をエッチングして第一及び第二導電性構成体の選
択した領域を露出させる。該集積回路上に耐火性金属層
を形成する。バリア層を該耐火性金属層上に形成し、且
つオプションとして、耐火性金属シリサイド層を該バリ
ア層上に形成する。該耐火性金属層及びバリア層、且つ
もしも形成されている場合には耐火性金属シリサイド層
をエッチングして、第一及び第二の導電性構成体の露出
された選択した領域間に導電性相互接続体を画定する。
【０００８】
【実施例】以下に説明する処理ステップ及び構成体は、
集積回路を製造するための完全な処理の流れを構成する
ものではない。本発明は、当該技術分野において現在使
用されている集積回路製造技術に関連して実施すること
が可能なものであり、且つ本発明を理解する上で必要と
思われる一般的に実施される処理ステップについてのみ
説明を行なう。製造過程中における集積回路の一部の断
面を示した添付の図面は縮尺通りに描かれたものではな
く、本発明の重要な特徴を示すべく描かれている。
【０００９】図１を参照すると、基板１０が示されてお
り、その中に集積回路を形成する。基板１０の選択した
領域を酸化してフィールド酸化物１２を形成する。フィ
ールド酸化物領域１２は、装置の活性領域を分離するた
めに使用する。例えば電界効果トランジスタなどのよう
な活性装置を、フィールド酸化物１２により被覆されて
いない基板１０の部分に形成する。
【００１０】導電性構成体１３は、多結晶シリコンゲー
ト電極１４及び薄いゲート酸化膜１６を包含している。
ゲート電極１４をドープした多結晶シリコン、耐火性金
属シリサイド、又は当該技術分野において公知の如く、
多結晶シリコンと耐火性金属シリサイドの層の組合わせ
とすることが可能である。
【００１１】軽度にドープしたドレイン領域２３及びソ
ース／ドレイン領域２４，２６が形成されている。軽度
にドープしたドレイン領域２３は、当該技術分野におい
て公知の如く、側壁酸化物スペーサ２２を使用して画定
する。
【００１２】導電性構成体１７は、当該技術分野におい
て公知な方法により、フィールド酸化物領域１２の上に
形成する。導電性構成体１７は、多結晶シリコンゲート
電極１８と薄いゲート酸化膜２０とを包含している。導
電性構成体１７は、更に、側壁酸化物スペーサ２２を有
している。導電性構成体１３及び１７は同時的に形成さ
れるので、それらは、両方とも、同一の物質から構成さ
れており、好適には上述した如く、シリサイド化した多
結晶シリコンである。
【００１３】この段階までの装置の製造は、当該技術分
野において公知の従来の処理ステップを使用している。
局所的相互接続体を製造する一つの技術を例示するため
に、ソース／ドレイン領域２４と導電性構成体１７との
間に局所的相互接続体導体を形成することが必要である
と仮定する。この様な局所的相互接続体を製造する最初
のステップは、集積回路装置上に酸化物絶縁層２８を付
着形成することである。酸化物層２８は、例えば、約１
０００Åの深さへ付着形成させることが可能である。酸
化物層２８をパターン形成し且つエッチングして、図１
に示した如き形状を画定し、局所的相互接続体と接続さ
れるべき区域を露出させる。
【００１４】図２を参照すると、例えばチタンなどのよ
うな耐火性金属層３０を、集積回路上に、当該技術分野
において公知の方法により付着形成する。窒化チタンな
どのようなバリア層３２を耐火性金属層３０上に付着形
成する。タンタルシリサイドなどのような耐火性金属シ
リサイド層３４を、好適には、バリア層３２上に付着形
成する。次いで、ホトレジスト層３６を集積回路上にス
ピンオンし、パターン形成し且つ現像する。
【００１５】図３を参照すると、層３０，３２及び形成
されている場合には層３４をエッチングして、ソース／
ドレイン領域２４と導電性構成体１７との間に局所的相
互接続体導体を画定する。耐火性金属層３０が、ソース
／ドレイン領域２４及び導電性構成体１７の両方に対し
良好な接触抵抗を与える。層３０は、部分的に又は完全
に消費されて、爾後のステップ期間中に、ソース／ドレ
イン領域内にシリサイドを形成する。バリア層３２は、
接続された活性区域間でのドーパント相互拡散を防止す
る。耐火性金属シリサイド層３４は、バリア層が酸化す
ることを防止し、且つ増加された装置性能のための低抵
抗を与える。
【００１６】耐火性金属シリサイド層３４が付着形成さ
れない場合には、耐火性金属層３０は、バリア層３２を
付着形成する前に、例えば迅速熱アニール、又は迅速熱
処理又は炉再流動などのような熱処理を経験せねばなら
ない。チタンは、迅速熱アニール（ＲＴＡ）又は炉アニ
ールにより窒素雰囲気中においてアニールされ、ウエハ
を一様に加熱する。該チタンは、それが下側に存在する
ソース／ドレイン領域２４と反応してチタンジシリサイ
ドを形成する以外は、窒化チタンへ変換される。
【００１７】チタンジシリサイドを形成するためにＲＴ
Ａプロセスを使用することは、接触抵抗を減少させる。
ＲＴＡ処理の後にバリア層３２として窒化チタンを付加
することは、窒化チタンの全体的な厚さを増加させ且つ
良好な導電度を与える。この付加的なバリア層は、更
に、ドーパントの外拡散を防止する。ＲＴＡプロセスは
チタンを窒化チタンへ変換させるので、バリア層３２の
付加は必要でない場合がある。この場合には、例えばタ
ンタルシリサイドなどのような耐火性金属シリサイド層
３４を、ＲＴＡプロセスの後に耐火性金属層上に形成
し、下側に存在する層の酸化を防止することが可能であ
る。
【００１８】図４を参照すると、本発明の別の実施例が
示されている。この場合は、半導体基板４０内に集積回
路装置を形成する。フィールド酸化物領域４２が、該装
置の活性領域を分離するために使用されている。電界効
果トランジスタの導電性構成体４３が形成されており、
且つゲート電極４４及び薄いゲート酸化膜４６を有して
いる。電界効果トランジスタの導電性構成体４９は、ゲ
ート電極５０と薄いゲート酸化膜５２とを有している。
【００１９】軽度にドープしたドレイン領域４５及び５
１及びソース／ドレイン領域４８及び５４が形成されて
いる。軽度にドープしたドレイン領域４５及び５１は、
当該技術分野において公知の如く、それぞれ、酸化物側
壁スペーサ４７及び５３を使用して画定する。
【００２０】この別の実施例を説明するために、ソース
／ドレイン領域４８とソース／ドレイン領域５４との間
に局所的相互接続体導体を形成することが必要であると
仮定する。ソース／ドレイン領域４８及び５４は異なっ
た導電型のものである。ソース／ドレイン領域４８がＮ
型である場合には、ソース／ドレイン領域５４はＰ型で
あり、その逆も又真である。
【００２１】集積回路装置上に酸化物絶縁層５６を付着
形成する。酸化物層５６は、例えば、約１０００Åの深
さへ付着形成させることが可能である。酸化物層５６を
パターン形成し且つエッチングして、図４に示した如き
形状を画定し、局所的相互接続体と接続されるべき選択
した領域を露出させる。
【００２２】図５を参照すると、例えばチタンなどのよ
うな耐火性金属層５０を公知の方法により、集積回路上
に付着形成する。窒化チタンなどのようなバリア層６０
を耐火性金属層５８上に付着形成する。好適には、次い
で、バリア層６０上に例えばタンタルシリサイドなどの
耐火性金属シリサイド層６２を付着形成する。次いで、
ホトレジスト層６４を集積回路上にスピンオンさせ、パ
ターン形成し且つ現像する。
【００２３】図６を参照すると、層５８，６０及び６２
をエッチングして、ソース／ドレイン領域４８とソース
／ドレイン領域５４との間に局所的相互接続体導体を画
定する。耐火性金属層５８は、ソース／ドレイン領域４
８及び５４の両方に対し良好な接触抵抗を与える。層５
８は部分的に又は全体的に消費されて爾後のステップ期
間中にシリサイドを形成する。バリア層６０は、接続さ
れた活性区域４８と５４との間のドーパントの相互拡散
を防止する。耐火性金属シリサイド層６２は、バリア層
６０が酸化することから保護し、且つ装置性能を向上さ
せるために低抵抗を与える。上述した如く、耐火性金属
シリサイド層６２が付着形成されない場合には、耐火性
金属層５８は、バリア層６０が付着形成される前に、熱
処理を経験せねばならない。この局所的相互接続体を製
造するプロセス即ち方法は、二つの導電性構成体のゲー
ト電極領域を接続するために使用することも可能であ
る。図示した局所的相互接続体は、ソース／ドレイン領
域に対し低い接触抵抗を与え且つシート抵抗を減少させ
る。本相互接続体は、更に、Ｐ型ドーパントとＮ型ドー
パントとの間のドーパント相互拡散を防止し、且つ薄い
耐火性金属層を付着形成することにより最小量の厳しい
トポグラフィ変化を与えるに過ぎない。
【００２４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づく処理の流れにおけ
る１段階における状態を示した概略断面図。
【図２】 本発明の一実施例に基づく処理の流れにおけ
る１段階における状態を示した概略断面図。
【図３】 本発明の一実施例に基づく処理の流れにおけ
る１段階における状態を示した概略断面図。
【図４】 本発明の別の実施例に基づく処理の流れにお
ける１段階における状態を示した概略断面図。
【図５】 本発明の別の実施例に基づく処理の流れにお
ける１段階における状態を示した概略断面図。
【図６】 本発明の別の実施例に基づく処理の流れにお
ける１段階における状態を示した概略断面図。
【符号の説明】
１０ 基板 １２ フィールド酸化物領域 １３ 導電性構成体 １４ ゲート電極 １６ 薄いゲート酸化膜 １７ 導電性構成体 １８ ゲート電極 ２０ 薄いゲート酸化膜 ２２ 側壁酸化物スペーサ ２３ 軽度にドープしたドレイン領域 ２４，２６ ソース／ドレイン領域 ２８ 絶縁層 ３０ 耐火性金属層 ３２ バリア層 ３４ 耐火性金属シリサイド層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フ−タイ リヨウ アメリカ合衆国， テキサス 75018， カーロルトン， ランスダウン ドライブ 2027 (72)発明者 ギリツシユ デイクシツト アメリカ合衆国， テキサス 75287， ダラス， ミツドウエイ ドライブ 18175， ナンバー 159

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の相互接続体を製造する方法に
    おいて、前記集積回路上に第一及び第二の導電性構成体
    を形成し、前記集積回路上に絶縁層を形成し、前記絶縁
    層をエッチングして前記第一及び第二の導電性構成体の
    選択した領域を露出し、前記集積回路上に耐火性金属層
    を形成し、前記耐火性金属層上にバリア層を形成し、前
    記耐火性金属層及びバリア層をエッチングして前記第一
    及び第二の導電性構成体の露出された選択した領域間に
    導電性相互接続体を画定する、上記各ステップを有する
    ことを特徴とする方法。
  2. 【請求項２】 請求項１において、更に、前記バリア層
    を付着形成する前に前記耐火性金属層をアニールするス
    テップを有することを特徴とする方法。
  3. 【請求項３】 請求項１において、前記耐火性金属層が
    チタンであることを特徴とする方法。
  4. 【請求項４】 請求項１において、前記バリア層が窒化
    チタンであることを特徴とする方法。
  5. 【請求項５】 請求項１において、前記バリア層がタン
    タルシリサイドであることを特徴とする方法。
  6. 【請求項６】 請求項１において、更に、第二ホトレジ
    スト層を形成する前に前記バリア層上に耐火性金属シリ
    サイド層を形成するステップを有しており、且つ前記耐
    火性金属シリサイド層を前記耐火性金属層及びバリア層
    でエッチングすることを特徴とする方法。
  7. 【請求項７】 請求項６において、前記耐火性金属シリ
    サイド層がタンタルシリサイドであることを特徴とする
    方法。
  8. 【請求項８】 請求項１において、前記第一導電性構成
    体を基板上に付着形成し、且つ第二ゲートをフィールド
    酸化物上に付着形成し、第一導電性構成体の選択した領
    域が第一ソース／ドレイン領域であり、且つ第二導電性
    構成体の選択した領域が第二ゲート電極であることを特
    徴とする方法。
  9. 【請求項９】 請求項１において、前記第一導電性構成
    体をフィールド酸化物上に付着形成し且つ第二ゲートを
    基板上に付着形成し、第一導電性構成体の選択した領域
    が第一ゲート電極であり、且つ第二導電性構成体の選択
    した領域が第二ソース／ドレイン領域であることを特徴
    とする方法。
  10. 【請求項１０】 請求項１において、前記第一及び第二
    の導電性構成体をフィールド酸化物上に付着形成し、第
    一導電性構成体の選択した領域が第一ゲート電極であ
    り、且つ第二導電性構成体の選択した領域が第二ゲート
    電極であることを特徴とする方法。
  11. 【請求項１１】 請求項１において、前記第一及び第二
    の導電性構成体を基板上に付着形成し、第一導電性構成
    体の選択した領域が第一ソース／ドレイン領域であり、
    且つ第二導電性構成体の選択した領域が第二ソース／ド
    レイン領域であることを特徴とする方法。
  12. 【請求項１２】 請求項１１において、第一導電性構成
    体の第一ソース／ドレイン領域がＮ型であり、且つ第二
    導電性構成体の第二ソース／ドレイン領域がＰ型である
    ことを特徴とする方法。
  13. 【請求項１３】 請求項１１において、第一導電性構成
    体の第一ソース／ドレイン領域がＰ型であり、且つ第二
    導電性構成体の第二ソース／ドレイン領域がＮ型である
    ことを特徴とする方法。
  14. 【請求項１４】 集積回路の相互接続体を製造する方法
    において、集積回路上に第一及び第二の導電性構成体を
    形成し、集積回路上に絶縁層を形成し、前記絶縁層上に
    第一ホトレジスト層を形成し、前記第一ホトレジスト層
    をパターン形成し、前記絶縁層をエッチングして前記第
    一及び第二の導電性構成体の選択した領域を露出させ、
    前記第一ホトレジスト層を除去し、集積回路上に耐火性
    金属層を形成し、前記耐火性金属層上にバリア層を形成
    し、前記バリア層上に第二ホトレジスト層を形成し、前
    記第二ホトレジスト層をパターン形成し、前記耐火性金
    属層及びバリア層をエッチングして前記第一及び第二の
    導電性構成体の露出した選択領域間に導電性相互接続体
    を画定し、前記第二ホトレジスト層を除去する、上記各
    ステップを有することを特徴とする方法。
  15. 【請求項１５】 請求項１４において、更に、前記バリ
    ア層を付着形成する前に前記耐火性金属層をアニールす
    るステップを有することを特徴とする方法。
  16. 【請求項１６】 請求項１４において、更に、前記第二
    ホトレジスト層を形成する前に、前記バリア層上に耐火
    性金属シリサイド層を形成するステップを有しており、
    且つ前記耐火性金属シリサイド層を前記耐火性金属層及
    びバリア層でエッチングすることを特徴とする方法。
  17. 【請求項１７】 請求項１４において、第一導電性構成
    体を基板上に付着形成し、第二ゲートをフィールド酸化
    物上に付着形成し、第一導電性構成体の選択した領域が
    第一ソース／ドレイン領域であり、且つ第二導電性構成
    体の選択した領域が第二ゲート電極であることを特徴と
    する方法。
  18. 【請求項１８】 請求項１４において、第一導電性構成
    体をフィールド酸化物上に付着形成し、且つ第二ゲート
    を基板上に付着形成し、第一導電性構成体の選択した領
    域が第一ゲート電極であり、且つ第二導電性構成体の選
    択した領域が第二ソース／ドレイン領域であることを特
    徴とする方法。
  19. 【請求項１９】 請求項１４において、第一及び第二の
    導電性構成体をフィールド酸化物上に付着形成し、第一
    導電性構成体の選択した領域が第一ゲート電極であり、
    且つ第二導電性構成体の選択した領域が第二ゲート電極
    であることを特徴とする方法。
  20. 【請求項２０】 請求項１９において、第一及び第二の
    導電性構成体を基板上に付着形成し、第一導電性構成体
    の選択した領域が第一ソース／ドレイン領域であり、且
    つ第二導電性構成体の選択した領域が第二ソース／ドレ
    イン領域であることを特徴とする方法。
  21. 【請求項２１】 請求項２０において、第一導電性構成
    体の第一ソース／ドレイン領域がＮ型であり、且つ第二
    導電性構成体の第二ソース／ドレイン領域がＰ型である
    ことを特徴とする方法。
  22. 【請求項２２】 請求項２０において、第一導電性構成
    体の第一ソース／ドレイン領域がＰ型であり、且つ第二
    導電性構成体の第二ソース／ドレイン領域がＮ型である
    ことを特徴とする方法。
  23. 【請求項２３】 請求項１４において、更に、第一及び
    第二の導電性構成体の両側に側壁酸化物スペーサを形成
    するステップを有することを特徴とする方法。
  24. 【請求項２４】 半導体集積回路の一部を構成する構成
    体において、基板、前記集積回路上に付着形成した第一
    及び第二の導電性構成体、前記第一及び第二の導電性構
    成体上に付着形成しており前記第一及び第二の導電性構
    成体の選択した部分へ貫通する開口を具備する絶縁層、
    前記絶縁層の一部の上に配設されており且つ前記第一及
    び第二の導電性構成体の前記選択した部分へコンタクト
    する耐火性金属層、前記耐火性金属層上に配設したバリ
    ア層、を有することを特徴とする構成体。
  25. 【請求項２５】 請求項２４において、更に、前記バリ
    ア層上に配設して耐火性金属シリサイド層が設けられて
    いることを特徴とする構成体。
JP4113306A 1991-05-03 1992-05-06 集積回路用局所的相互接続体 Pending JPH05152246A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69558391A 1991-05-03 1991-05-03
US695583 1991-05-03

Publications (1)

Publication Number Publication Date
JPH05152246A true JPH05152246A (ja) 1993-06-18

Family

ID=24793607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4113306A Pending JPH05152246A (ja) 1991-05-03 1992-05-06 集積回路用局所的相互接続体

Country Status (4)

Country Link
US (2) US5319245A (ja)
EP (1) EP0517368B1 (ja)
JP (1) JPH05152246A (ja)
DE (1) DE69226987T2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0638930B1 (en) * 1993-01-12 2002-04-24 Texas Instruments Incorporated Novel TiSi2/TiN clad interconnect technology
JP3256048B2 (ja) * 1993-09-20 2002-02-12 富士通株式会社 半導体装置及びその製造方法
JP3396286B2 (ja) * 1994-02-28 2003-04-14 三菱電機株式会社 半導体集積回路装置およびその製造方法
JPH07263544A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 半導体装置及びその製造方法
US5923999A (en) * 1996-10-29 1999-07-13 International Business Machines Corporation Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device
KR100240615B1 (ko) * 1997-03-13 2000-01-15 김영환 반도체장치의제조방법
JP3567081B2 (ja) * 1997-05-30 2004-09-15 ルーセント テクノロジーズ インコーポレーテッド Ｓｒａｍデバイスおよびその製造方法
US5807779A (en) * 1997-07-30 1998-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Method of making tungsten local interconnect using a silicon nitride capped self-aligned contact process
US5920796A (en) * 1997-09-05 1999-07-06 Advanced Micro Devices, Inc. In-situ etch of BARC layer during formation of local interconnects
US6060328A (en) * 1997-09-05 2000-05-09 Advanced Micro Devices, Inc. Methods and arrangements for determining an endpoint for an in-situ local interconnect etching process
US6060404A (en) * 1997-09-05 2000-05-09 Advanced Micro Devices, Inc. In-situ deposition of stop layer and dielectric layer during formation of local interconnects
US6153933A (en) * 1997-09-05 2000-11-28 Advanced Micro Devices, Inc. Elimination of residual materials in a multiple-layer interconnect structure
US6114235A (en) * 1997-09-05 2000-09-05 Advanced Micro Devices, Inc. Multipurpose cap layer dielectric
US6048791A (en) * 1998-03-31 2000-04-11 Kabushiki Kaisha Toshiba Semiconductor device with electrode formed of conductive layer consisting of polysilicon layer and metal-silicide layer and its manufacturing method
US6403458B2 (en) 1998-04-03 2002-06-11 Micron Technology, Inc. Method for fabricating local interconnect structure for integrated circuit devices, source structures
US6100185A (en) * 1998-08-14 2000-08-08 Micron Technology, Inc. Semiconductor processing method of forming a high purity <200> grain orientation tin layer and semiconductor processing method of forming a conductive interconnect line
JP2000200838A (ja) * 1998-10-30 2000-07-18 Seiko Epson Corp 半導体記憶装置およびその製造方法
US6524951B2 (en) 1999-03-01 2003-02-25 Micron Technology, Inc. Method of forming a silicide interconnect over a silicon comprising substrate and method of forming a stack of refractory metal nitride over refractory metal silicide over silicon
US6365507B1 (en) 1999-03-01 2002-04-02 Micron Technology, Inc. Method of forming integrated circuitry
US6372668B2 (en) 2000-01-18 2002-04-16 Advanced Micro Devices, Inc. Method of forming silicon oxynitride films
ATE368017T1 (de) 2000-03-14 2007-08-15 James Hardie Int Finance Bv Faserzementbaumaterialien mit zusatzstoffen niedriger dichte
US6812529B2 (en) * 2001-03-15 2004-11-02 Micron Technology, Inc. Suppression of cross diffusion and gate depletion
US6576544B1 (en) * 2001-09-28 2003-06-10 Lsi Logic Corporation Local interconnect
DE10219361B4 (de) 2002-04-30 2008-04-30 Advanced Micro Devices, Inc., Sunnyvale Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements
MXPA05003691A (es) 2002-10-07 2005-11-17 James Hardie Int Finance Bv Material mixto de fibrocemento de densidad media durable.
US7998571B2 (en) 2004-07-09 2011-08-16 James Hardie Technology Limited Composite cement article incorporating a powder coating and methods of making same
WO2007115379A1 (en) 2006-04-12 2007-10-18 James Hardie International Finance B.V. A surface sealed reinforced building element
US8209927B2 (en) 2007-12-20 2012-07-03 James Hardie Technology Limited Structural fiber cement building materials

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
JPH0666427B2 (ja) * 1983-09-16 1994-08-24 セイコーエプソン株式会社 Ｍｏｓ型半導体集積回路装置の製造方法
US4640004A (en) * 1984-04-13 1987-02-03 Fairchild Camera & Instrument Corp. Method and structure for inhibiting dopant out-diffusion
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
US4677735A (en) * 1984-05-24 1987-07-07 Texas Instruments Incorporated Method of providing buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
US4873204A (en) * 1984-06-15 1989-10-10 Hewlett-Packard Company Method for making silicide interconnection structures for integrated circuit devices
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
US4933742A (en) * 1985-03-22 1990-06-12 General Electric Company Metallization contact system for large scale integrated circuits
US4676866A (en) * 1985-05-01 1987-06-30 Texas Instruments Incorporated Process to increase tin thickness
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
EP0613180A3 (en) * 1985-05-13 1994-10-19 Toshiba Kk Semiconductor arrangement with connecting electrodes.
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
EP0704883A3 (en) * 1988-02-11 1997-07-09 Sgs Thomson Microelectronics Melting metal silicide encapsulation to protect multilayered polyicides
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
FR2658951B1 (fr) * 1990-02-23 1992-05-07 Bonis Maurice Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
US5124280A (en) * 1991-01-31 1992-06-23 Sgs-Thomson Microelectronics, Inc. Local interconnect for integrated circuits
US5190893A (en) * 1991-04-01 1993-03-02 Motorola Inc. Process for fabricating a local interconnect structure in a semiconductor device
JPH05243178A (ja) * 1991-10-03 1993-09-21 Hewlett Packard Co <Hp> 半導体集積回路用相互接続体形成方法

Also Published As

Publication number Publication date
DE69226987D1 (de) 1998-10-22
US5319245A (en) 1994-06-07
DE69226987T2 (de) 1999-02-18
US5391520A (en) 1995-02-21
EP0517368B1 (en) 1998-09-16
EP0517368A3 (en) 1993-06-02
EP0517368A2 (en) 1992-12-09

Similar Documents

Publication Publication Date Title
JPH05152246A (ja) 集積回路用局所的相互接続体
US5124280A (en) Local interconnect for integrated circuits
JPH10173177A (ja) Ｍｉｓトランジスタの製造方法
US5834356A (en) Method of making high resistive structures in salicided process semiconductor devices
JPH0613403A (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
JPH05347273A (ja) 集積回路の部分内部配線導体の製造法
JP3466874B2 (ja) 半導体装置及びその製造方法
JP3626773B2 (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
JPH0758773B2 (ja) 半導体装置の製造方法及び半導体装置
JPH0750276A (ja) 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法
JPH0582661A (ja) 自己整合型コンタクト構成体及びその製造方法
JPH06177132A (ja) 集積回路における相互接続構成体の製造方法
US6313510B1 (en) Integrated circuits including metal silicide contacts extending between a gate electrode and a source/drain region
JP3337825B2 (ja) 内部配線を有する半導体装置およびその製造方法
JP2001274248A (ja) 半導体装置およびその製造方法
JPH0831931A (ja) 半導体装置およびその製造方法
JP3434630B2 (ja) マスクｒｏｍ装置とその製造方法
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
JPH10335645A (ja) シリサイドを利用したスイッチング素子及びその製造方法
JPH07273197A (ja) 半導体装置及びその製造方法
JP2561026B2 (ja) 半導体装置の製造方法
JPH10284438A (ja) 半導体集積回路及びその製造方法
JPH0878358A (ja) 半導体装置の製造方法
JPS61150216A (ja) 半導体装置の製造方法
JPH0878356A (ja) 半導体装置の製造方法