JPH05152682A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05152682A JPH05152682A JP4125080A JP12508092A JPH05152682A JP H05152682 A JPH05152682 A JP H05152682A JP 4125080 A JP4125080 A JP 4125080A JP 12508092 A JP12508092 A JP 12508092A JP H05152682 A JPH05152682 A JP H05152682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mesa
- layer
- layer structure
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
- H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】メサ構造の半導体装置の改良。
【構成】半導体基板１上に平行な半導体層から成る半導
体層構造体Ｄ３を形成し、この層構造体に第１の部分だ
けから成るメサ１２を形成する。半導体層構造体Ｄ３は
基板１側にへこんだくぼみ領域１１を有し、メサ１２は
くぼみ領域内に形成する。この結果、メサは保護される
ことになる。しかも、へき開処理中にメサ１２の近傍に
損傷が生ずるのを防止することができる。
体層構造体Ｄ３を形成し、この層構造体に第１の部分だ
けから成るメサ１２を形成する。半導体層構造体Ｄ３は
基板１側にへこんだくぼみ領域１１を有し、メサ１２は
くぼみ領域内に形成する。この結果、メサは保護される
ことになる。しかも、へき開処理中にメサ１２の近傍に
損傷が生ずるのを防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板を有する半
導体本体を具え、半導体基板上に互いにほぼ平行な半導
体層から成る半導体層構造体が形成され、この半導体層
構造体の表面に、この半導体層構造体の第１の部分だけ
を有するメサが形成され、半導体層構造体のメサを構成
しない第１の部分がメサの両側にメサよりも下側に位置
する半導体装置に関するものである。また、本発明は、
上述した型式の半導体装置の製造方法に関するものであ
る。
導体本体を具え、半導体基板上に互いにほぼ平行な半導
体層から成る半導体層構造体が形成され、この半導体層
構造体の表面に、この半導体層構造体の第１の部分だけ
を有するメサが形成され、半導体層構造体のメサを構成
しない第１の部分がメサの両側にメサよりも下側に位置
する半導体装置に関するものである。また、本発明は、
上述した型式の半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】上記型式の半導体装置は、例えばメサが
半導体ダイオードレーサ、放射導波路、フォトダイオー
ドの一部を形成するオプトエレクトロニスク装置にしば
しば用いられており、このオプトエレクトロニスク装置
は光ディスク装置やバーコードリーダに用いられてい
る。
半導体ダイオードレーサ、放射導波路、フォトダイオー
ドの一部を形成するオプトエレクトロニスク装置にしば
しば用いられており、このオプトエレクトロニスク装置
は光ディスク装置やバーコードリーダに用いられてい
る。
【０００３】このような半導体装置は1979年７月５日に
発行された雑誌“エレクトロンレター”の第15巻、No.1
4, 第441 頁〜第442 頁に記載されている文献“ニュー
ストライプ−ジィエメトリ レーザ ウイズ シンプ
リファイド ファブリケーション プロセス（New Stri
pe-Geometry Laser with Simplfied Fabrication Proce
ss)"から既知である。この既知の半導体装置はＮ型のGa
As基板上に半導体層を形成したリッジ導波路型の半導体
ダイオードレーザを構成し、この層構造体はその表面に
細条状のメサを有し、メサは層構造体の第１の部分（Ｐ
型GaAs層とＰ型のAlGaAsフラッド層の一部）で構成さ
れ、半導体層構造体のメサの下側でメサで延在する第２
の部分はｎ型GaAsバッファ層、別のｎ型AlGaAsクラッド
層、GaAs活性層、及びＰ型AlGaAsバッファ層の残りの部
分で構成されている。半導体装置の上側及び下側には導
体層が形成されている。この半導体装置は、簡単に製造
できること、接点を簡単に形成できること及びコンタク
ト抵抗が小さいこと等の多くの利点がある。
発行された雑誌“エレクトロンレター”の第15巻、No.1
4, 第441 頁〜第442 頁に記載されている文献“ニュー
ストライプ−ジィエメトリ レーザ ウイズ シンプ
リファイド ファブリケーション プロセス（New Stri
pe-Geometry Laser with Simplfied Fabrication Proce
ss)"から既知である。この既知の半導体装置はＮ型のGa
As基板上に半導体層を形成したリッジ導波路型の半導体
ダイオードレーザを構成し、この層構造体はその表面に
細条状のメサを有し、メサは層構造体の第１の部分（Ｐ
型GaAs層とＰ型のAlGaAsフラッド層の一部）で構成さ
れ、半導体層構造体のメサの下側でメサで延在する第２
の部分はｎ型GaAsバッファ層、別のｎ型AlGaAsクラッド
層、GaAs活性層、及びＰ型AlGaAsバッファ層の残りの部
分で構成されている。半導体装置の上側及び下側には導
体層が形成されている。この半導体装置は、簡単に製造
できること、接点を簡単に形成できること及びコンタク
ト抵抗が小さいこと等の多くの利点がある。
【０００４】
【発明が解決しようとする課題】上述した既知の半導体
装置は、半導体本体から突出するメサが比較的損傷を受
け易く、特にダイオードレーザの場合、幅方向の寸法が
比較的小さいため特に損傷を受け易い欠点がある。別の
欠点として、平坦なへき開面が形成されにくく、特に半
導体装置のへき開処理中にメサの下側部分付近に平坦な
へき開面が形成されず、特にオプトエレクトロニク装置
において不所望な事態が生じてしまう。
装置は、半導体本体から突出するメサが比較的損傷を受
け易く、特にダイオードレーザの場合、幅方向の寸法が
比較的小さいため特に損傷を受け易い欠点がある。別の
欠点として、平坦なへき開面が形成されにくく、特に半
導体装置のへき開処理中にメサの下側部分付近に平坦な
へき開面が形成されず、特にオプトエレクトロニク装置
において不所望な事態が生じてしまう。
【０００５】従って、本発明の目的は上述した欠点を除
去し、上述した型式の半導体装置を簡単な方法でしかも
高い信頼性を以って製造できる半導体装置及びその製造
方法を提供することになる。
去し、上述した型式の半導体装置を簡単な方法でしかも
高い信頼性を以って製造できる半導体装置及びその製造
方法を提供することになる。
【０００６】
【課題を解決するための手段並びに作用】上記目的を達
成するため、本発明による半導体装置は、冒頭部で述べ
た半導体装置において、前記半導体層構造体がくぼみ領
域を有し、このくぼみ領域内において半導体層構造体が
少なくとも部分的に半導体基板側にくぼみ、このくぼみ
領域内に前記メサが位置することを特徴とする。メサの
両側に形成したメサ状の突出部分は、メサと同程度の高
さを有しているからメサを損傷から保護する作用を果た
す。本発明による半導体装置のへき開処理中において、
へき開面に損傷や凹凸がほとんど発生せず、少なくとも
メサの近傍にはほとんど発生しないことが判明した。
成するため、本発明による半導体装置は、冒頭部で述べ
た半導体装置において、前記半導体層構造体がくぼみ領
域を有し、このくぼみ領域内において半導体層構造体が
少なくとも部分的に半導体基板側にくぼみ、このくぼみ
領域内に前記メサが位置することを特徴とする。メサの
両側に形成したメサ状の突出部分は、メサと同程度の高
さを有しているからメサを損傷から保護する作用を果た
す。本発明による半導体装置のへき開処理中において、
へき開面に損傷や凹凸がほとんど発生せず、少なくとも
メサの近傍にはほとんど発生しないことが判明した。
【０００７】本発明の主要な実施例は、前記くぼみ領域
の半導体層構造体が、少なくともメサの上端が半導体本
体の上側面又はそれよりも下側に位置するように、半導
体基板側にくぼんでいることを特徴とする。このように
構成すれば、半導体装置を反対向きに装着できる利点が
あり、この結果半導体装置のメサが形成されている側を
リードフレーム、プリント回路基板又はシートシン７の
ような平坦な支持部材上に位置させることができる。こ
の場合、半導体装置は、全体的にメサの代りに半導体層
構造体の第２の部分で支持されることになる。
の半導体層構造体が、少なくともメサの上端が半導体本
体の上側面又はそれよりも下側に位置するように、半導
体基板側にくぼんでいることを特徴とする。このように
構成すれば、半導体装置を反対向きに装着できる利点が
あり、この結果半導体装置のメサが形成されている側を
リードフレーム、プリント回路基板又はシートシン７の
ような平坦な支持部材上に位置させることができる。こ
の場合、半導体装置は、全体的にメサの代りに半導体層
構造体の第２の部分で支持されることになる。
【０００８】本発明による半導体装置の別の実施例は、
前記半導体層構造体が、メサが形成されている区域にお
いて半導体基板にほぼ平行に形成され、半導体構造体の
第２の部分のメサ以外の部分が、半導体層構造体の厚さ
に少なくとも等しいメサまでの距離に亘って半導体基板
側に部分的にくぼんでいることを特徴とする。メサの領
域がほぼ平坦な構造をとることは、例えばダイオードレ
ーザを有する半導体装置のような多くの用途に有益であ
る。基板に平行な半導体層構造を形成するため、半導体
層構造体のメサ以外の第２の部分について少なくとも半
導体層構造体の厚さに等しいメサまでの距離に亘って基
板側に部分的にくぼませる必要がある。この事項は、本
発明による方法の説明において明らかになる。メサの端
部からくぼみ領域の端部にいたる間において、半導体層
構造の第１の部分はくぼみ量が除々に減少することが好
ましい。この構成は、半導体装置上に別の層を形成する
場合に特に有益である。好適変形例として、導体層をメ
サおよび半導体構造体の第２の部分の上面に延在させ
る。半導体層構造体の第２の部分の上側層が適切な材
料、例えば、メサの上部層の半導体材料のバンドギャッ
プよりも大きいバンドギャップを有する半導体材料で構
成される場合、順方向バイアスを印加する際導体層が第
２の部分と共に電流制限バリヤを構成し、メサ領域にお
いて半導体層構造体を通る良好な電流通路が得られる。
半導体層構造体の第２の部分に位置する導体層の部分
は、半導体装置を反対向きで装着する場合、ワイヤボン
デング又は半田付、合金形成のいずれによって接点形成
するのに極めて好適である。
前記半導体層構造体が、メサが形成されている区域にお
いて半導体基板にほぼ平行に形成され、半導体構造体の
第２の部分のメサ以外の部分が、半導体層構造体の厚さ
に少なくとも等しいメサまでの距離に亘って半導体基板
側に部分的にくぼんでいることを特徴とする。メサの領
域がほぼ平坦な構造をとることは、例えばダイオードレ
ーザを有する半導体装置のような多くの用途に有益であ
る。基板に平行な半導体層構造を形成するため、半導体
層構造体のメサ以外の第２の部分について少なくとも半
導体層構造体の厚さに等しいメサまでの距離に亘って基
板側に部分的にくぼませる必要がある。この事項は、本
発明による方法の説明において明らかになる。メサの端
部からくぼみ領域の端部にいたる間において、半導体層
構造の第１の部分はくぼみ量が除々に減少することが好
ましい。この構成は、半導体装置上に別の層を形成する
場合に特に有益である。好適変形例として、導体層をメ
サおよび半導体構造体の第２の部分の上面に延在させ
る。半導体層構造体の第２の部分の上側層が適切な材
料、例えば、メサの上部層の半導体材料のバンドギャッ
プよりも大きいバンドギャップを有する半導体材料で構
成される場合、順方向バイアスを印加する際導体層が第
２の部分と共に電流制限バリヤを構成し、メサ領域にお
いて半導体層構造体を通る良好な電流通路が得られる。
半導体層構造体の第２の部分に位置する導体層の部分
は、半導体装置を反対向きで装着する場合、ワイヤボン
デング又は半田付、合金形成のいずれによって接点形成
するのに極めて好適である。
【０００９】本発明による半導体装置の好適実施例は、
半導体本体が半導体ダイオードレーザを構成し、前記半
導体本体が半導体ダイオードレーザを構成し、前記半導
体基板が第１導電型半導体材料で構成されると共にその
下面に第１の導体層が形成され、半導体層構造体が、順
次第１導電型の第１のフラッド層と、活性層と第１導電
型とは反対の第２導電型の第２のクラッド層と、第２の
導体層が形成されている第２導電型のコンタクト層とを
少なくとも有し、半導体層構造体の第１の部分が少なく
ともコンタクト層を有し、第２の部分が第１のクラッド
層、活性層および第２クラッド層の少なくとも一部を有
し、前記第２の導体層がメサ及び半導体層構造体の第２
の部分上に延在することを特徴とする。この半導体装置
において、順方向バイアスを印加すると電流は主にメサ
を流れる。さらに、この半導体装置は特に簡単な方法で
製造できると共に、例えばダイオードレーザのスタート
電流が低くなる好ましい特性を有している。この半導体
ダイオードレーザは、ゲイン−ガイド型及びインデック
ス−ガイド型とすることができる。メサ従って半導体層
構造体の第１の部分は、ゲイン−ガイド型の場合コンタ
クト層と第２のクラッド層のわずかな部分とを有し、イ
ンデックス−ガイド型の場合にはコンタクト層と第２の
クラッド層の大部分とを有する。インデックス−ガイド
型の半導体ダイオードレーザを有する半導体装置は、こ
の実施例の好適変形例を構成する。この理由は、この型
式のレーザの場合、メサが比較的高く、特に損傷を受け
易いためである。
半導体本体が半導体ダイオードレーザを構成し、前記半
導体本体が半導体ダイオードレーザを構成し、前記半導
体基板が第１導電型半導体材料で構成されると共にその
下面に第１の導体層が形成され、半導体層構造体が、順
次第１導電型の第１のフラッド層と、活性層と第１導電
型とは反対の第２導電型の第２のクラッド層と、第２の
導体層が形成されている第２導電型のコンタクト層とを
少なくとも有し、半導体層構造体の第１の部分が少なく
ともコンタクト層を有し、第２の部分が第１のクラッド
層、活性層および第２クラッド層の少なくとも一部を有
し、前記第２の導体層がメサ及び半導体層構造体の第２
の部分上に延在することを特徴とする。この半導体装置
において、順方向バイアスを印加すると電流は主にメサ
を流れる。さらに、この半導体装置は特に簡単な方法で
製造できると共に、例えばダイオードレーザのスタート
電流が低くなる好ましい特性を有している。この半導体
ダイオードレーザは、ゲイン−ガイド型及びインデック
ス−ガイド型とすることができる。メサ従って半導体層
構造体の第１の部分は、ゲイン−ガイド型の場合コンタ
クト層と第２のクラッド層のわずかな部分とを有し、イ
ンデックス−ガイド型の場合にはコンタクト層と第２の
クラッド層の大部分とを有する。インデックス−ガイド
型の半導体ダイオードレーザを有する半導体装置は、こ
の実施例の好適変形例を構成する。この理由は、この型
式のレーザの場合、メサが比較的高く、特に損傷を受け
易いためである。
【００１０】本発明による半導体装置の製造方法は、半
導体基板上にほぼ平行な複数の半導体層から成る半導体
層構造体を形成し、この半導体層構造体に、この半導体
層構造体の第１の部分だけから成るメサを形成して半導
体装置を製造するに際し、前記半導体層構造体を形成す
る前に、半導体基板に局部的に凹部を形成し、半導体基
板の凹部及びこの凹部と隣接する表面部分に亘って延在
するように前記半導体構造体を形成し、前記メサを導体
基板の凹部内に平面的に見えるように形成することを特
徴とする。本発明による半導体装置の製造方法の重要な
利点は、１回の堆積工程だけで各種半導体層を形成でき
ることにある。この利点を利用することにより製造方法
が一層簡単になるばかりでなく、高収率で半導体装置を
製造することができる。くぼみ領域の深さ及び半導体層
構造体の第２部分の厚さを適切に選択し、これら深さと
厚さとの和が半導体層構造体の厚さに少なくともほぼ等
しく設定することが好ましい。この結果、反対向きで装
着することができるほぼ平面的な半導体装置を製造する
ことができる。さらに、くぼみ領域の端部とメサの端部
との間の距離を半導体層構造体の厚さに少なくともほぼ
等しいなるように選択することが好ましい。このように
構成すれば、メサの表面が半導体本体の面内に位置する
半導体装置を形成することができる。半導体層構造体の
くぼみ領域の深さがメサからくぼみ領域の端部に向かう
に従って除々に浅くなるように選択することが好まし
い。この構成は、凹部の形成に際して適切なエッチャン
トを用いると共に、例えば基板に凹部を形成する際アン
グエッチングすることにより達成することができる。
導体基板上にほぼ平行な複数の半導体層から成る半導体
層構造体を形成し、この半導体層構造体に、この半導体
層構造体の第１の部分だけから成るメサを形成して半導
体装置を製造するに際し、前記半導体層構造体を形成す
る前に、半導体基板に局部的に凹部を形成し、半導体基
板の凹部及びこの凹部と隣接する表面部分に亘って延在
するように前記半導体構造体を形成し、前記メサを導体
基板の凹部内に平面的に見えるように形成することを特
徴とする。本発明による半導体装置の製造方法の重要な
利点は、１回の堆積工程だけで各種半導体層を形成でき
ることにある。この利点を利用することにより製造方法
が一層簡単になるばかりでなく、高収率で半導体装置を
製造することができる。くぼみ領域の深さ及び半導体層
構造体の第２部分の厚さを適切に選択し、これら深さと
厚さとの和が半導体層構造体の厚さに少なくともほぼ等
しく設定することが好ましい。この結果、反対向きで装
着することができるほぼ平面的な半導体装置を製造する
ことができる。さらに、くぼみ領域の端部とメサの端部
との間の距離を半導体層構造体の厚さに少なくともほぼ
等しいなるように選択することが好ましい。このように
構成すれば、メサの表面が半導体本体の面内に位置する
半導体装置を形成することができる。半導体層構造体の
くぼみ領域の深さがメサからくぼみ領域の端部に向かう
に従って除々に浅くなるように選択することが好まし
い。この構成は、凹部の形成に際して適切なエッチャン
トを用いると共に、例えば基板に凹部を形成する際アン
グエッチングすることにより達成することができる。
【００１１】半導体本体にダイオードレーザを形成する
本発明による製造方法は、第１導電型の半導体基板に凹
部を形成した後、第１導電型の第１のクラッド層、活性
層、第１導電型と反対の第２導電型の第２のクラッド
層、及び第２導電型のコンタクト層を順次形成し、次に
少なくともコンタクト層を局部的に除去してメサを形成
し、この半導体本体の上側及び下側に導体層を形成する
ことを特徴とする。この製造方法を利用することによ
り、光ディスク装置及びバーコードリーダを含むオプト
エレクトロニクス装置に用いる半導体装置を製造するこ
とができる。以下、図面に基き本発明を詳細に説明す
る。
本発明による製造方法は、第１導電型の半導体基板に凹
部を形成した後、第１導電型の第１のクラッド層、活性
層、第１導電型と反対の第２導電型の第２のクラッド
層、及び第２導電型のコンタクト層を順次形成し、次に
少なくともコンタクト層を局部的に除去してメサを形成
し、この半導体本体の上側及び下側に導体層を形成する
ことを特徴とする。この製造方法を利用することによ
り、光ディスク装置及びバーコードリーダを含むオプト
エレクトロニクス装置に用いる半導体装置を製造するこ
とができる。以下、図面に基き本発明を詳細に説明す
る。
【００１２】
【実施例】図面は線図的に表示されスケール通りに表示
されていない。特に厚さ方向の寸法は拡大して図示し
た。図面中対応する部材には同一符号を付して説明す
る。また、同一導電型の半導体領域には同一方向のハッ
チングを施す。
されていない。特に厚さ方向の寸法は拡大して図示し
た。図面中対応する部材には同一符号を付して説明す
る。また、同一導電型の半導体領域には同一方向のハッ
チングを施す。
【００１３】図１は本発明によるリッジ導波路型の半導
体ダイオードを具える半導体装置の一例の構成を長手方
向と直交する断面を以って示す。この半導体装置は基板
１を有する半導体本体１０を具える。基板１は第１導電
型、本例の場合ｎ型とし、ガリウム−砒素単結晶で構成
し、この基板にＡｕ−Ｇｅ−Ｎｉから成る接続用導体部
８を形成する。半導体層構造体Ｄ３を基板上に形成す
る。この層構造体は相互にほぼ平行な半導体層で構成さ
れ、本例では、バッファ層２、第１のクラッド層３、活
性層４、第２のクラッド層５，５′およびコンタクト層
６の順序で形成する。本例では、各半導体層について以
下に示す組成、導電型、不純物濃度及び厚さのものを用
いた。
体ダイオードを具える半導体装置の一例の構成を長手方
向と直交する断面を以って示す。この半導体装置は基板
１を有する半導体本体１０を具える。基板１は第１導電
型、本例の場合ｎ型とし、ガリウム−砒素単結晶で構成
し、この基板にＡｕ−Ｇｅ−Ｎｉから成る接続用導体部
８を形成する。半導体層構造体Ｄ３を基板上に形成す
る。この層構造体は相互にほぼ平行な半導体層で構成さ
れ、本例では、バッファ層２、第１のクラッド層３、活
性層４、第２のクラッド層５，５′およびコンタクト層
６の順序で形成する。本例では、各半導体層について以
下に示す組成、導電型、不純物濃度及び厚さのものを用
いた。
【００１４】
【表１】
【００１５】バッファ層２は必ずしも必要でないが、II
I −Ｖ族半導体材料の装置の場合しばしば用いられる。
細条状のメサ１２を層構造体Ｄ３の表面１３，１２に形
成する。このメサは、半導体部分Ｄ１だけによって、す
なわち層構造体Ｄ３の第１の部分、本例ではコンタク層
６と第２のクラッド層５，５′の層部分５′で構成す
る。半導体層構造体Ｄ３のメサ１２の一部を構成しない
部分Ｄ２、すなわち第２の部分、本例ではバッファ層
２、第１クラッド層３、活性層４及び第２のクラット層
５，５′の部分５で構成される部分メサ１２の両側に延
在する。本発明においては、半導体層構造体Ｄ３はくぼ
み領域１１を有し、このくぼみ領域内において半導体層
構造体Ｄ３は、少なくともその第２の部分Ｄ２を構成す
る部分が基板１側にくぼんでおり、メサ１２はくぼみ領
域１１内に位置する。半導体層構造体Ｄ３の第２の部分
Ｄ２のくぼみ領域の外側に位置する部分は、メサ１２を
損傷から保護する上部部分を構成する。この理由は、本
発明による半導体装置のメサは半導体本体１０からその
上方に突出せず、本例の場合のように全く突出していな
いからである。驚くべきことに、本発明による半導体装
置をへき開してミラー面を形成する場合、少なくともメ
サ１２の近傍にはほとんどへき開が行われないことが判
明している。図１２において紙面はダイオードレーザの
ミラー面として作用するへき開面を形成する。好ましく
は、半導体層構造体Ｄ３は、メサ１２の上面１４が半導
体本体１０の上面１３よりも下側に位置するように、く
ぼみ領域１１内にくぼませる。本例では、メサの上面１
４は半導体本体の上面１３から約0.2 μm だけ下側に位
置させる。この結果、本例の半導体装置は、さかさまに
装着する場合に特に好適である。メサ１２の端縁とくぼ
み領域１１の端縁との間の距離Ａは、本例の場合５μm
とし、この距離Ａは半導体層構造体Ｄ３の厚さ（本例の
場合4.3 μm ）にほぼ等しくすることが好ましく、これ
により、メサ１２は半導体層構造Ｄ３の上面内にほぼ位
置することになる。同様に、本例では半導体層構造体Ｄ
３の第２の部分Ｄ２は、メサ１２からくぼみ領域１１の
端部に向かってなだらかに基板１側にくぼむ部分を有し
ているので、第２の部分Ｄ２は、くぼみ領域の端部付近
において半導体本体上に形成した別の層によって満足し
得る程度に被覆される。本例ではこの別の層はＴｉ−Ｐ
ｔ−Ａｕから成る導体層７とする。導体層７は第２の部
分Ｄ２と共に電流制限バリヤを形成する。第２の部分Ｄ
２の上側部分は、AlGaAsからなる第２のクラッド層５，
５′の部分５によって構成され、コンタクト層６に対す
る良導電性部分を構成する。コンタクト層６はGaAsから
成りメサ１２の一部を構成する。この半導体装置では、
導体層７と８との間に順方向バイアスを印加すると電流
はほとんどメサ１２を通過して流れるので、メサ１２を
含むダイオードレーザはスタート電流が特に低くなる利
点が達成される。しかも、導体層７によってメサ１２を
接続する接続部を形成するためのマスキング工程が不要
になるため、装置の製造も一層容易になる。本例では、
メサの幅は４μm とし、くぼみ領域１１の幅を１４μm
とし、これらの長さは約300 μm とする。
I −Ｖ族半導体材料の装置の場合しばしば用いられる。
細条状のメサ１２を層構造体Ｄ３の表面１３，１２に形
成する。このメサは、半導体部分Ｄ１だけによって、す
なわち層構造体Ｄ３の第１の部分、本例ではコンタク層
６と第２のクラッド層５，５′の層部分５′で構成す
る。半導体層構造体Ｄ３のメサ１２の一部を構成しない
部分Ｄ２、すなわち第２の部分、本例ではバッファ層
２、第１クラッド層３、活性層４及び第２のクラット層
５，５′の部分５で構成される部分メサ１２の両側に延
在する。本発明においては、半導体層構造体Ｄ３はくぼ
み領域１１を有し、このくぼみ領域内において半導体層
構造体Ｄ３は、少なくともその第２の部分Ｄ２を構成す
る部分が基板１側にくぼんでおり、メサ１２はくぼみ領
域１１内に位置する。半導体層構造体Ｄ３の第２の部分
Ｄ２のくぼみ領域の外側に位置する部分は、メサ１２を
損傷から保護する上部部分を構成する。この理由は、本
発明による半導体装置のメサは半導体本体１０からその
上方に突出せず、本例の場合のように全く突出していな
いからである。驚くべきことに、本発明による半導体装
置をへき開してミラー面を形成する場合、少なくともメ
サ１２の近傍にはほとんどへき開が行われないことが判
明している。図１２において紙面はダイオードレーザの
ミラー面として作用するへき開面を形成する。好ましく
は、半導体層構造体Ｄ３は、メサ１２の上面１４が半導
体本体１０の上面１３よりも下側に位置するように、く
ぼみ領域１１内にくぼませる。本例では、メサの上面１
４は半導体本体の上面１３から約0.2 μm だけ下側に位
置させる。この結果、本例の半導体装置は、さかさまに
装着する場合に特に好適である。メサ１２の端縁とくぼ
み領域１１の端縁との間の距離Ａは、本例の場合５μm
とし、この距離Ａは半導体層構造体Ｄ３の厚さ（本例の
場合4.3 μm ）にほぼ等しくすることが好ましく、これ
により、メサ１２は半導体層構造Ｄ３の上面内にほぼ位
置することになる。同様に、本例では半導体層構造体Ｄ
３の第２の部分Ｄ２は、メサ１２からくぼみ領域１１の
端部に向かってなだらかに基板１側にくぼむ部分を有し
ているので、第２の部分Ｄ２は、くぼみ領域の端部付近
において半導体本体上に形成した別の層によって満足し
得る程度に被覆される。本例ではこの別の層はＴｉ−Ｐ
ｔ−Ａｕから成る導体層７とする。導体層７は第２の部
分Ｄ２と共に電流制限バリヤを形成する。第２の部分Ｄ
２の上側部分は、AlGaAsからなる第２のクラッド層５，
５′の部分５によって構成され、コンタクト層６に対す
る良導電性部分を構成する。コンタクト層６はGaAsから
成りメサ１２の一部を構成する。この半導体装置では、
導体層７と８との間に順方向バイアスを印加すると電流
はほとんどメサ１２を通過して流れるので、メサ１２を
含むダイオードレーザはスタート電流が特に低くなる利
点が達成される。しかも、導体層７によってメサ１２を
接続する接続部を形成するためのマスキング工程が不要
になるため、装置の製造も一層容易になる。本例では、
メサの幅は４μm とし、くぼみ領域１１の幅を１４μm
とし、これらの長さは約300 μm とする。
【００１６】上述した本発明による半導体装置は、以下
の工程に従って製造する（図２〜図４参照）。Ｎ型GaAs
単結晶基板１を用いる。この基板１上に例えば酸化シリ
コンのマスキング層２０をスパッタリングにより形成し
（図２参照）、このマスキング層に幅が約１４μm の細
条状の開口部をリソグラフィにより形成する。次に、深
さＨ（本例では、約2.2 μm ）で長さが約１４μm の細
条状のくぼみ領域１１をエッチング処理により基板１に
形成する。このエッチングに際し、アンモニアと過酸化
水素との溶剤を用いることができる。マスキング層２０
を除去し通常の方法で半導体本体１０をへき開処理した
後、半導体本体１０を、例えばＯＭＶＰＥ（有機金属気
相エピタキシー）成長装置のような成長装置内に配置す
る。次に、図３に示すように、互いにほぼ平行な半導体
層から成る半導体構造体Ｄ３を形成する。この層構造体
は、バッファ層２、第１のクラッド層３、活性層４、第
２のクラッド層５，５′、及びコンタクト層６の順序で
形成する。各半導体層の材料、導電型、不純物濃度及び
厚さは上記表に記載したように選択する。半導体本体１
０を成長装置から取り出した後、図２について説明した
と同様な方法に、より半導体層構造体Ｄ３上に幅が約４
μm の細条状のマスク３０を形成する。次に、図４に示
すように、例えばＲＩＥ（Reative Ion Etching)により
コンタクト層６及び第２クラッド層５，５′の部分５の
マスク３０以外の部分を除去して細条状のメサ１２を形
成する。このメサは半導体層構造体Ｄ３の部分Ｄ１に対
応する。このＲＩＥ処理により、メサ１２の両側に半導
体層構造体Ｄ３の第２の部分Ｄ２が形成され、この第２
の部分は本例ではバッファ層２、第１クラッド層３、活
性層４及び第２のクラッド層５，５′の部分５により構
成される。本例では、くぼみの深さＨは約2.2 μm と
し、第２の部分Ｄ２の厚さも同様に約2.2 μm とするの
で、これらの厚さの和4.4 μmは、厚さ4.3 μm の半導
体層構造体Ｄ３の厚さより約0.1μm 大きいだけであ
り、従って半導体層構造体Ｄ３の厚さとほぼ等しくな
り、この結果メサ１２は半導体本体１０のくぼみ領域内
に形成される。メサ１２の端部とくぼみ領域１１の端部
との間の距離Ａは、本例では５μm とし、約4.3 μm の
半導体層構造体Ｄ３の厚さより約0.7 μm 大きくなるよ
うに選択する。この結果、メサには半導体層構造体Ｄ３
のほぼ平面部のように形成される。くぼみ領域１１に傾
斜面を形成し、部分Ｄ２がなだらかにくぼむように形成
することが好ましい。この傾斜面の形成は、エッチャン
ト及びエッチング技術を適切に選択することにより容易
に行なうことができる。マスク３０を除去し基板を約10
0 μm の厚さで研摩し基板１の下側面に導体層８を形成
した後、半導体本体１０の上側面に導体層７を形成す
る。次にへき開処理及び素子分離の後本発明による半導
体装置が完成する。導体層７はメサ以外の部分Ｄ２と共
に電流制限バリヤを形成すると共に、メサ１２のコンタ
クト層６に対する良導体接続部を形成する。この結果、
本発明による半導体装置のダイオードレーザは特に低い
スタート電流で動作する。本発明による製造方法では、
単一の成長工程だけを用いると共に導体層７，８につい
てパターン処理が不要になるため、極めて簡単な製造工
程で製造できる大きな利点が達成される。これらの作用
及び特徴により、本発明による半導体装置は極めて高い
歩留りで製造することができる。
の工程に従って製造する（図２〜図４参照）。Ｎ型GaAs
単結晶基板１を用いる。この基板１上に例えば酸化シリ
コンのマスキング層２０をスパッタリングにより形成し
（図２参照）、このマスキング層に幅が約１４μm の細
条状の開口部をリソグラフィにより形成する。次に、深
さＨ（本例では、約2.2 μm ）で長さが約１４μm の細
条状のくぼみ領域１１をエッチング処理により基板１に
形成する。このエッチングに際し、アンモニアと過酸化
水素との溶剤を用いることができる。マスキング層２０
を除去し通常の方法で半導体本体１０をへき開処理した
後、半導体本体１０を、例えばＯＭＶＰＥ（有機金属気
相エピタキシー）成長装置のような成長装置内に配置す
る。次に、図３に示すように、互いにほぼ平行な半導体
層から成る半導体構造体Ｄ３を形成する。この層構造体
は、バッファ層２、第１のクラッド層３、活性層４、第
２のクラッド層５，５′、及びコンタクト層６の順序で
形成する。各半導体層の材料、導電型、不純物濃度及び
厚さは上記表に記載したように選択する。半導体本体１
０を成長装置から取り出した後、図２について説明した
と同様な方法に、より半導体層構造体Ｄ３上に幅が約４
μm の細条状のマスク３０を形成する。次に、図４に示
すように、例えばＲＩＥ（Reative Ion Etching)により
コンタクト層６及び第２クラッド層５，５′の部分５の
マスク３０以外の部分を除去して細条状のメサ１２を形
成する。このメサは半導体層構造体Ｄ３の部分Ｄ１に対
応する。このＲＩＥ処理により、メサ１２の両側に半導
体層構造体Ｄ３の第２の部分Ｄ２が形成され、この第２
の部分は本例ではバッファ層２、第１クラッド層３、活
性層４及び第２のクラッド層５，５′の部分５により構
成される。本例では、くぼみの深さＨは約2.2 μm と
し、第２の部分Ｄ２の厚さも同様に約2.2 μm とするの
で、これらの厚さの和4.4 μmは、厚さ4.3 μm の半導
体層構造体Ｄ３の厚さより約0.1μm 大きいだけであ
り、従って半導体層構造体Ｄ３の厚さとほぼ等しくな
り、この結果メサ１２は半導体本体１０のくぼみ領域内
に形成される。メサ１２の端部とくぼみ領域１１の端部
との間の距離Ａは、本例では５μm とし、約4.3 μm の
半導体層構造体Ｄ３の厚さより約0.7 μm 大きくなるよ
うに選択する。この結果、メサには半導体層構造体Ｄ３
のほぼ平面部のように形成される。くぼみ領域１１に傾
斜面を形成し、部分Ｄ２がなだらかにくぼむように形成
することが好ましい。この傾斜面の形成は、エッチャン
ト及びエッチング技術を適切に選択することにより容易
に行なうことができる。マスク３０を除去し基板を約10
0 μm の厚さで研摩し基板１の下側面に導体層８を形成
した後、半導体本体１０の上側面に導体層７を形成す
る。次にへき開処理及び素子分離の後本発明による半導
体装置が完成する。導体層７はメサ以外の部分Ｄ２と共
に電流制限バリヤを形成すると共に、メサ１２のコンタ
クト層６に対する良導体接続部を形成する。この結果、
本発明による半導体装置のダイオードレーザは特に低い
スタート電流で動作する。本発明による製造方法では、
単一の成長工程だけを用いると共に導体層７，８につい
てパターン処理が不要になるため、極めて簡単な製造工
程で製造できる大きな利点が達成される。これらの作用
及び特徴により、本発明による半導体装置は極めて高い
歩留りで製造することができる。
【００１７】本発明は上述した実施例だけに限定されず
種々の変形や変更が可能である。例えば、半導体材料や
その組成については、上述した材料及び組成に限定され
ず他の半導体材料及び組成のものを用いることができ
る。例えば、基板及び半導体層材料としてGaAs／AlGaAs
系の半導体材料を用いる場合、約0.7 〜0.9 μm の波長
域で動作する半導体装置が得られる。例えば、約0.5 〜
0.7 μm の波長域の装置を望む場合、InGaP ／InAlGaP
系の半導体材料が選択され、１〜1.5 μm の波長域の装
置の場合InP ／InGaAsP 系の半導体材料が選択される。
半導体材料の導電型についても、勿論反対導電型の半導
体材料を用いることができる。本発明による半導体装置
は屈折率ガイド型（ivdex-guided type)ダイオードレー
ザだけでなく、利得ガイド型(gain-guided type)ダイオ
ードレーザで構成することができる。さらに、本発明は
ダイオードレーザの半導体装置だけに限定されるもので
はなく、放射ガイド又はフォトダイオードを有する半導
体装置にも適用することができる。さらに、本発明はオ
プトエレクトロニクス半導体装置だけに限定されず、例
えばメサ構造を有するトランジスタを有する半導体にも
適用することができる。半導体構造のメサと隣接する部
分の相対的な高さ状態及びメサの上側半導体層が半導体
層構造のメサと隣接する部分の特性とは異なる特性を有
する事項は、この型式のメサ構造において有利に利用す
ることができる。この利点は、別の半導体層又は導体層
を半導体層構造体上に形成する場合に明らかになる。
種々の変形や変更が可能である。例えば、半導体材料や
その組成については、上述した材料及び組成に限定され
ず他の半導体材料及び組成のものを用いることができ
る。例えば、基板及び半導体層材料としてGaAs／AlGaAs
系の半導体材料を用いる場合、約0.7 〜0.9 μm の波長
域で動作する半導体装置が得られる。例えば、約0.5 〜
0.7 μm の波長域の装置を望む場合、InGaP ／InAlGaP
系の半導体材料が選択され、１〜1.5 μm の波長域の装
置の場合InP ／InGaAsP 系の半導体材料が選択される。
半導体材料の導電型についても、勿論反対導電型の半導
体材料を用いることができる。本発明による半導体装置
は屈折率ガイド型（ivdex-guided type)ダイオードレー
ザだけでなく、利得ガイド型(gain-guided type)ダイオ
ードレーザで構成することができる。さらに、本発明は
ダイオードレーザの半導体装置だけに限定されるもので
はなく、放射ガイド又はフォトダイオードを有する半導
体装置にも適用することができる。さらに、本発明はオ
プトエレクトロニクス半導体装置だけに限定されず、例
えばメサ構造を有するトランジスタを有する半導体にも
適用することができる。半導体構造のメサと隣接する部
分の相対的な高さ状態及びメサの上側半導体層が半導体
層構造のメサと隣接する部分の特性とは異なる特性を有
する事項は、この型式のメサ構造において有利に利用す
ることができる。この利点は、別の半導体層又は導体層
を半導体層構造体上に形成する場合に明らかになる。
【図１】ダイオードレーザを有する本発明による半導体
装置の一例の構成を示す断面図である。
装置の一例の構成を示す断面図である。
【図２】本発明による半導体装置の製造方法の工程を示
す断面図である。
す断面図である。
【図３】本発明による半導体装置の製造方法の工程を示
す断面図である。
す断面図である。
【図４】本発明による半導体装置の製造方法の工程を示
す断面図である。
す断面図である。
１ 半導体基板 ２ バッファ層 ３ 第１クラッド層 ４ 活性層 ５，５′ 第２クラッド層 ６ コンタクト層 ７，８ 導体層 １１ くぼみ領域 １２ メサ
Claims (10)
- 【請求項１】 半導体基板を有する半導体本体を具え、
半導体基板上に互いにほぼ平行な半導体層から成る半導
体層構造体が形成され、この半導体層構造体の表面に、
この半導体層構造体の第１の部分だけを有するメサが形
成され、半導体層構造体のメサを構成しない第１の部分
がメサの両側にメサよりも下側に位置する半導体装置に
おいて、 前記半導体層構造体がくぼみ領域を有し、このくぼみ領
域内において半導体層構造体が少なくとも部分的に半導
体基板側にくぼみ、このくぼみ領域内に前記メサが位置
することを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
前記くぼみ領域の半導体層構造体が、少なくともメサの
上端が半導体本体の上側面又はそれよりも下側に位置す
るように、半導体基板側にくぼんでいることを特徴とす
る半導体装置。 - 【請求項３】 請求項１又は２に記載の半導体装置にお
いて、前記半導体層構造体が、メサが形成されている区
域において半導体基板にほぼ平行に形成され、半導体構
造体の第２の部分のメサ以外の部分が、半導体層構造体
の厚さに少なくとも等しいメサまでの距離に亘って半導
体基板側に部分的にくぼんでいることを特徴とする半導
体装置。 - 【請求項４】 請求項１，２又は３に記載の半導体装置
において、前記半導体本体の上面に別の層が形成されて
いることを特徴とする半導体装置。 - 【請求項５】 請求項１から４までのいずれか１項に記
載の半導体装置において、前記半導体本体が半導体ダイ
オードレーザを構成し、前記半導体基板が第１導電型半
導体材料で構成されると共にその下面に第１の導体層が
形成され、半導体層構造体が、順次第１導電型の第１の
フラッド層と、活性層と、第１導電型とは反対の第２導
電型の第２のクラッド層と、第２の導体層が形成されて
いる第２導電型のコンタクト層とを少なくとも有し、半
導体層構造体の第１の部分が少なくともコンタクト層を
有し、第２の部分が第１のクラッド層、活性層および第
２クラッド層の少なくとも一部を有し、前記第２の導体
層がメサ及び半導体層構造体の第２の部分上に延在する
ことを特徴とする半導体装置。 - 【請求項６】 請求項５に記載の半導体装置において、
前記半導体層構造体の第１の部分がコンタクト層及び第
２クラッド層の主要部分を有し、半導体層構造の第２の
部分が第１クラッド層、活性層、及び第２クラッド層の
残りの部分を有することを特徴とする半導体装置。 - 【請求項７】 半導体基板上にほぼ平行な複数の半導体
層から成る半導体層構造体を形成し、この半導体層構造
体に、この半導体層構造体の第１の部分だけから成るメ
サを形成して半導体装置を製造するに際し、 前記半導体層構造体を形成する前に、半導体基板に局部
的に凹部を形成し、半導体基板の凹部及びこの凹部と隣
接する表面部分に亘って延在するように前記半導体構造
体を形成し、前記メサを導体基板の凹部内に平面的に見
えるように形成することを特徴とすることを特徴とする
半導体装置の製造方法。 - 【請求項８】 請求項７に記載の半導体装置の製造方法
において、前記凹部の深さ及び半導体層構造体の第２部
分の厚さを、これら深さと厚さとの和が、半導体層構造
体の厚さに少なくともほぼ等しくなるように選択したこ
とを特徴とする半導体装置の製造方法。 - 【請求項９】 請求項７又は８に記載の半導体装置の製
造方法において、前記凹部の端部とメサの端部との間の
距離を、半導体層構造体の厚さにほぼ等しくなるように
選択したことを特徴とする半導体装置の製造方法。 - 【請求項１０】 半導体本体に半導体レーザダイオード
を形成する請求項７，８又は９に記載の半導体装置の製
造方法において、第１導電型の半導体基板に凹部を形成
した後、第１導電型の第１のクラッド層、活性層、第１
導電型と反対の第２導電型の第２のクラッド層、及び第
２導電型のコンタクト層を順次形成し、次に少なくとも
コンタクト層を局部的に除去してメサを形成し、この半
導体本体の上側及び下側に導体層を形成することを特徴
とする半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP91107902 | 1991-05-16 | ||
| NL911079028 | 1991-05-16 | ||
| NL91107902:8 | 1991-05-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152682A true JPH05152682A (ja) | 1993-06-18 |
| JPH07112099B2 JPH07112099B2 (ja) | 1995-11-29 |
Family
ID=8206725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4125080A Expired - Fee Related JPH07112099B2 (ja) | 1991-05-16 | 1992-05-18 | オプトエレクトロニクス半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5289483A (ja) |
| EP (1) | EP0513905B1 (ja) |
| JP (1) | JPH07112099B2 (ja) |
| DE (1) | DE69208930T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821952A (en) * | 1996-09-06 | 1998-10-13 | Tektronix, Inc. | Method for automatic print head spacing in an ink jet printer |
| JP2000091691A (ja) * | 1998-09-16 | 2000-03-31 | Hitachi Ltd | 半導体光素子 |
| JP2007158008A (ja) * | 2005-12-05 | 2007-06-21 | Sony Corp | 半導体発光素子 |
| JP2011187486A (ja) * | 2010-03-04 | 2011-09-22 | Toshiba Corp | 半導体レーザ装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317739B2 (en) * | 2002-03-15 | 2008-01-08 | Princeton University | Mode-locked laser using a mode-locking wavelength selective reflector |
| US7093618B2 (en) * | 2004-04-30 | 2006-08-22 | Honeywell International, Inc. | Lounge valve mounting housing and assembly |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51138393A (en) * | 1975-05-26 | 1976-11-29 | Fujitsu Ltd | Semiconductor light emission device |
| JPS6252984A (ja) * | 1985-09-02 | 1987-03-07 | Toshiba Corp | 自己整合電流狭窄型半導体発光素子 |
| JPS6450591A (en) * | 1987-08-21 | 1989-02-27 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
-
1992
- 1992-05-08 EP EP92201304A patent/EP0513905B1/en not_active Expired - Lifetime
- 1992-05-08 DE DE69208930T patent/DE69208930T2/de not_active Expired - Fee Related
- 1992-05-15 US US07/883,758 patent/US5289483A/en not_active Expired - Fee Related
- 1992-05-18 JP JP4125080A patent/JPH07112099B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821952A (en) * | 1996-09-06 | 1998-10-13 | Tektronix, Inc. | Method for automatic print head spacing in an ink jet printer |
| JP2000091691A (ja) * | 1998-09-16 | 2000-03-31 | Hitachi Ltd | 半導体光素子 |
| JP2007158008A (ja) * | 2005-12-05 | 2007-06-21 | Sony Corp | 半導体発光素子 |
| JP2011187486A (ja) * | 2010-03-04 | 2011-09-22 | Toshiba Corp | 半導体レーザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69208930D1 (de) | 1996-04-18 |
| EP0513905B1 (en) | 1996-03-13 |
| US5289483A (en) | 1994-02-22 |
| EP0513905A1 (en) | 1992-11-19 |
| JPH07112099B2 (ja) | 1995-11-29 |
| DE69208930T2 (de) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399885A (en) | Optoelectronic semiconductor device having plural mesas | |
| US10103518B2 (en) | High reliability etched-facet photonic devices | |
| JPH0758418A (ja) | オプトエレクトロニック半導体装置 | |
| US7720127B2 (en) | Opto-semiconductor devices | |
| EP0486128A2 (en) | A semiconductor optical device and a fabricating method therefor | |
| US7309879B2 (en) | Semiconductor laser, manufacturing the same and semiconductor laser device | |
| JP4964878B2 (ja) | エッチファセット技術を用いて製造されるＡｌＧａＩｎＮ系レーザ | |
| JPH07112099B2 (ja) | オプトエレクトロニクス半導体装置及びその製造方法 | |
| JPH11506273A (ja) | 最高３０％のアルミニウムを含む半導体材料又はアルミニウムを含まない半導体材料から成る個別の閉じ込め層を有する放射放出半導体ダイオード | |
| JP2006278661A (ja) | 光半導体素子及びその製造方法並びに光半導体装置 | |
| JP2001244560A (ja) | 半導体発光装置の製造方法及び半導体発光装置 | |
| US8216868B2 (en) | Method of fabricating semiconductor laser | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2002057401A (ja) | 半導体レーザおよび半導体装置 | |
| EP0427003B1 (en) | Semiconductor light-emitting element and its manufacturing method | |
| EP0432843A1 (en) | Semiconductor diode laser and method of manufacturing such a laser | |
| JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
| JP2001284735A (ja) | 半導体発光素子及びその製造方法 | |
| JPH05190970A (ja) | 半導体レーザの製造方法 | |
| EP0571021B1 (en) | Optoelectronic semiconductor device | |
| JP2000294877A (ja) | 高出力半導体レーザ及びその製造方法 | |
| JP4839497B2 (ja) | 半導体発光装置及び半導体発光装置の製造方法 | |
| JP3100873B2 (ja) | 半導体基板の劈開面同士の接合方法および集積化半導体光デバイス | |
| JPH10178200A (ja) | 半導体光集積素子 | |
| JPH0710017B2 (ja) | 半導体レーザ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |