JPH0515444U - 複合半導体装置 - Google Patents
複合半導体装置Info
- Publication number
- JPH0515444U JPH0515444U JP068853U JP6885391U JPH0515444U JP H0515444 U JPH0515444 U JP H0515444U JP 068853 U JP068853 U JP 068853U JP 6885391 U JP6885391 U JP 6885391U JP H0515444 U JPH0515444 U JP H0515444U
- Authority
- JP
- Japan
- Prior art keywords
- main terminal
- lid
- hole
- narrow
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5368—Shapes of wire connectors the bond wires having helical loops
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 組立工数がかからず、かつ、主端子の絶縁基
板上での半田付け位置の位置ずれに影響されず、蓋体外
へ主端子が確実に導出できる複合半導体装置を提供する
こと。 【構成】 あらかじめ蓋体26の角溝37に主端子40
を挿通・仮支持しておくので、主端子40を導体パター
ン3上に位置決めするための治具が不要となり、組立工
数の減少により製造コストを低減することができる。ま
た、あらかじめ主端子40が蓋体26に挿入されている
ので、主端子40の絶縁基板2上での半田付け位置の位
置ずれに影響されて蓋体26への挿入が困難となるなど
不都合も解消する。
板上での半田付け位置の位置ずれに影響されず、蓋体外
へ主端子が確実に導出できる複合半導体装置を提供する
こと。 【構成】 あらかじめ蓋体26の角溝37に主端子40
を挿通・仮支持しておくので、主端子40を導体パター
ン3上に位置決めするための治具が不要となり、組立工
数の減少により製造コストを低減することができる。ま
た、あらかじめ主端子40が蓋体26に挿入されている
ので、主端子40の絶縁基板2上での半田付け位置の位
置ずれに影響されて蓋体26への挿入が困難となるなど
不都合も解消する。
Description
【0001】
本考案は、組立工数の削減と蓋体外の主端子の導出を確実に行なうことができ る複合半導体装置に関するものである。
【0002】
この種の複合半導体装置を図11ないし図14に示す。 図11は、組立完了後の複合半導体装置の斜視図、図12は、主端子を折曲げ る以前の状態の縦断面図、図13は、治具内に挿入した組立途上の複合半導体装 置の断面図、図14は、上記治具を使用して放熱板上に主端子を半田付けした状 態の斜視図である。 これらの図において、放熱板1上には、絶縁基板2が半田付けされている。こ の絶縁基板2上には、その表面に導体パターン3が形成され、該導体パターン3 上には、その下端部がL字状の折曲げられた主端子4とともに、図示を省略した 半導体チップ等の各種の電子部品が固着されている。また、信号用リード線9が 導体パターン3の所定の位置に接続され、この信号用リード線9の一端は、後述 の信号端子8の下端に固着されている。
【0003】 上記の放熱板1の外周には、絶縁ケース5(図11、図12参照)が嵌め合わ され、互いに接着剤により接着されている。また、絶縁ケース5内には、封止樹 脂が充填され、該絶縁ケース5の上端開口部は、蓋体6により閉塞されている。 上記導体パターン3上に固着された主端子4は、蓋体6に設けた貫通孔7に挿 通されて外部に導出された後、図11に示すように蓋体6上に略直角に折曲げれ る。また、蓋体6に設けた透孔10には、信号端子8が挿通され、該信号端子8 の下端に、前記信号用リード線9の一端が接続される。
【0004】 上記の構成の複合半導体装置は、次のようにして組み立てられる。 導体パターン3上に半導体チップや電子部品が搭載された絶縁基板2は、放熱 板1上に半田固着されるが、この場合に、図13に示すような治具が使用される 。 すなわち、第1治具11の凹部12内に放熱板1を載置し、該放熱板1上に半 田を介在させて絶縁基板2を載置する。この絶縁基板2は、第2治具13により 放熱板1の所定の位置に位置決めされる。 次に、第3治具14の貫通孔15に主端子4を挿通させた後、該第3治具14 を第2治具13に重ね合わせる。 なお、主端子4の下端は、半田を介して導体パターン3上の所定の位置に上記 第3治具13により位置決めされる。
【0005】 以上の準備の後、第1、第2及び第3治具11,13,14を図示を省略した 熱板上に載せ、各部品間に介在させた半田を溶融させ、絶縁基板2を放熱板1に 、主端子4を導体パターン3の所定の位置にそれぞれ半田付けする。 次いで、図14に示すように信号用リード線9を導体パターン3上の所定の位 置にボンディングする。 次に、図12に示すように、放熱板1の外周に蓋体6の嵌め合わせ、該絶縁ケ ース5の内部に封止樹脂を注入後、該絶縁ケース5の上端開口部を蓋体6により 閉塞する。この場合、まず、絶縁ケース5の貫通孔7に主端子4の先端部を挿通 させた後に、蓋体6の周縁部と絶縁ケース5の上端開口部とを接着剤により接着 する。 最後に、蓋体6から外部に導出した主端子4の先端部を該蓋体6の上面に沿う ように略直角に折曲げて図11に示したような複合半導体装置を完成する。
【0006】
ところで、上記の複合半導体装置では、絶縁基板2上に第3治具14を用いて 主端子4を位置決めしなければならず、組立工数がかかり、製造コストを高騰さ せる。 すなわち、主端子4は、その下端部がL字状に折曲げられているために、第3 治具14の貫通孔15に挿入するのに、該第3治具14の下側から、この例で3 個の主端子4を挿入し、しかる後、該主端子4が第3治具14から落下しないよ うに支えながら第2治具13の上に重ねなければならず、作業が煩雑で工数がか かる。 また、蓋体6の貫通孔7に主端子4を挿通させる際に、該主端子4の位置が正 確に絶縁基板2上に半田付けされていないと、挿通が困難となる。 すなわち、半田付け位置の多少のずれは、主端子4を適当に曲げて位置を矯正 して挿通させることができるが、板状の主端子4の幅方向に位置ずれしている場 合、その矯正が困難であり、蓋体6の貫通孔7への挿通が不可能となる。
【0007】
本考案は、上記のような各課題を解決するためになされたもので、組立工数が かからず、かつ、主端子の絶縁基板上での半田付け位置の位置ずれに影響されず 、蓋体外へ主端子を確実に導出できる複合半導体装置を提供することを目的とす るものである。
【0008】
本考案の複合半導体装置は、放熱板上に絶縁層を介して導体パターンが形成さ れた絶縁基板と、前記導体パターン上に電子部品とともに固着され、外部に導出 される主端子と、前記放熱板の外周に接するように配置され、内部に封止樹脂が 充填される絶縁ケースと、該絶縁ケースの上端開口部を閉塞し、前記主端子の一 端が導出される貫通孔を形成した蓋体とを有する複合半導体装置において、前記 蓋体の貫通孔に連通する狭幅部及び、該狭幅部と連通する前記貫通孔と同じ大き さの段付広幅部とを有する角溝と、前記貫通孔に下方から挿通され、前記角溝の 狭幅部を水平方向に通過可能な大きさの狭幅部を有し、前記角溝の狭幅部を通過 した後、前記角溝の段付広幅部に肩部を落として係止させる広幅部が前記狭幅部 に連設され、さらに、前記導体パターン上に位置決め載置される脚部が前記狭幅 部に連設された前記主端子とを備えたことを特徴とするものである。
【0009】
【作用】 本考案の複合半導体装置は、あらかじめ蓋体の角溝に主端子を挿通・仮支持し ておくので、主端子を導体パターン上に位置決めするための治具が不要となり、 かつ、主端子の手作業による支持も不要となるので、組立工が減少し、製造コス トを低減することができる。また、また、あらかじめ主端子が蓋体に挿入されて いるので、主端子の絶縁基板上での半田付け位置の位置ずれに影響されて蓋体へ の挿入が困難となるなどの不都合も解消する。
【0010】
以下に、本考案を図面に基づいて詳細に説明する。 図1は本考案の複合半導体装置の完成状態の外観図、図2の本考案の複合半導 体装置の主要部品を示す組立分解図、図3は蓋体の平面図、図4は蓋体の正面図 、図5は蓋体の左側面図、図6は蓋体の右側面図、図7は図3のA−A線に沿う 断面図、図8は図3のB−B線に沿う断面図、図9は主端子の外観図であり、上 記図1ないし図9までが本考案の複合半導体装置に係わる図である。 各部品の特徴が良く表われている図2において、放熱板1上には、絶縁基板2 が半田により固着されている。この絶縁基板2上には導体パターン3が形成され 、導体パターン3上には、半導体ペレット16や図示を省略した各種の電子部品 が搭載・固着されている。さらに、導体パターン3の所定の位置には、少なくと も2箇所に位置決め用突起17が固着されている。
【0011】 符号26は蓋体であり、この蓋体26は3つのブロック27,28,29を備 え、各ブロック27,28,29の上面略中央部には、それぞれナット収納溝3 0が形成されている。各ブロック27,28,29は、連結部31,32により 互いに連結され、ブロック27,28間及びブロック28,29間には、空隙部 33がそれぞれ形成されている。この空隙部33は、後に封止樹脂の充填により 閉塞される。 ブロック27の側面には、一対の張出部34が設けられ、この張出部34に信 号端子80が挿入・仮固定される4個の角孔35が形成されている。 上記各ブロック27,28の幅方向の一端及びブロック29の幅方向の他端に は、板状の主端子40が挿入される貫通孔36をそれぞれ有し、該貫通孔36と 連通して角溝37が形成されている。
【0012】 すなわち、貫通孔36と連通する角溝37は、図7及び図8の断面図から分か るように、貫通孔36と水平方向で連通する狭幅部38及び該貫通孔36と同じ 大きさの段付広幅部39とを有している。これらの狭幅部38及び段付広幅部3 9の大きさは、図9に示した主端子40の狭幅部41及び広幅部42の大きさよ りも若干大きく形成されている。 主端子40は板材により形成され、上記のように狭幅部41及び広幅部42と を有し、また、狭幅部41に連続して、その下端に脚部43が折曲げ形成されて いる。この脚部43は、図2に示した導体パターン3の所定の位置に半田固着さ れるものである。 なお、主端子40の広幅部42の上端近傍には、蓋体26のナット収納溝30 に被さる透孔44が設けられている。
【0013】 次に、蓋体26の裏面側の構成を述べる。 蓋体26の裏面側、すなわち、ブロック27からの張出部34,34の裏面側 及びブロック29の裏面側には、それぞれ第1支柱部50が形成され、この第1 支柱部50の端面は図2に示した放熱板1上に載せられ、蓋体26の高さ位置を 決める役割を担っている。ブロック27,28の裏面側には、第2支柱部51が 形成されている。この第2支柱部51は、第1支柱部50より短く形成され、そ の端面には、凹部を有し、この凹部は、図2の導体パターン3上に半田固着させ た位置決め用突起17に嵌め合わされ、絶縁基板2と蓋体26との相対的位置を 決定する役割を果たすものである。 上記張出部34,34の裏面側には、第1支柱部50に近接する位置に信号端 子案内部52が形成されている。この信号端子案内部52には、上記張出部34 ,34に設けた角孔35と中心軸線を一致させた切溝53が形成されている。
【0014】 図2における符号80は、信号端子である。この信号端子80は、板材により 略L字状に形成され、起立部81の中央よりやや上端寄りに膨出部82が形成さ れ、また、中央よりやや下端寄りには、係止部83が形成されている。 信号端子80の起立部81に連続して水平方向に略直角に屈曲する差込部84 が形成され、さらに該差込部84から水平方向に略直角に屈曲する脚部85が形 成されている。
【0015】 次に、上記のように構成の蓋体26、主端子40及び信号端子80を使用した 本考案の複合半導体装置の組立順序を説明する。 図2において、蓋体26の角孔36に下方から主端子40の上端部を挿通し、 上方に引き上げる。主端子40の狭幅部41が蓋体26の上面より上に出たとこ ろで、図2の矢印で示すように角溝37側に主端子40を水平に移動させる。こ の場合、角孔36と角溝37とは、狭幅部38で連通しているので、この狭幅部 38を水平方向に通過して角溝37側に主端子40が移動できる。 次に、角溝37側に移動したところで、主端子40を手放すと、該主端子40 は下方に落下するが、段付広幅部39の段部39a(図7参照)に主端子40の 肩部42a(図9参照)がひっ掛かり、それ以上は下方に落下しない。同様にし て、他の主端子40も角溝37に落とすことにより3個の主端子40が遊嵌する 。
【0016】 次に、信号端子80を蓋体26に装着する。 すなわち、張出部34に形成した角孔35の下方から信号端子80の起立部8 1の上端部を挿入する。この場合、膨出部82が角孔35の内壁と接触し、さら に強制的に係止部83の位置まで挿入することにより、信号端子80が下方に落 下しないように係止される。一方、差込部84は、蓋体26の信号端子案内部5 2に形成された切溝53に差し込まれて支持される。 以上の準備の終了後、蓋体26を治具に収める。 すなわち、図10において、まず、第1治具11の凹部12内に放熱板1を載 置し、この放熱板1上に、あらかじめ電子部品等をその導体パターン3上に搭載 ・固着させた絶縁基板2を半田(図示せず)を介して載置する。
【0017】 次に、第2治具13を第1治具11上の所定の位置に嵌め合わせ、この状態で 上記の準備完了後の蓋体26を第2治具13内に入れる。蓋体26の裏面側には 、第1支柱部50と第2支柱部51とが形成され、第1支柱部50の端面は、放 熱板1の表面と当接するため、蓋体26の高さ位置が定められる。また、第2支 柱部51の端面に設けた凹部(図示せず)を絶縁基板2の位置決め用突起17に 嵌合させることにより、当該絶縁基板2の蓋体26に対する相対位置が決定され る。 各主端子40は、角溝37に遊嵌しており、該主端子40の下端に設けた脚部 43が絶縁基板2の導体パターン3の所定の位置に板状半田を挟んで当接する。 また、信号端子80は、蓋体26の角孔35に膨出部82により仮固定されてい るが、蓋体26を第2治具13にセットした後に、信号端子8の上端を下方に押 し下げることにより、差込部84が下方に移動し、下端の脚部85が絶縁基板2 の導体パターン3の所定の位置に板状半田を挟んで当接する。
【0018】 上記の状態で熱板上に載せて加熱し、放熱板1と絶縁基板2、絶縁基板2上の 導体パターン3と主端子40及び信号端子80とをそれぞれ半田固着させる。 次に、第1治具11及び第2治具13を取り外し、半田固着部を洗浄した後、 放熱板11の外周に、図1に表われている絶縁ケース60を被せ、蓋体26の各 ブロック27,28,29間に形成された空隙部33から封止樹脂を該絶縁ケー ス60内に充填し・硬化させる。 次に、蓋体26の各ブロック27,28,29の上面に設けたナット収納孔3 0にナット(図示せず)を収納した後、主端子40がナット収納孔30を覆うよ うに略直角折曲げて図1の外観のような複合半導体装置を完成する。 なお、上記の実施例では、主端子40が3個、信号端子が4個のものについて 説明したが、勿論、これらの個数に限定されるものではない。また、蓋体26の 裏面側に設けた第1支柱50及び第2支柱51の個数も同様に上記のものに限定 されるものではない。
【0019】
以上のように、本考案によれば、蓋体に主端子を装着してから絶縁基板の導体 パターン上に半田固着するようにしたので、蓋体が位置決め治具の役割を果たし 、従来必要としていた第3治具が不要となる。このため、手作業による主端子の 支えを不要とし、組立工数が削減できるとともに、製造コストを低減することが できる。また、あらかじめ主端子が蓋体に挿入されているので、従来のように主 端子の絶縁基板上での半田付け位置の位置ずれに影響されて蓋体への挿入が困難 となるなどの不都合も解消する。
【図1】本考案の複合半導体装置の外観図である。
【図2】上記複合半導体装置の主要部品を示す組立分解
図である。
図である。
【図3】蓋体の平面図である。
【図4】上記蓋体の正面図である。
【図5】上記蓋体の左側面図である。
【図6】上記蓋体の右側面図である。
【図7】図3のA−A線に沿う断面図である。
【図8】図3のB−B線に沿う断面図である。
【図9】主端子の斜視図である。
【図10】上記複合半導体装置の組立工程を説明するた
めの断面図である。
めの断面図である。
【図11】従来の複合半導体装置の斜視図である。
【図12】主端子を折曲げる以前の状態の従来の複合半
導体装置の縦断面図である。
導体装置の縦断面図である。
【図13】治具内に挿入した組立途上の従来の複合半導
体装置の断面図である。
体装置の断面図である。
【図14】上記治具を使用して放熱板上に主端子を半田
付けした状態の従来の複合半導体装置の斜視図である。
付けした状態の従来の複合半導体装置の斜視図である。
1 放熱板 2 絶縁基板 3 導体パターン 17 位置決め用突起 26 蓋体 34 張出部 35 角孔 36 貫通孔 37 角溝 38 狭幅部 39 段付広幅部 40 主端子 41 狭幅部 42 広幅部 43 脚部 44 透孔 50 第1支柱部 51 第2支柱部 52 信号端子案内部 53 切溝 60 絶縁ケース
───────────────────────────────────────────────────── フロントページの続き (72)考案者 伴野 康弘 神奈川県秦野市曽屋1204番地 日本インタ ー株式会社内
Claims (1)
- 【請求項1】 放熱板上に絶縁層を介して導体パターン
が形成された絶縁基板と、前記導体パターン上に電子部
品とともに固着され、外部に導出される主端子と、前記
放熱板の外周に接するように配置され、内部に封止樹脂
が充填される絶縁ケースと、該絶縁ケースの上端開口部
を閉塞し、前記主端子の一端が導出される貫通孔を形成
した蓋体とを有する複合半導体装置において、前記蓋体
の貫通孔に連通する狭幅部及び、該狭幅部と連通する前
記貫通孔と同じ大きさの段付広幅部とを有する角溝と、
前記貫通孔に下方から挿通され、前記角溝の狭幅部を水
平方向に通過可能な大きさの狭幅部を有し、前記角溝の
狭幅部を通過した後、前記角溝の段付広幅部に肩部を落
として係止させる広幅部が前記狭幅部に連設され、さら
に、前記導体パターン上に位置決め載置される脚部が前
記狭幅部に連設された前記主端子とを備えたことを特徴
とする複合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991068853U JP2574605Y2 (ja) | 1991-08-05 | 1991-08-05 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991068853U JP2574605Y2 (ja) | 1991-08-05 | 1991-08-05 | 複合半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0515444U true JPH0515444U (ja) | 1993-02-26 |
| JP2574605Y2 JP2574605Y2 (ja) | 1998-06-18 |
Family
ID=13385649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991068853U Expired - Fee Related JP2574605Y2 (ja) | 1991-08-05 | 1991-08-05 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574605Y2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012142640A (ja) * | 2012-05-01 | 2012-07-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| WO2013047101A1 (ja) | 2011-09-28 | 2013-04-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2020141011A (ja) * | 2019-02-27 | 2020-09-03 | 株式会社豊田自動織機 | 半導体モジュール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348453A (ja) * | 1989-04-17 | 1991-03-01 | Toshiba Corp | 半導体装置の製造方法 |
-
1991
- 1991-08-05 JP JP1991068853U patent/JP2574605Y2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348453A (ja) * | 1989-04-17 | 1991-03-01 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013047101A1 (ja) | 2011-09-28 | 2013-04-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| EP2725610A4 (en) * | 2011-09-28 | 2015-02-25 | Fuji Electric Co Ltd | SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD FOR A SEMICONDUCTOR COMPONENT |
| US9171768B2 (en) | 2011-09-28 | 2015-10-27 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2012142640A (ja) * | 2012-05-01 | 2012-07-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2020141011A (ja) * | 2019-02-27 | 2020-09-03 | 株式会社豊田自動織機 | 半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2574605Y2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159751A (en) | Method of manufacturing electronic module assembly | |
| US6693674B1 (en) | Solid-state image-pickup device and method of mounting solid-state image-pickup device | |
| US5152057A (en) | Molded integrated circuit package | |
| US5155660A (en) | Semiconductor device | |
| EP0560502B1 (en) | Electronic circuit device and manufacturing method thereof | |
| JPH0515445U (ja) | 複合半導体装置 | |
| JPH0515444U (ja) | 複合半導体装置 | |
| JPH10116961A (ja) | 複合半導体装置及びそれに使用する絶縁ケース | |
| JPH0515446U (ja) | 複合半導体装置 | |
| CN205451777U (zh) | 固态硬盘存储模块、固态硬盘组件及固态硬盘 | |
| JP2555565Y2 (ja) | 複合半導体装置 | |
| JP3346460B2 (ja) | 表面実装型電子部品用補助端子および電子部品を表面実装型とする外装体並びに電子部品 | |
| JP2003157938A (ja) | 電子部品組立体及びそのための中間電気コネクタそしてユニット体 | |
| JP2555566Y2 (ja) | 複合半導体装置 | |
| JPH11177017A (ja) | 複合半導体装置 | |
| JPS6025695Y2 (ja) | 磁気抵抗効果型磁気ヘッド | |
| KR970005128Y1 (ko) | 표면실장형 메모리 모듈 | |
| JPH0631752Y2 (ja) | 受光装置 | |
| JPH0749802Y2 (ja) | 半導体装置 | |
| JPH0346522Y2 (ja) | ||
| JP2559891Y2 (ja) | 複合半導体装置 | |
| JP4912350B2 (ja) | 電子装置の製造方法 | |
| JPS5843803Y2 (ja) | プリント配線基板の支持装置 | |
| JPH04111346A (ja) | 半導体装置 | |
| JPH04138296A (ja) | 薄形半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |