JPH05158445A

JPH05158445A - 強誘電性液晶パネルの制御装置

Info

Publication number: JPH05158445A
Application number: JP32474791A
Authority: JP
Inventors: Koji Numao; 孝次沼尾
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1991-12-09
Filing date: 1991-12-09
Publication date: 1993-06-25

Abstract

(57)【要約】【構成】信号電極および走査電極をそれぞれ駆動する
信号側および走査側駆動回路がいずれもシフトレジスタ
と、レジスタと、アナログスイッチを備え、カーソルを
示す縦線を表示する動作では、走査側駆動回路のシフト
レジスタへ表示データを入力し、表示データに対応する
信号電極のアドレスをカウンタへロードし、そのリップ
ルキャリーを信号側駆動回路へ位置データとして入力
し、カーソルを示す横線を示す動作では、信号駆動回路
のシフトレジスタへ表示データを入力し、表示データに
対応する走査電極のアドレスをカウンタへロードし、そ
のリップルキャーリを走査側駆動回路へ位置データと
して入力することを特徴とする。【効果】従来、１０２４本の走査電極をもったＦＬＣ
Ｄに４ドット飛ばしで縦線を表示するには、２５６本の
走査電極を選択しなければならなかったのが、２本の信
号電極を選択するだけでよい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は主に、強誘電性液晶
（以下ＦＬＣと略称する）パネルの表示装置に関する。

【０００２】

【従来の技術】図２は、ＦＬＣパネル１の概略的な構成
を示す断面図である。２枚のガラス基板５ａ，５ｂは互
いに対向させて配置され、一方のガラス基板５ａの表面
にはインジウム錫酸化物（以下ＩＴＯと略称する）から
なる信号電極Ｓが複数本互いに平行に配置されており、
その上はＳiＯ₂からなる透明な絶縁膜６ａで被覆されて
いる。信号電極Ｓと対向するもう一方のガラス基板５ｂ
の表面にはＩＴＯからなる走査電極Ｌが信号電極Ｓと直
交する向きに複数本互いに平行に配置されており、その
上はＳiＯ₂からなる透明な絶縁膜６ｂで被覆されてい
る。

【０００３】各絶縁膜６ａ，６ｂ上にはラビング処理な
ど施したポリビニルアルコール等からなる配向膜７ａ，
７ｂが各々形成されている。この２枚のガラス基板５
ａ，５ｂは一部に注入口を残して封止剤８で貼り合わさ
れ、その注入口から配向膜７ａ，７ｂで挟まれる空間内
に真空注入によってＦＬＣ９が導入された後、上記注入
口は封止剤８で封止される。このようにして貼り合わせ
た２枚のガラス基板５ａ，５ｂは、互いの偏光軸が直交
するよう配置した２枚の偏光板１０ａ，１０ｂで挟まれ
る。

【０００４】このＦＬＣパネル１に注入されたＦＬＣ分
子はスメックチックＣ相で２つの安定状態を取る。そこ
で、一方の安定状態にあるＦＬＣ分子の長軸方向と偏光
版１０ａの偏光軸を一致させその安定状態を「暗」の輝
度状態とすれば、もう一方の安定状態を「明」の輝度状
態とでき、２つの安定状態は走査電極Ｌと信号電極Ｓの
電圧差の極性により切り替えることができる。この原理
によりＦＬＣパネル１に画像が表示される。

【０００５】図３は、上述した単純マトリックス構成の
ＦＬＣパネル１の走査電極Ｌに走査側駆動回路１１が接
続され、信号電極Ｓに信号側駆動回路１２が接続された
ＦＬＣディスプレイ（以下ＦＬＣＤと略称する）４の構
成を示す平面図である。走査側駆動回路１１は走査電極
Ｌに電圧を印加する為の回路であり、信号側駆動回路１
２は信号電極Ｓに電圧を印加する為の回路である。ここ
では説明を簡単にする為に、走査電極Ｌが１６本で信号
電極Ｓが１６本の場合、つまり１６×１６の画素で構成
されているＦＬＣＤ４の場合について示しており、走査
電極Ｌの各々は符号Ｌに添字ｉ（ｉ＝０〜Ｆ）を付加し
て区別し、信号電極Ｓの各々は符号Ｓに添字ｊ（ｊ＝０
〜Ｆ）を付加して区別している。

【０００６】また、以後の説明では、任意の走査電極Ｌ
ｉと任意の信号電極Ｓｊが交差する部分を画素とし符号
Ａｉｊで表すものとする。図１は、上述のＦＬＣＤ４を
用いた表示システムの構成を概略的に示すブロック図で
ある。この表示システムでは、画像表示に必要な情報を
パーソナルコンピュータ２からＣＲＴディスプレイ３へ
出力しているデジタル信号から得、このデジタル信号を
コントロール回路１３でＦＬＣＤ４で画像表示をさせる
為の信号に変換し、この変換信号によってＦＬＣＤ４で
画像表示が行われる。

【０００７】図４は、上述したパーソナルコンピュータ
２からＣＲＴディスプレイ３へ出力される各信号の波形
図であり、そのうち図４（１）はＣＲＴディスプレイ３
へ出力される画像情報の１水平走査区間分の周期を与え
る水平同期信号ＨＤであり、図４の（２）はその情報の
１画面分の周期を与える垂直同期信号ＶＤであり、図４
の（３）はその情報を表示データＤａｔａとして１水平
走査区間ごとにまとめて示したものであり９走査電極分
のデータがある。図４の（４）は水平同期信号ＨＤの１
水平走査区間を拡大して示す波形図であり、図４の
（５）は上記表示データＤａｔａの１水平走査区間を拡
大して示す波形図であり８画素分のデータがあり、図４
の（６）はその表示データＤａｔａの１画素毎のデータ
を転送するクロックＣＬＫを示す波形図である。

【０００８】また、図４の（３）及び（５）に示すデジ
タル信号の表示データＤａｔａをマトリックス状に示せ
ば図５及び図６のようなデータ図となる。図５及び図６
は９×８画素しかない。このデジタル信号を用い１６×
１６画素のＦＬＣＤ４に画像を表示させる方法はＦＬＣ
パネル１の１６×１６画素を走査電極Ｌ０〜Ｌ７と信号
電極Ｓ０〜Ｓ７からなる表示部分０と、走査電極Ｌ０〜
Ｌ７と信号電極Ｓ８〜ＳＦからなる表示部分１と、走査
電極Ｌ８〜ＬＦと信号電極Ｓ０〜Ｓ７からなる表示部分
２と、走査電極Ｌ８〜ＬＦと信号電極Ｓ８〜ＳＦからな
る表示部分３とに仮想的に分割し、図５及び図６の第０
水平走査区分のデータを用い、それに続く第１〜第８水
平走査区分のデータが前記表示部分「０」〜「３」のど
れに対応するかを指示する事によってなされる。

【０００９】即ち、図５及び図６に従って説明すれば、
第０水平走査区分の第３データが「明」（斜線がないデ
ータ）で第７データが「明」なら（図５はこれに相当す
る。）次に続く第１〜第８水平走査区分のデータは表示
部分「０」に対応し、第０水平走査区分の第３データが
「明」で第７データが「暗」（斜線があるデータ）なら
次に続く第１〜第８水平走査区分のデータは表示部分
「１」に対応し、第０水平走査区分の第３データが
「暗」で第７データが「明」なら（図６はこれに相当す
る。）次に続く第１〜第８水平走査区分のデータは表示
部分「２」に対応し、第０水平走査区分の第３データが
「暗」で第７データが「暗」なら次に続く第１〜第８水
平走査区分のデータは表示部分「３」に対応する。この
ような表示区分の制御等をするコントロール回路１３
は、図８の構成をとる。

【００１０】即ち、このコントロール回路１３は、パー
ソナルコンピュータ２からのデジタル信号を受けそれを
必要な回路に分配するインターフェース回路１４と、上
記ＦＬＣパネル１へ次に表示させるべき表示データＤＡ
を記録している表示メモリ回路１５と、その表示メモリ
回路１５のデータの変化を４画素毎にまとめて記録して
いる同異メモリ回路１７と、その表示メモリ回路１５の
データの変化を２走査電極毎にまとめて記録している群
メモリ回路１６と、これら３つのメモリ回路１５，１
６，１７へ必要なデータを書き込むタイミングを制御す
る入力制御回路１８と、これら３つのメモリ回路１５，
１６，１７からＦＬＣＤ４へ出力すべきデータを読み出
すタイミングを制御する出力制御回路１９及びアドレス
回路２０と、表示メモリ回路１５と同異メモリ回路１７
と出力制御回路１９及びアドレス回路２０からデータ受
けてＦＬＣＤ４を構成する走査側駆動回路１１及び信号
側駆動回路１２の動作を制御する駆動制御回路２１より
構成される。

【００１１】このコントロール回路１３によってＦＬＣ
Ｄ４は、４：１の飛び越し走査で１本の走査電極上の画
素の表示状態を「暗」の輝度状態へ書き直せる駆動をし
た後、部分書き換え走査で２本の走査電極上の画素の表
示状態を「明」の輝度状態へ書き換えれる駆動をした
後、４：１の飛び越し走査で１本の走査電極上の画素の
表示状態を「明」の輝度状態へ書き直せる駆動をした
後、２本の走査電極へ部分書き換え走査で２本の走査電
極上の画素の表示状態を「暗」の輝度状態へ書き換えれ
る駆動をする事を繰り返す。この駆動方法に用いる走査
電極Ｌと信号電極Ｓへ印加する電圧の組合せは、図７の
（Ａ）と図７の（Ｂ）に示す電圧波形の組合せである。

【００１２】即ち、図７の（Ａ）の（１）に示す波形は
走査電極Ｌへ印加され、その走査電極Ｌ上の画素の表示
状態を「暗」の輝度状態へ書き換えれるようにする為の
選択電圧Ａの波形であり、図７の（Ａ）の（２）に示す
波形はその他の走査電極Ｌへ印加され、その走査電極Ｌ
上の画素の表示状態を書き換えない為の非選択電圧Ｂの
波形である。図７の（Ａ）の（３）に示す波形は信号電
極Ｓへ印加され、選択電圧Ａが印加されている走査電極
Ｌ上の画素の表示状態を「暗」の輝度状態に書き換る為
の書換え暗電圧Ｃの波形であり、図７の（Ａ）の（４）
に示す波形は信号電極Ｓへ印加され、選択電圧Ａが印加
されている走査電極Ｌ上の画素の表示状態を書き換えな
い為の非書換え電圧Ｇの波形である。

【００１３】図７の（Ａ）の（５）〜（８）は画素Ａij
にかかる実効電圧の波形を示し、そのうち、図７の
（Ａ）の（５）の波形Ａ−Ｃは走査電極Ｌiへ選択電圧
Ａが印加され、信号電極Ｓj へ書換え暗電圧Ｃが印加さ
れたとき画素Ａijへかかる電圧波形を示し、図７の
（Ａ）の（６）の波形Ａ−Ｇは走査電極Ｌi へ選択電圧
Ａが印加され、信号電極Ｓj へ非書換え電圧Ｇが印加さ
れたとき画素Ａijへかかる電圧波形を示し、図７の
（Ａ）の（７）の波形Ｂ−Ｃは走査電極Ｌi へ非選択電
圧Ｂが印加され、信号電極Ｓj へ書換え暗電圧Ｃが印加
されたとき画素Ａijへかかる電圧波形を示し、図７の
（Ａ）の（８）の波形Ｂ−Ｇは走査電極Ｌi へ非選択電
圧Ｂが印加され、信号電極Ｓj へ非書換え電圧Ｇが印加
されたとき画素Ａijへかかる電圧波形を示している。

【００１４】図７の（Ｂ）の（１）に示す波形は走査電
極Ｌへ印加され、その走査電極Ｌ上の画素の表示状態を
「明」の輝度状態へ書き換えれるようにする為の選択電
圧Ｅの波形であり、図７の（Ｂ）の（２）に示す波形は
その他の走査電極Ｌへ印加され、その走査電極Ｌ上の画
素の表示状態を書き換えない為の非選択電圧Ｆの波形で
ある。図７の（Ｂ）の（３）に示す波形は信号電極Ｓへ
印加され、選択電圧Ｅが印加されている走査電極Ｌ上の
画素の表示状態を「明」の輝度状態に書き換る為の書換
え暗電圧Ｄの波形であり、図７の（Ｂ）の（４）に示す
波形は信号電極Ｓへ印加され、選択電圧Ｅが印加されて
いる走査電極Ｌ上の画素の表示状態を書き換えない為の
非書換え電圧Ｈの波形である。

【００１５】図７の（Ｂ）の（５）〜（８）は画素Ａij
にかかる実効電圧の波形を示し、そのうち、図７の
（Ｂ）の（５）の波形Ｅ−Ｄは走査電極Ｌiへ選択電圧
Ｅが印加され、信号電極Ｓj へ書換え暗電圧Ｄが印加さ
れたとき画素Ａijへかかる電圧波形を示し、図７の
（Ｂ）の（６）の波形Ｅ−Ｈは走査電極Ｌi へ選択電圧
Ｅが印加され、信号電極Ｓj へ非書換え電圧Ｈが印加さ
れたとき画素Ａijへかかる電圧波形を示し、図７の
（Ｂ）の（７）の波形Ｆ−Ｄは走査電極Ｌi へ非選択電
圧Ｆが印加され、信号電極Ｓj へ書換え暗電圧Ｄが印加
されたとき画素Ａijへかかる電圧波形を示し、図７の
（Ｂ）の（８）の波形Ｆ−Ｈは走査電極Ｌi へ非選択電
圧Ｆが印加され、信号電極Ｓj へ非書換え電圧Ｈが印加
されたとき画素Ａijへかかる電圧波形を示している。

【００１６】

【発明が解決しようとする課題】このようなＦＬＣＤの
用途としては大表示容量のディスクトップパブリッ
シング（以下ＤＴＰと略称する）やコンピュータエイデ
ッドデザイン（以下ＣＡＤと略称する）が考えられ
る。しかし、現実に使われているロジック設計用のＣＡ
Ｄは、カーソルの位置が何処にあるかはっきりする為に
ワークエリアいっぱいに縦横の細い線を表示し、そのク
ロスポイントをカーソルの位置とすることが多い。これ
は（Ｘ1，Ｙ1）と（Ｘ2，Ｙ2）の２点間を線で結ぶ際、
最初に（Ｘ1，Ｙ1）から（Ｘ1，Ｙ2）まで線を引いた
時、縦横の線が（Ｘ1，Ｙ1）と（Ｘ2，Ｙ2）を通るので
判り易いからである。

【００１７】しかし、従来のＦＬＣＤでは２０４８本の
走査電極があるとして、仮に４ドット飛ばしにカーソル
を示す縦横の線が表示されるとしたら、カーソルの位置
を横に動かす毎に５１２本の走査電極上の画素を書き換
えなければならい。５１２本の走査電極を選択するのに
必要な時間を考えれば事実上このようなカーソル表示は
出来なかった。本発明はこのような問題点に対してなさ
れたものであり、従来例に較べ格段に速くカーソルを示
す縦線を表示できるようにしたＦＬＣＤを与えることを
目的とする。

【００１８】

【課題を解決するための手段】この発明は、互いに交差
する方向に配列した複数の走査電極と複数の信号電極と
の間に強誘電性液晶を介存させ、走査電極と信号電極が
交差する領域を画素とする強誘電性液晶パネルの制御装
置において、信号電極および走査電極をそれぞれ駆動す
る信号側および走査側駆動回路を備え、両駆動回路がい
ずれも入力されたデータを伝送するシフトレジスタと、
伝送されたデータを指定されたタイミングで保持するレ
ジスタと、保持されたデータに基づき書き換え電圧か非
書き換え電圧を信号電極へ印加するアナログスイッチを
備え、レジスタに保持されたデータに基づき選択電圧か
非選択電圧を走査電極へ印加すると共に、通常の動作で
は信号側駆動回路へ表示データを入力し、表示データに
対応する走査電極のアドレスをカウンタへロードし、そ
のリップルキャリーを走査側駆動回路へ位置データと
して入力し、カーソルを示す縦線を表示する動作では、
走査側駆動回路のシフトレジスタへ表示データを入力
し、表示データに対応する信号電極のアドレスをカウン
タへロードし、そのリップルキャリーを信号側駆動回
路へ位置データとして入力し、カーソルを示す横線を表
示する動作では、信号側駆動回路のシフトレジスタへ表
示データを入力し、表示データに対応する走査電極のア
ドレスをカウンタへロードし、そのリップルキャリー
を走査側駆動回路へ位置データとして入力することを特
徴とする強誘電性液晶パネルの制御装置を提供するもの
である。

【００１９】

【作用】従来のＦＬＣＤでは走査側駆動回路をアドレス
で指定する構成にしていたので、１度に選択電圧を印加
できるのは１本の走査電極でしかなかった。しかし、信
号側駆動回路へデータを伝送する時間があれば、走査側
駆動回路へ選択信号を伝送することも可能である。そこ
で走査側駆動回路を信号側駆動回路と同じ構成とし、信
号側駆動回路へ横方向のデータを伝送し、そのデータに
対応する走査電極のアドレスをカウンタへロードし、そ
のリップルキャリー等を走査側駆動回路へ伝送すれば
従来例と同じ動作をさせることができる。

【００２０】このＦＬＣＤの構成では、１度に複数の走
査電極へ選択電圧を印加できるので、走査側駆動回路へ
表示データを転送し、そのデータに対応する信号電極の
アドレスをカウンタへロードし、そのリップルキャリ
ー等を信号側駆動回路へ伝送すれば縦方向のデータを従
来のＦＬＣＤより速く表示する事が可能となる。

【００２１】

【実施例】本実施例で使われるＦＬＣパネル１の概略的
な構成を示す断面図は従来例と同じ図２であり、その説
明はここでは省略する。なお、本実施例のＦＬＣパネル
１では配向膜としてポリィミドをラビング処理して用い
ており、強誘電性液晶としてチッソ社製のＣＳ−１０１
４が用いられている。

【００２２】図１１はそのＦＬＣパネル１を用いた本発
明のＦＬＣＤ２４であり、信号側駆動回路２２はデータ
ＸＩを転送するシフトレジスタ２５ａと、その転送され
たデータをＬＰのタイミングで保持するレジスタ２６ａ
と、その保持されたデータに従って信号側電極へ入力電
圧ＶS1かＶS0を印加するアナログスィッチ２７ａから
構成されている。走査側駆動回路２３はデータＹＩを転
送するシフトレジスタ２５ｂと、その転送されたデータ
をＬＰのタイミングで保持するレジスタ２６ｂと、その
保持されたデータに従って走査側電極へ入力電圧ＶC1か
ＶC0を印加するアナログスィッチ２７ｂから構成され
ている。

【００２３】図９は、上述のＦＬＣＤ２４を用いた表示
システムの構成を概略的に示すブロック図である。この
表示システムの構成は、概略的には従来例の表示システ
ムと同じであり、画像表示に必要な情報をパーソナルコ
ンピュータ２からＣＲＴディスプレイ３へ出力されてい
るデジタル信号から得ている。このデジタル信号は図１
４（１）に示すＣＲＴディスプレイ３へ出力される画像
情報の１水平走査区間分の周期を与える水平同期信号Ｈ
Ｄと、図１４の（２）に示すその情報の１画面分の周期
を与える垂直同期信号ＶＤと、図１４の（３）に示すそ
の情報を表示データＤata として１水平走査区間ごとに
まとめた１０走査電極分のデータと、データ転送クロッ
クＣＬＫからなる。このデジタル信号はコントロール回
路２８でＦＬＣＤ２４で画像表示をさせる為の信号に変
換され、この変換信号によってＦＬＣＤ２４で画像表示
が行われる。

【００２４】従来例ではデジタル信号は９×８のデータ
であったが、本実施例では図１０に示すように１０×８
のデータである。このデータの内訳は、第０水平走査区
分は従来例と同じ働きをし、第１走査区分は最初の４デ
ータがカーソルの走査方向のアドレスを、残りの４デー
タがカーソルの信号方向のアドレスを示し、第２〜第１
０走査区分は従来例の第１〜第９走査区分と同じ働きを
する。

【００２５】コントロール回路２８の構成は図１２に示
すブロック図のようになる。このコントロール回路２８
は、パーソナルコンピュータ２からのデジタル信号を受
けそれを必要な回路に分配するインターフェース回路２
９と、上記ＦＬＣパネル１へ次に表示させるべき表示デ
ータＤＡを記録し、カーソル用のデータＫＡを作る表示
メモリ回路３０と、その表示メモリ回路３０の表示デー
タＤＡの変化を４画素毎にまとめて記録している同異メ
モリ回路３２と、その表示メモリ回路３０の表示データ
ＤＡの変化を２走査電極毎にまとめて記録している群メ
モリ回路３１と、これら３つのメモリ回路３０，３１，
３２へ必要なデータを書き込むタイミングを制御する入
力制御回路３３と、これら３つのメモリ回路３０，３
１，３２からＦＬＣＤ２４へ出力すべきデータを読み出
すタイミングを制御する出力制御回路３４及びアドレス
回路３５と、メモリ回路３０，３１，３２と出力制御回
路３４及びアドレス回路３５からデータ受けてＦＬＣＤ
２４を構成する走査側駆動回路２３及び信号側駆動回路
２２の動作を制御する駆動制御回路３６より構成され
る。

【００２６】インターフェース回路２９は従来例のイン
ターフェース回路１４と同じ構成である。入力制御回路
３３は、従来例の入力制御回路１８の表示部分「０」〜
「３」を指定する回路の代わりに、図１３に示すレジス
タ３７ａ，３７ｂとシフトレジスタ３８ａ，３８ｂとレ
ジスタ３９ａ〜３９ｄから構成され回路を使っている以
外は、従来例の入力制御回路１８と同じ構成である。

【００２７】図１３の回路の動作を図１４に従って説明
すると、（４）のデータ取り込み信号ＣＡＧにより入力
データＤａの第０水平走査区分の第３データがレジスタ
３７ａへ取り込まれ、（５）のデータ取り込み信号ＳＡ
Ｇにより第０水平走査区分の第７データがレジスタ３７
ｂへ取り込まれ、（６）のデータ取り込み信号ＣＣＧに
より第１水平走査区分の第０〜３データがシフトレジス
タ３８ａへ取り込まれ、（７）のデータ取り込み信号Ｓ
ＣＧにより第１水平走査区分の第４〜７データがシフト
レジスタ３８ｂへ取り込まれ、これら取り込まれたデー
タが（９）のＨＯＬＤによりレジスタ３９ａ〜３９ｄで
保持され、アドレスＩＡ7，ＩＡ0と信号側カーソル位置
ＩＣ4〜ＩＣ7と走査側カーソル位置ＩＣ0〜ＩＣ3とな
る。また、図１４（８）のＤＧがロー状態（以下「０」
と記す）の間にメモリ回路３０，３１，３２へデータが
書き込まれる。

【００２８】出力制御回路３４は図１５に示す構成であ
る。図１５はＮＡＮＤゲート４０ａ〜４０ｈと、ＡＮＤ
ゲート４１ａ，４１ｂと、ＯＲゲート４２と、カウンタ
４３ａ〜４３ｈと、シフトレジスタ４４と、１入力だけ
反転入力のＡＮＤゲート４５ａ，４５ｂから構成される
回路である。その目的は、制御信号Ｅ／Ｗ，Ｒ／Ｈ，Ｄ
／Ｈと、タイミング信号ＲＰ，ＤＰ，ＯＷ，ＣＴと、同
期信号ＥＰ，ＨＰと、アドレスＤＡ2〜ＤＡ8，ＲＡ4〜
ＲＡ7，ＫＡ0を出力することである。

【００２９】アドレス回路３５は図１６〜図１９に示す
回路から構成される。図１６はＮＡＮＤゲート４６と、
ＥＯＲゲート４７ａ〜４７ｈと、ＯＲゲート４８ａ〜４
８ｃと、レジスタ４９ａ〜４９ｄから構成される回路で
ある。この回路では、カーソル位置の変化をカーソル変
化データＫＦとして出力する。

【００３０】図１７はＮＡＮＤゲート５０と、ＯＲゲー
ト５１と、レジスタ５２と、セレクタ５３と、表２に示
す真理値をとるマトリックス５４から構成される回路で
ある。この回路では、走査側カーソル位置ＭＣ4〜ＭＣ7
と、出力側走査アドレスＯＡ4〜ＯＡ7と、制御信号Ｙ／
Ｘ，Ｋ／Ｄ，Ｋ／Ｊを出力する。

【００３１】図１８はＮＯＲゲート５５と、ＮＡＮＤゲ
ート５６と、セレクタ５７ａ，５７ｂから構成される回
路である。この回路は、信号側カーソル位置ＭＣ0〜Ｍ
Ｃ3と、出力側信号アドレスＯＡ0〜ＯＡ3を出力する。

【００３２】図１９はＮＡＮＤゲート５８ａ，５８ｂ
と、セレクタ５９ａ，５９ｂから構成される回路であ
る。この回路は、出力側群アドレスＯＧ0〜ＯＧ2と、出
力側用群データ消去信号ＯＧＷと、入力側用群データ消
去信号ＩＧＷを出力する。

【００３３】表示メモリ回路３０は図２０、２１に示す
回路から構成される。図２０は従来例のメモリ回路１５
に代わるメモリ回路であり、ＡＮＤゲート６０と、ＮＡ
ＮＤゲート６１と、ＯＲゲート６２と、ＥＯＲゲート６
３ａ〜６３ｄと、セレクタ６４と、シフトレジスタ６５
と、レジスタ６６と、３値出力バッファ６７と、レジス
タ６８ａ，６８ｂと、パラレル／シリアル変換器６９
と、メモリ７０と、表１に示す真理値をとるマトリック
ス７９から構成される。

【表１】

【表２】

【００３４】その動作を説明すると、メモリ７０の入力
側アドレスＩＡ2〜ＩＡ7により指定されたアドレスから
データを読みだし、そのデータと入力データＤａとに違
いがあるかを４画素毎にまとめて（１画素でも変化があ
れば変化ありとする）入力変化データＩＤＦとして出力
し、メモリ７０の同じアドレスへ入力データＤａを書き
込み、メモリ７０の出力側アドレスＯＡ0〜ＯＡ7によっ
て指定されたアドレスのデータを表示データＤＡとして
出力する。

【００３５】図２１はカーソル表示用回路であり、ＥＯ
Ｒゲート７２ａ〜７２ｆとＮＯＲゲート７３ａ，７３ｂ
と、ＯＲゲート７４と、ＮＡＮＤゲート７５と、ＡＮＤ
ゲート７６ａ〜７６ｄと、デコーダ７７と、パラレル／
シリアル変換器７８と、表１に示す真理値をとるマトリ
ックス７９から構成される。この回路の動作を説明する
と、カーソル位置ＭＣ4〜ＭＣ7と出力側アドレスＯＡ4
〜ＯＡ7が一致している画素と、カーソル位置ＭＣ4，Ｍ
Ｃ5と出力側アドレスＯＡ4，ＯＡ5が一致している４本
置きの走査電極上のカーソル位置ＭＣ2，ＭＣ3と出力ア
ドレスＯＡ2，ＯＡ3が一致している画素の、カーソル位
置ＭＣ0，ＭＣ1で指定された画素をハイレベル（以下
「１」とする）としたカーソルデータＫＡを出力する。

【００３６】例えば、カーソル位置ＭＣ0〜ＭＣ7＝「９
４ｈ」のときは、出力側アドレスＯＡ4〜ＯＡ7＝「９」
の画素Ａ90〜Ａ9Fと、出力側アドレスＯＡ4，ＯＡ5＝
「１」で出力アドレスＯＡ2，ＯＡ3＝「１」の画素Ａ14
〜Ａ17，Ａ54〜Ａ57，（Ａ94〜Ａ97，）ＡD4〜ＡD7のう
ちＯＡ0，ＯＡ1＝「０」である図２９に斜線を施して示
す画素Ａ90，Ａ94，Ａ98，Ａ9C，Ａ14，Ａ54，（Ａ9
4，）ＡD4を「１」としたカーソルデータＫＡを出力す
る。

【００３７】群メモリ回路３１は図２２に示す構成であ
る。図２２はＯＲゲート８０ａ〜８０ｃと、ＡＮＤゲー
ト８１ａ，８１ｂと、ＮＡＮＤゲート８２ａ〜８２ｃ
と、３値出力バッファ８３ａ，８３ｂと、レジスタ８４
ａ，８４ｂと、レジスタ８５ａ〜８５ｄと、セレクタ８
６ａ〜８６ｃと、メモリ８７から構成された回路であ
る。この回路の動作を説明すると、メモリ８７から入力
側アドレスＩＡ5〜ＩＡ7で指定されるアドレスのデータ
を読みだし、そのデータと入力変化データＩＤＦとの論
理和をメモリ８７の同じアドレスへ記録し、メモリ８７
から出力側群アドレスＯＧ0〜ＯＧ2で指定されるアドレ
スのデータを変移データＳＡとして出力し、どの走査電
極群を部分書き換え駆動すべきかを示し、その走査電極
群の状態を示す状態データＤＧＦと、４：１の飛び越し
走査をする走査電極の状態を示す状態データＲＧＦと、
どの走査電極群のデータを部分書き換え駆動したかを示
す入力側識別データＩＧＦを出力する。

【００３８】同異メモリ回路３２は図２３に示す構成で
ある。図２３はＯＲゲート８８ａ，８８ｂと、ＡＮＤゲ
ート８９ａ〜８９ｃと、ＮＡＮＤゲート９０と、３値出
力バッファ９１とレジスタ９２ａ，９２ｂと、セレクタ
９３ａ，９３ｂと、デコーダ９４と、レジスタ９５と、
メモリ９６から構成さた回路である。この回路の動作を
説明すると、入力側アドレスＩＡ2〜ＩＡ7で指定された
アドレスのデータをメモリ９６から読みだし、そのデー
タと入力側識別データＩＧＦの論理積をとり、その論理
積と入力変化データＩＤＦとの論理和を再びメモリ９６
の同じアドレスへ書き込み、またメモリ９６の出力側ア
ドレスＯＡ2〜ＯＡ7によって指定されたアドレスのデー
タをメモリ９６から読みだし同異データＤＦとして出力
する。

【００３９】駆動制御回路３６は、従来例の駆動制御回
路２１でデータＤＡＴＡ，アドレスＡx，クロックＹＣ
ＬＫ，ラッチパルスＬＰを作っていた回路の代わりに、
図２４に示す信号側データＸＩ，走査側データＹＩ，ラ
ッチパルスＬＰを作る回路を使う以外は従来例の駆動制
御回路２１と同じ構成である。図２４はＮＡＮＤゲート
９７ａ，９７ｂと、ＡＮＤゲート９８と、１つの入力端
子が反転入力であるＡＮＤゲート９９と、ＯＲゲート１
００と、レジスタ１０１と、レジスタ１０２と、セレク
タ１０３ａ〜１０３ｃと、論理式（数１）に示す論理構
成を持つゲート１０４と、論理式（数２）に示す論理構
成を持つゲート１０５と、カウンタ１０６から構成され
た回路である。

【数１】

【数２】

【００４０】この回路の動作を説明すると、制御信号Ｙ
／Ｘが「１」の時は出力側走査アドレスＯＡ4〜ＯＡ7を
カウンタ１０６へ入力し、制御信号Ｙ／Ｘが「０」の時
は出力側信号アドレスＯＡ0〜ＯＡ3をカウンタ１０６へ
入力し、必要なアドレスデータＡＩを作り、制御信号Ｙ
／Ｘが「１」の時は信号側データＸＩとして表示データ
ＤＩを、走査側データＹＩとしてアドレスデータＡＩを
ＦＬＣＤ２４へ出力し、制御信号Ｙ／Ｘが「０」の時は
信号側データＸＩとしてアドレスデータＡＩを、走査側
データＹＩとして表示データＤＩをＦＬＣＤ２４へ出力
する。

【００４１】以下、図３の表示「ＡＢＣＤ」が図１１の
表示「」（無表示）のように消され、カーソル
位置ＩＣ0〜ＩＣ7が「Ａ３ｈ」から「９４ｈ」へ変化し
た場合を想定して、コントロール回路２８の動作の説明
を続ける。

【００４２】表示が「ＡＢＣＤ」から「」（無
表示）となった時、図２２のメモリ８７のアドレス
「０」〜「７」で指定されるデータの値は総て「１」と
なる。このメモリ８７のデータを図２７の（６）に示す
出力側群アドレスＯＧ0〜ＯＧ2で読みだせば、図２７の
（７）の時間−１２t0までに示すように変移データＳＡ
は「０」となり、この変移データＳＡを受け図１５のカ
ウントゲートＣＧは「０」となり、部分書き換えアドレ
スＤＡ4〜ＤＡ7は１アドレスづつ増える。この結果アド
レス回路３５のから出力される出力側走査アドレスＯＡ
4〜ＯＡ7は図２７の（２）と図２７の（３）の時間１２
t0までに示すように「Ｄ，ＲＦ，Ｃ，Ｄ，ＲＦ，Ｅ，
Ｆ，ＲＦ，Ｅ，Ｆ」（ＲＦは４：１の飛び越し走査用の
アドレス）と順番に変化し、出力側信号アドレスＯＡ
2，ＯＡ3は図２７の（４）の時間１２t0までに示すよう
に「０，１，２，３」を繰り返す。また、出力側信号ア
ドレスＯＡ0，ＯＡ1は図２７の（５）の時間１２t0まで
に示すようにカーソル位置ＪＳ0，ＪＳ1と一致する。

【００４３】図２２に示す群メモリ回路３１では、図２
７の（８）に示すタイミングパルスＲＰにより図２７の
（９）に示す識別データＲＧＦとしてレジスタ８５ｃへ
保持され、その後、読みだし終った出力側群アドレスＯ
Ｇ0〜ＯＧ2の入力側識別データは図２７の（１０）のタ
イミングパルスＩＧＷによりで「０」とされ、新たな出
力側群アドレスＯＧ0〜ＯＧ2の出力側識別データが図２
７の（１１）のタイミングパルスＤＰにより図２７の
（１２）に示す識別データＤＧＦとしてレジスタ８５ｄ
へ保持され、そのアドレスの出力側識別データは図２７
の（１３）のタイミングパルスＯＧＷにより「０」とさ
れる。なお、時間１２t0以降は表示は「」（無表示）の
ままなので、図２２のメモリ８７のアドレス「０」〜
「７」で指定するデータの値は総て「０」となる。ま
た、図２７の（１）は参考のために示した水平同期パル
スＨＰである。

【００４４】この時間１２t0までの動作は通常の動作で
あるが、出力側群アドレスＯＧ0〜ＯＧ2＝「７」のデー
タを部分書き換え駆動の為に調べたあとは、図１５のカ
ウンタ４３ｇは一度動作を停止し、代わってカウンタ４
３ｈが動作しカーソルを示す縦横線を表示する動作とな
る。

【００４５】この動作の期間は図２５の（６）に示す制
御信号Ｋ／Ｄが「０」となる。カーソルを示す縦線や横
線の表示は、図２５の（７）に示す制御信号Ｋ／Ｊが
「０」の時古いカーソル線を消し、「１」の時新しいカ
ーソル線を書くと云う動作をとる。図２５の（７）に示
す制御信号Ｙ／Ｘが「０」の時カーソルを示す縦線を表
示する動作となり、図２５の（９）〜（１１）に示す出
力側アドレスＯＡ0〜ＯＡ5が図２５の（１２），（１
３）のカーソル位置ＭＣ0〜ＭＣ5と一致し、図２５の
（８）に示す出力側アドレスＯＡ6，ＯＡ7は「０，１，
２，３」を繰り返す。また、図１６のレジスタ４９ａ〜
４９ｄの内容は、図１５のパルスＣＴに同期して変化す
るので、カーソル変化データＫＦも図２５の（１４）に
示すようにパルスＣＴに同期して変化する。

【００４６】このカーソルを示す縦線を表示する動作は
時間３２t0まで続き、その後図２５の（６）に示す制御
信号Ｋ／Ｄが「０」のままで図２５の（６）に示す制御
信号Ｙ／Ｘが「１」となりカーソルを示す横線を表示す
る動作となる。カーソルを示す横線を表示する動作もカ
ーソルを示す縦線を表示する動作同様、図２５の（７）
に示す制御信号Ｋ／Ｊが「０」の時古いカーソル線を消
し、図２５の（７）に示す制御信号Ｋ／Ｊが「１」の時
新しいカーソル線を書くと云う動作をとる。

【００４７】その後表示が「」（無表示）のま
まならカーソルを表示する動作を繰り返すが、表示が
「ＡＢＣＥ」等変化すれば必要な走査電極上の画素を部
分書き換え走査する。カーソルを示す横線（即ち同じ走
査電極上の線）を表示する動作では、表示メモリ回路３
０へ図２５の（８）〜（１１）に示す通常動作と同じ出
力側アドレスＯＡ0〜ＯＡ7が与えられるので、表示デー
タＤＡの値は出力側アドレスＯＡ4〜ＯＡ7の時に通常動
作で得られる値と同じ値がえられ、古いカーソル線を消
した後へ本来あるべき表示を復活することができる。こ
の為カーソルを示す横線は、直線でも複数ドット飛ばし
の破線でも問題ない。

【００４８】カーソルを示す縦線（即ち同じ信号電極上
の線）を表示する動作では、表示メモリ回路３０へ図２
５の（８）〜（１１）に示す通常動作と違った出力側ア
ドレスＯＡ0〜ＯＡ7が与えられる。このうち時間１２t0
〜２０t0の出力側アドレスＯＡ0〜ＯＡ7を拡大して示し
たのが図２８の（２）〜（４）である。ここではカーソ
ル位置ＩＣ0〜ＩＣ7が「Ａ３ｈ」から「９４ｈ」へ変化
した場合を想定してるので、図２８の（２）に示すよう
に出力アドレスＯＡ4，ＯＡ5の値は「２」から「１」へ
変化し、図２８の（３）に示すように出力アドレスＯＡ
2，ＯＡ3の値は「０」から「１」へ変化する。

【００４９】時間１２t0〜１６t0は古いカーソル線を消
す動作である。この間、図２８の（１）に示す出力アド
レスＯＡ6，ＯＡ7の値は「０」〜「３」へ変化するの
で、図２０のメモリ７０から読み出される古いカーソル
線を消し本来あるべき表示を復活する為の表示データＤ
Ａの値は、図２８の（５）〜（８）に示すように画素Ａ
20〜Ａ23の組の後、画素Ａ60〜Ａ63の組、画素ＡA0〜Ａ
A3の組、画素ＡE0〜ＡE3の組と続く。しかし、古いカー
ソル線は信号電極Ｓ3の上にあるので、有効な表示デー
タＤＡは４つに１つ画素Ａ23，Ａ63，ＡA3，ＡE3のデー
タだけである。しかもこのデータＤＡは走査側駆動回路
２３のシフトレジスタ２５ｂへ転送されるデータＹＩを
決めるものなので、図２８の（９）〜（１２）に示すよ
うに図２０のマトリックス７１の出力端Ｏ2に出力され
なければ、図２８の（１３）に示すように正しタイミン
グのデータＤＡとはならない。

【００５０】この事は、カーソルを示す縦線は図２０の
メモリ７０のＩ／Ｏ端子数飛ばしに表示しなければ古い
カーソル線を消し本来あるべき表示を復活することは出
来ないと思われるが、古いカーソル線を消す動作を４回
繰り返し、あたかもカーソル位置ＩＣ0〜ＩＣ7が「Ａ３
ｈ」から「Ｂ３ｈ」へ変化し、「Ｂ３ｈ」から「８３
ｈ」へ変化し、「８３ｈ」から「９３ｈ」へ変化し、
「９３ｈ」から「９４ｈ」へ変化したように、古いカー
ソル線を消し本来あるべき表示を復活する動作をすれば
連続した縦の直線を消し本来あるべき表示を復活するこ
ともできる。

【００５１】時間１６t0〜２０t0は新しいカーソル線を
書く動作である。この間、図２８の（１）に示す出力ア
ドレスＯＡ6，ＯＡ7の値は「０」〜「３」へ変化するの
で、図２０のメモリ７０から読み出されるデータの値
は、図２８の（５）〜（８）に示すように画素Ａ14〜Ａ
17の組の後、画素Ａ54〜Ａ57の組、画素Ａ94〜Ａ97の
組、画素ＡD4〜ＡD7の組と続く。新しいカーソル線は信
号電極Ｓ4の上にあるので、有効な表示データＤＡは４
つに１つ画素Ａ14，Ａ54，Ａ94，ＡD4のデータだけであ
る。このデータは図２８の（９）〜（１２）に示すよう
に図２０のマトリックス７１の出力端Ｏ1に出力されな
ければ、図２８の（１３）に示すように正しいタイミン
グのデータＤＡとはならない。

【００５２】この場合も先に述べたとうり、あたかもカ
ーソル位置ＩＣ0〜ＩＣ7が「Ａ３ｈ」から「９７ｈ」へ
変化し、「９７ｈ」から「９６ｈ」へ変化し、「９６
ｈ」から「９５ｈ」へ変化し、「９５ｈ」から「９４
ｈ」へ変化したように、新しいカーソル線を書く動作を
すれば連続した縦線を書くことができる。（本来、連続
した縦線はあたかも表示データ「１」を書くつもりでい
れば、表示データＤＡを参照する必要はない。しかし、
表示データＤＡとの排他的論理和をとって縦線とするこ
とも考えられるので、このような動作をするものとす
る。）

【００５３】即ち、このコントロール回路２８は簡単化
の為にカーソルを示す縦横の線を４ドット飛ばしで表示
するように構成されているが、この構成を先にカーソル
位置ＩＣ0〜ＩＣ7が「Ａ３ｈ」，「Ｂ３ｈ」，「８３
ｈ」，「９３ｈ］の古いカーソル線を４ドット飛ばしに
消し、「９７ｈ」，「９６ｈ」，「９５ｈ」，「９４
ｈ」の新しいカーソル線を４ドット飛ばしに書けば、連
続した縦線を表示することは可能である。

【００５４】また表示メモリ回路３０の図２１も出力側
アドレスＯＡ0〜ＯＡ7に対して、図２０と同様な動作を
するよう構成しているので、表示データＤＡについて言
えたことはカーソルデータＫＡについても言える。

【００５５】これら図２６の（６）〜（８）に示すデー
タＤＡ，ＤＦ，ＫＡと、図２５の（１）や図２６（１）
に示す水平同期パルスＨＰや、図２６の（２）〜（５）
に示す出力側アドレスＯＡ0〜ＯＡ7や、図２５の（３）
に示す出力側アドレスＯＡ0〜０Ａ7が４：１の飛び越し
走査か部分書き換え動作かを示す制御信号Ｒ／Ｈや、図
２５の（４）に示す図７（Ａ）の電圧波形の組合せか図
７（Ｂ）の電圧波形の組合せかを選ぶ制御信号Ｅ／Ｗ
や、図２５の（５）〜（７）に示す制御信号Ｋ／Ｄ，Ｙ
／Ｘ，Ｋ／Ｊとは、図２６のように多少時間的にずれ
る。

【００５６】そこで図２４では、制御信号ＨＰ，Ｅ／
Ｗ，Ｒ／Ｈ，Ｋ／Ｄ，Ｙ／Ｘ，Ｋ／Ｊを図２５の（２）
に示す同期パルスＥＰでラッチし、データＲＧＦ，ＤＧ
Ｆ，ＤＦ，ＤＡ，ＫＡ，ＫＦと、タイミングを合わせ、
信号側駆動回路２２に必要なデータＸＩやラッチパルス
ＬＰ等を作り、走査側駆動回路２３に必要なデータＹＩ
やラッチパルスＬＰ等を作っている。実際に１０２４
×１０２４の画素のＦＬＣＤを用い、表示メモリのＩ／
Ｏ端子を８ｂｉｔパラレル構成とし、４ドット飛ばしの
カーソル線を表示させたところ、良好な表示が得られ
た。

【００５７】

【発明の効果】本発明はＤＴＰやＣＡＤ用の大表示容量
を必要とするＦＬＣＤに、縦横のカーソル線を表示させ
るのに特に有効な技術であり、従来技術では１０２４本
の走査電極をもったＦＬＣＤに４ドット飛ばし縦線を表
示するには、２５６本の走査電極を選択しなければなら
なかったのが、本発明となる技術では２本の信号電極を
選択すればよく、その効果は明かである。

【図面の簡単な説明】

【図１】従来の表示制御方法を用いる表示システムの概
略的な構成を示すブロック図。

【図２】表示システムのＦＬＣＤで用いられるＦＬＣパ
ネルの構成を示す断面図。

【図３】表示システムに用いられるＦＬＣＤの構成を示
し、合わせて「ＡＢＣＤ」の文字を表示した状態を示す
図。

【図４】表示システムにおけるパーソナルコンピュータ
からの出力信号を示す波形図。

【図５】出力信号の意味するデータをマトリックス状に
示した図。

【図６】出力信号の意味するデータをマトリックス状に
示した図。

【図７】図７Ａ及び図７Ｂは従来例でＦＬＣパネルの駆
動に用いられる各印加電圧を示す波形図。

【図８】従来例で用いられるコントロール回路の概略的
な構成を示すブロック図。

【図９】本発明の表示制御方法を用いる表示システムの
概略的な構成を示すブロック図。

【図１０】本発明のパーソナルコンピュータからの出力
信号の意味するデータをマトリックス状に示した図。

【図１１】本発明の表示システムに用いられるＦＬＣＤ
の構成を示す図。

【図１２】本発明で用いられるコントロール回路の概略
的な構成を示すブロック図。

【図１３】コントロール回路の入力側制御回路の一部の
構成を示す回路図。

【図１４】回路図の動作を説明するための波形図。

【図１５】コントロール回路の出力側制御回路の構成を
示す回路図。

【図１６】コントロール回路のアドレス回路の構成を示
す回路図。

【図１７】コントロール回路のアドレス回路の構成を示
す回路図。

【図１８】コントロール回路のアドレス回路の構成を示
す回路図。

【図１９】コントロール回路のアドレス回路の構成を示
す回路図。

【図２０】コントロール回路の表示メモリ回路の構成を
示す回路図。

【図２１】コントロール回路の表示メモリ回路の構成を
示す回路図。

【図２２】コントロール回路の群メモリ回路の構成を示
す回路図。

【図２３】コントロール回路の同異メモリ回路の構成を
示す回路図。

【図２４】コントロール回路の駆動制御回路の一部の構
成を示す回路図。

【図２５】コントロール回路の動作を説明するための波
形図。

【図２６】コントロール回路の動作を説明するための波
形図。

【図２７】コントロール回路の動作を説明するための波
形図。

【図２８】コントロール回路の動作を説明するための波
形図。

【図２９】図２９は図２１の回路の動作を説明するため
カーソルデータをマトリックス状に示した図。

【符号の説明】

１ＦＬＣパネル２パーソナルコンピュータ３ＣＲＴ４ＦＬＣＤ５ガラス６絶縁膜７配向膜８封止９ＦＬＣ１０偏光版１１走査側駆動回路１２信号側駆動回路１３コントロール回路１４インターフェース回路１５表示メモリ回路１６群メモリ回路１７同異メモリ回路１８入力制御回路１９出力制御回路２０アドレス回路２１駆動制御回路２２信号側駆動回路２３走査側駆動回路２４ＦＬＣＤ２５シフトレジスタ２６レジスタ２７アナログスウィッチ２８コントロール回路２９インターフェース回路３０表示メモリ回路３１群メモリ回路３２同異メモリ回路３３入力制御回路３４出力制御回路３５アドレス回路３６駆動制御回路Ｌ走査電極Ｓ信号電極

Claims

【特許請求の範囲】

【請求項１】互いに交差する方向に配列した複数の走
査電極と複数の信号電極との間に強誘電性液晶を介存さ
せ、走査電極と信号電極が交差する領域を画素とする強
誘電性液晶パネルの制御装置において、信号電極および走査電極をそれぞれ駆動する信号側およ
び走査側駆動回路を備え、両駆動回路がいずれも入力さ
れたデータを伝送するシフトレジスタと、伝送されたデ
ータを指定されたタイミングで保持するレジスタと、保
持されたデータに基づき書き換え電圧か非書き換え電圧
を信号電極へ印加するアナログスイッチを備え、レジス
タに保持されたデータに基づき選択電圧か非選択電圧を
走査電極へ印加すると共に、通常の動作では信号側駆動
回路へ表示データを入力し、表示データに対応する走査
電極のアドレスをカウンタへロードし、そのリップル
キャリーを走査側駆動回路へ位置データとして入力し、
カーソルを示す縦線を表示する動作では、走査側駆動回
路のシフトレジスタへ表示データを入力し、表示データ
に対応する信号電極のアドレスをカウンタへロードし、
そのリップルキャリーを信号側駆動回路へ位置データ
として入力し、カーソルを示す横線を表示する動作で
は、信号側駆動回路のシフトレジスタへ表示データを入
力し、表示データに対応する走査電極のアドレスをカウ
ンタへロードし、そのリップルキャリーを走査側駆動
回路へ位置データとして入力することを特徴とする強誘
電性液晶パネルの制御装置。