JPH0516057B2 - - Google Patents
Info
- Publication number
- JPH0516057B2 JPH0516057B2 JP62293404A JP29340487A JPH0516057B2 JP H0516057 B2 JPH0516057 B2 JP H0516057B2 JP 62293404 A JP62293404 A JP 62293404A JP 29340487 A JP29340487 A JP 29340487A JP H0516057 B2 JPH0516057 B2 JP H0516057B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- processor
- ready signal
- control permission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、二重化されたプロセツサと、これら
の二重化されたプロセツサの一方を主系に他方を
従系にするための制御許可信号を出力する二重化
制御装置とからなる二重化プロセツサシステムに
関し、更に詳しくは、二重化制御装置をシステム
から取り外したりすることが容易に行なえるよう
にした二重化プロセツサシステムに関する。
の二重化されたプロセツサの一方を主系に他方を
従系にするための制御許可信号を出力する二重化
制御装置とからなる二重化プロセツサシステムに
関し、更に詳しくは、二重化制御装置をシステム
から取り外したりすることが容易に行なえるよう
にした二重化プロセツサシステムに関する。
（従来の技術）
第３図は、従来の二重化プロセツサシステムの
構成を示す概念図である。図において、PC１，
PC２は二重化されたプロセツサ、DCは二重化制
御装置であつて、互いに非他的な値を持つＩ／Ｏ
制御信号を各プロセツサPC１，PC２に対して出
力するように構成されている。SWは、手動スイ
ツチで、二重化制御装置DCを保守するような場
合に、二重化されたプロセツサPC１，PC２のう
ちの主系とする方のプロセツサに制御信号を与え
るために用意されている。
構成を示す概念図である。図において、PC１，
PC２は二重化されたプロセツサ、DCは二重化制
御装置であつて、互いに非他的な値を持つＩ／Ｏ
制御信号を各プロセツサPC１，PC２に対して出
力するように構成されている。SWは、手動スイ
ツチで、二重化制御装置DCを保守するような場
合に、二重化されたプロセツサPC１，PC２のう
ちの主系とする方のプロセツサに制御信号を与え
るために用意されている。
二重化制御装置DCは、プロセツサPC１，PC
２の動作を監視さており、一方のプロセツサを主
系、他方のプロセツサを従系とするようにＩ／Ｏ
制御信号を出力すると共に、主系のプロセツサが
ダウンすると、従系のプロセツサが直に主系のプ
ロセツサとなるように切替えられるように、各種
のデータの転送を行つている。
２の動作を監視さており、一方のプロセツサを主
系、他方のプロセツサを従系とするようにＩ／Ｏ
制御信号を出力すると共に、主系のプロセツサが
ダウンすると、従系のプロセツサが直に主系のプ
ロセツサとなるように切替えられるように、各種
のデータの転送を行つている。
（発明が解決しようとする問題点）
このように構成される従来の二重化プロセツサ
システムにおいては、二重化制御装置が故障等の
理由で保守を行なう場合、これをシステムから取
り外すことになるが、取り外しに先立つて手動ス
イツチSWを強制的にどちらかのプロセツサが主
系となるように操作する必要がある。このこと
は、手動スイツチを操作するのを忘れたような場
合、どちらかのプロセツサも動作しない場合が起
り得ると言う問題点がある。また、手動スイツチ
SWは、二重化制御装置が取り外された後でも有
効に働く必要があるために、手動スイツチの設置
場所に制約を受けると言う問題点もある。
システムにおいては、二重化制御装置が故障等の
理由で保守を行なう場合、これをシステムから取
り外すことになるが、取り外しに先立つて手動ス
イツチSWを強制的にどちらかのプロセツサが主
系となるように操作する必要がある。このこと
は、手動スイツチを操作するのを忘れたような場
合、どちらかのプロセツサも動作しない場合が起
り得ると言う問題点がある。また、手動スイツチ
SWは、二重化制御装置が取り外された後でも有
効に働く必要があるために、手動スイツチの設置
場所に制約を受けると言う問題点もある。
本発明は、この様な問題点に鑑みてなされたも
ので、その目的は、従来システムにあつた手動ス
イツチを無くし、二重化制御装置をシステムから
取り外す場合に、特別な操作を必要としない二重
化プロセツサシステムを実現することにある。
ので、その目的は、従来システムにあつた手動ス
イツチを無くし、二重化制御装置をシステムから
取り外す場合に、特別な操作を必要としない二重
化プロセツサシステムを実現することにある。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、
二重化された第１、第２のプロセツサと、これ
らの二重化された第１、第２のプロセツサの一方
を主系に他方を従系にするための制御許可信号を
出力する二重化制御装置とからなる二重化プロセ
ツサシステムであつて、 前記二重化制御装置は、 当該二重化制御装置のシステムからの取り外し
と挿入とを検出する挿抜検出部と、 二重化された第１、第２のプロセツサの一方を
主系、他方を従系とする制御許可信号IOCE１、
IOCE２を出力する第１、第２の出力ゲートと、 挿抜検出部からの信号と各制御許可信号IOCE
１、IOCE２とを入力し、挿抜検出部が装置の取
り外しを検出した場合、レデイ信号DXRDYをア
クテイブとし、その後所定の時間を待つて第１、
第２の出力ゲートが共に閉じるようにする信号を
出力し、挿抜検出部が装置の挿入を検出した場
合、各制御許可信号IOCE１、IOCE２の現状の状
態を読み込み、当該状態が維持されるように第
１、第２の出力ゲートに信号を出力し、所定の時
間経過後にレデイ信号DXRDYをアクテイブとす
る制御部と、 この制御部から出力されるレデイ信号を出力す
る第３の出力ゲートとを備え、 前記第１のプロセツサは、自身のレデイ信号
RDY１と前記第２の出力ゲートからの制御許可
信号IOCE２と前記第３の出力ゲートからのレデ
イ信号DXRDYとを入力し、自身レデイ信号
RDY１がアクテイブ、制御許可信号IOCE２とレ
デイ信号DXRDYがともにインアクテイブの時、
当該第１のプロセツサが主系となるようにするゲ
ート手段を備え、 前記第２のプロセツサは、自身レデイ信号
RDY２と前記第１出力ゲートからの制御許可信
号IOCE１と前記第３の出力ゲートからのレデイ
信号DXRDYとを入力し、自身レデイ信号RDY
２がアクテイブ、制御許可信号IOCE１とレデイ
信号DXRDYがともにインアクテイブの時、当該
第２のプロセツサが主系となるようにするゲート
手段を備え、 前記第１、第２のプロセツサ内の各ゲート手段
は、互いに相手が出力する制御許可信号の自分の
一つの入力とするように構成されている。
らの二重化された第１、第２のプロセツサの一方
を主系に他方を従系にするための制御許可信号を
出力する二重化制御装置とからなる二重化プロセ
ツサシステムであつて、 前記二重化制御装置は、 当該二重化制御装置のシステムからの取り外し
と挿入とを検出する挿抜検出部と、 二重化された第１、第２のプロセツサの一方を
主系、他方を従系とする制御許可信号IOCE１、
IOCE２を出力する第１、第２の出力ゲートと、 挿抜検出部からの信号と各制御許可信号IOCE
１、IOCE２とを入力し、挿抜検出部が装置の取
り外しを検出した場合、レデイ信号DXRDYをア
クテイブとし、その後所定の時間を待つて第１、
第２の出力ゲートが共に閉じるようにする信号を
出力し、挿抜検出部が装置の挿入を検出した場
合、各制御許可信号IOCE１、IOCE２の現状の状
態を読み込み、当該状態が維持されるように第
１、第２の出力ゲートに信号を出力し、所定の時
間経過後にレデイ信号DXRDYをアクテイブとす
る制御部と、 この制御部から出力されるレデイ信号を出力す
る第３の出力ゲートとを備え、 前記第１のプロセツサは、自身のレデイ信号
RDY１と前記第２の出力ゲートからの制御許可
信号IOCE２と前記第３の出力ゲートからのレデ
イ信号DXRDYとを入力し、自身レデイ信号
RDY１がアクテイブ、制御許可信号IOCE２とレ
デイ信号DXRDYがともにインアクテイブの時、
当該第１のプロセツサが主系となるようにするゲ
ート手段を備え、 前記第２のプロセツサは、自身レデイ信号
RDY２と前記第１出力ゲートからの制御許可信
号IOCE１と前記第３の出力ゲートからのレデイ
信号DXRDYとを入力し、自身レデイ信号RDY
２がアクテイブ、制御許可信号IOCE１とレデイ
信号DXRDYがともにインアクテイブの時、当該
第２のプロセツサが主系となるようにするゲート
手段を備え、 前記第１、第２のプロセツサ内の各ゲート手段
は、互いに相手が出力する制御許可信号の自分の
一つの入力とするように構成されている。
（作 用）
第１、第２のプロセツサ及び二重化制御装置の
いずれもが正常である場合、二重化制御装置は一
方の制御許可信号IOCE１をアクテイブとし、一
方のプロセツサPC１が主系となり、他方の制御
許可信号IOCE２をインアクテイブとして他方の
プロセツサPC２を従系とする。二重化制御装置
が取り外されること、この二重化制御装置内の制
御部からのレデイ信号DXRDYがインアクテイブ
となり、一方のプロセツサPC１が引き続いて主
系として動作を続ける。
いずれもが正常である場合、二重化制御装置は一
方の制御許可信号IOCE１をアクテイブとし、一
方のプロセツサPC１が主系となり、他方の制御
許可信号IOCE２をインアクテイブとして他方の
プロセツサPC２を従系とする。二重化制御装置
が取り外されること、この二重化制御装置内の制
御部からのレデイ信号DXRDYがインアクテイブ
となり、一方のプロセツサPC１が引き続いて主
系として動作を続ける。
（実施例）
以下図面を用いて、本発明の実施例を詳細に説
明する。
明する。
第１図は本発明の一実施例を示す構成ブロツク
図である。図において、PC１，PC２は、二重化
された第１、第２のプロセツサ、DCは第１、第
２のプロセツサPC１、PC２の一方を主系に、他
方を従系にするための制御許可信号IOCE１，
IOCE２を出力する二重化制御装置である。
図である。図において、PC１，PC２は、二重化
された第１、第２のプロセツサ、DCは第１、第
２のプロセツサPC１、PC２の一方を主系に、他
方を従系にするための制御許可信号IOCE１，
IOCE２を出力する二重化制御装置である。
二重化制御装置DCにおいて、３１はこの装置
のシステムからの取り外しと、挿入とを検出する
挿抜検出部で、二重化制御装置DCが搭載された
例えば、プリント板をコネクタ伏から抜くことに
よつて接点がオフになることを検出し、装置がシ
ステムから抜かれたことを検出するような構成と
なつている。
のシステムからの取り外しと、挿入とを検出する
挿抜検出部で、二重化制御装置DCが搭載された
例えば、プリント板をコネクタ伏から抜くことに
よつて接点がオフになることを検出し、装置がシ
ステムから抜かれたことを検出するような構成と
なつている。
４１，４２は二重化された第１第２のプロセツ
サPC１，PC２にそれぞれ制御許可信号IOCE１、
IOCE２を出力する第１第２の出力ゲート、３２
は挿抜検出部３１からの信号に基いて第１第２の
出力ゲート４１，４２を制御する為のコントロー
ル信号を出力する制御部、４３は制御部３２から
二重化制御装置DCが正常に動作していることを
示す信号DXRDYiを受け、レデイ信号DXRDY
を出力する第３のゲートである。
サPC１，PC２にそれぞれ制御許可信号IOCE１、
IOCE２を出力する第１第２の出力ゲート、３２
は挿抜検出部３１からの信号に基いて第１第２の
出力ゲート４１，４２を制御する為のコントロー
ル信号を出力する制御部、４３は制御部３２から
二重化制御装置DCが正常に動作していることを
示す信号DXRDYiを受け、レデイ信号DXRDY
を出力する第３のゲートである。
第１のプロセツサPC１において、１１は自身
のレデイ信号DXRDY１と、二重化制御装置DC
内の第２の出力ゲート４２からの制御許可信号
IOCE２と、第３と出力ゲート４３からのレデイ
信号DXRDYとを入力するオープンコレクタ出力
のゲート、１２は出力ゲート１１の出力端が接続
され、二重化制御装置DCの第１の出力ゲート４
１からの制御許可信号IOCE１が出力されている
IOCE１ラインの信号を入力しているゲートで、
自身のレデイ信号RDY１がアクテイブ、制御許
可信号IOCE２とレデイ信号DXRDYがともにイ
ンアクテイブの時、その第１のプロセツサPC１
が主系となるようにする許可信号Ｏ１を出力す
る。
のレデイ信号DXRDY１と、二重化制御装置DC
内の第２の出力ゲート４２からの制御許可信号
IOCE２と、第３と出力ゲート４３からのレデイ
信号DXRDYとを入力するオープンコレクタ出力
のゲート、１２は出力ゲート１１の出力端が接続
され、二重化制御装置DCの第１の出力ゲート４
１からの制御許可信号IOCE１が出力されている
IOCE１ラインの信号を入力しているゲートで、
自身のレデイ信号RDY１がアクテイブ、制御許
可信号IOCE２とレデイ信号DXRDYがともにイ
ンアクテイブの時、その第１のプロセツサPC１
が主系となるようにする許可信号Ｏ１を出力す
る。
第２のプロセツサPC２において、２１は自身
のレデイ信号RDY２と二重化制御装置DC内の第
１の出力ゲート４１からの制御許可信号IOCE１
と前記第３の出力ゲート４３からのレデイ信号
DXRDYとを入力するオープンコレクタ出力のゲ
ート、２２は出力ゲート２１の出力端が接続さ
れ、二重化制御装置DCの第１の出力ゲート４２
からの制御許可信号IOCE２が出力されている
IOCE２ラインの信号を入力しているゲートで、
自身のレデイ信号アクテイブ、制御許可信号
（IOCE１）とレデイ信号DXRDYがともにインア
クテイブの時、当該第２のプロセツサが主系とな
るようにする許可信号Ｏ２を出力する。
のレデイ信号RDY２と二重化制御装置DC内の第
１の出力ゲート４１からの制御許可信号IOCE１
と前記第３の出力ゲート４３からのレデイ信号
DXRDYとを入力するオープンコレクタ出力のゲ
ート、２２は出力ゲート２１の出力端が接続さ
れ、二重化制御装置DCの第１の出力ゲート４２
からの制御許可信号IOCE２が出力されている
IOCE２ラインの信号を入力しているゲートで、
自身のレデイ信号アクテイブ、制御許可信号
（IOCE１）とレデイ信号DXRDYがともにインア
クテイブの時、当該第２のプロセツサが主系とな
るようにする許可信号Ｏ２を出力する。
ここで、第１，第２のプロセツサPC１，PC２
内の各ゲート手段１１，２１は、互いに相手が出
力する制御許可信号を自分の一つの入力とするよ
うに構成されており、２つのゲート手段１１，２
１は、フリツプロツプ回路を形成している。
内の各ゲート手段１１，２１は、互いに相手が出
力する制御許可信号を自分の一つの入力とするよ
うに構成されており、２つのゲート手段１１，２
１は、フリツプロツプ回路を形成している。
Ｒ１、Ｒ２は制御許可信号IOCE１，IOCE２が
出力されるラインのレベルをプルアツプするため
の抵抗である。
出力されるラインのレベルをプルアツプするため
の抵抗である。
また、Ｒ３はレデイ信号DXRDYが出力される
ラインのレベルをプルアツプするための抵抗で、
二重化制御装置DCをシステムから取り外した後
のレデイ信号ラインを、5Vにプルアツプするた
めのものである。
ラインのレベルをプルアツプするための抵抗で、
二重化制御装置DCをシステムから取り外した後
のレデイ信号ラインを、5Vにプルアツプするた
めのものである。
このように構成した装置の動作を、通常の状態
と、二重化制御装置DCの取り外しの状態と、二
重化制御装置DCの挿入の状態とに分けて次に説
明する。
と、二重化制御装置DCの取り外しの状態と、二
重化制御装置DCの挿入の状態とに分けて次に説
明する。
第２図は各動作状態での信号レベルを示す動作
波形図である。なお、この図において信号の上に
付したラインは、ローアクテイブを示している。
波形図である。なお、この図において信号の上に
付したラインは、ローアクテイブを示している。
（通常状態）
第１のプロセツサPC１、第２のプロセツサPC
２及び二重化制御装置DCは全て正常に動作して
いる状態であつて、各レデイ信号RDY１，RDY
２，DXRDYはいずれいもアクテイブとなつてい
る。
２及び二重化制御装置DCは全て正常に動作して
いる状態であつて、各レデイ信号RDY１，RDY
２，DXRDYはいずれいもアクテイブとなつてい
る。
この状態では、二重化制御装置DCは、第１の
プロセツサPC１主系に選び（第２のプロセツサ
PC２を選ぶ場合も同様）、制御許可信号IOCE１
をアクテイブにし、制御許可信号IOCE２をイン
アクテイブ、コントロール信号をアクテイブとす
る（第２図ａの部分参照）。
プロセツサPC１主系に選び（第２のプロセツサ
PC２を選ぶ場合も同様）、制御許可信号IOCE１
をアクテイブにし、制御許可信号IOCE２をイン
アクテイブ、コントロール信号をアクテイブとす
る（第２図ａの部分参照）。
第１のプロセツサPC１は、制御許可信号IOCE
１がアクテイブであることを知つて、許可信号Ｏ
１に基づき主系としての動作を行う。このとき、
オープンコレクタ出力ゲート１１は、レデイ信号
DXRDYがアクテイブのため閉じられている。
１がアクテイブであることを知つて、許可信号Ｏ
１に基づき主系としての動作を行う。このとき、
オープンコレクタ出力ゲート１１は、レデイ信号
DXRDYがアクテイブのため閉じられている。
第２のプロセツサPC２は、制御許可信号IOCE
２がインアクテイブであることを知つて、従系と
しての動作を行う。このとき、オープンコレクタ
出力ゲート２１は、レデイ信号DXRDYがアクテ
イブのため閉じられている。
２がインアクテイブであることを知つて、従系と
しての動作を行う。このとき、オープンコレクタ
出力ゲート２１は、レデイ信号DXRDYがアクテ
イブのため閉じられている。
（二重化制御装置DCの取り外し）
上記の通常の状態から二重化制御装置をシステ
ムから取り外す場合、まず、挿抜検短部３１がそ
れを最初に検出する。制御部３２は、挿抜検出部
３１からの信号を受け、レデイ信号DXRDYを第
２図ｂに示すようにインアクテイブにする。
ムから取り外す場合、まず、挿抜検短部３１がそ
れを最初に検出する。制御部３２は、挿抜検出部
３１からの信号を受け、レデイ信号DXRDYを第
２図ｂに示すようにインアクテイブにする。
このレデイ信号DXRDYがインアクテイブにな
ると、第１のプロセツサPC１内のゲート１１が
開き、アクテイブレベルを出力する。一方第２の
プロセツサPC２内のゲート２１は、制御許可信
号IOCE１がアクテイブ（ローレベル）であるた
めに閉じたままである。
ると、第１のプロセツサPC１内のゲート１１が
開き、アクテイブレベルを出力する。一方第２の
プロセツサPC２内のゲート２１は、制御許可信
号IOCE１がアクテイブ（ローレベル）であるた
めに閉じたままである。
二重化制御装置DC内の制御部３２では、レデ
イ信号DXRDYをインアクテイブにした後、上記
のように第１、第２のプロセツサPC１，PC２内
の各ゲート１１，２１が動作する時間t1を待つ
て、コントロール信号をインアクテイブにする。
これによつて、第１、第２の出力ゲート４１，４
２がともにオフとなる。その後、二重化制御装置
DCのシステムからの取り外しによつて、第１、
第２の出力ゲート４１，４２の出力端も、物理的
に制御許可信号IOCE１，IOCE２が出力されるラ
インから切り離される。
イ信号DXRDYをインアクテイブにした後、上記
のように第１、第２のプロセツサPC１，PC２内
の各ゲート１１，２１が動作する時間t1を待つ
て、コントロール信号をインアクテイブにする。
これによつて、第１、第２の出力ゲート４１，４
２がともにオフとなる。その後、二重化制御装置
DCのシステムからの取り外しによつて、第１、
第２の出力ゲート４１，４２の出力端も、物理的
に制御許可信号IOCE１，IOCE２が出力されるラ
インから切り離される。
この一連の動作中も、第１のプロセツサPC１
が出力する制御許可信号IOCE１は、アクテイブ
であるため、二重化制御状態は維持される。
が出力する制御許可信号IOCE１は、アクテイブ
であるため、二重化制御状態は維持される。
なお、二重化制御装置DCは、これをシステム
から取り外す動作の開始時点からそれを検出し、
IOCE１，IOCE２ラインから切り離されるまでの
僅かな時間、その動作が確保されるように構成さ
れているものとする。
から取り外す動作の開始時点からそれを検出し、
IOCE１，IOCE２ラインから切り離されるまでの
僅かな時間、その動作が確保されるように構成さ
れているものとする。
（二重化制御装置DCのシステムへの挿入）
二重化制御装置DCが取り外されていて、第１
のプロセツサPC１が主系で動作している状態の
とき、二重化制御装置DCを挿入するものとすれ
ば、初期状態では、制御部３２からの各信号
IOCE１ｉ，IOCE２ｉ，DXRDYi、及びコント
ロール信号がいずれもインアクテイブであつて、
第１〜第３の出力ゲートはいずれも閉じられたま
まとなつている。
のプロセツサPC１が主系で動作している状態の
とき、二重化制御装置DCを挿入するものとすれ
ば、初期状態では、制御部３２からの各信号
IOCE１ｉ，IOCE２ｉ，DXRDYi、及びコント
ロール信号がいずれもインアクテイブであつて、
第１〜第３の出力ゲートはいずれも閉じられたま
まとなつている。
二重化制御装置DCがシステムに完全に挿入さ
れると、挿抜検出部３１はそれを検出し、制御部
３２に伝える。制御部３２は、この信号を受け、
IOCE１，IOCE２ラインの現状の信号状態を読み
込み、その値をIOCE１ｉ，IOCE２ｉにそれぞれ
設定する。この場合には、IOCE１ｉをアクテイ
ブ、IOCE２ｉをインアクテイブにする。その後
コントロール信号をアクテイブにし、出力ゲート
が開く時間t2を確保した後、レデイ信号DXRDY
をアクテイブにする（第２図ｃ参照）。
れると、挿抜検出部３１はそれを検出し、制御部
３２に伝える。制御部３２は、この信号を受け、
IOCE１，IOCE２ラインの現状の信号状態を読み
込み、その値をIOCE１ｉ，IOCE２ｉにそれぞれ
設定する。この場合には、IOCE１ｉをアクテイ
ブ、IOCE２ｉをインアクテイブにする。その後
コントロール信号をアクテイブにし、出力ゲート
が開く時間t2を確保した後、レデイ信号DXRDY
をアクテイブにする（第２図ｃ参照）。
レデイ信号DXRDYがアクテイブになると、第
１のプロセツサPC１内のゲート１１は閉じるが、
既に二重化制御装置DCによつてIOCE１ライン
は、アクテイブレベルが出力されているので、二
重化制御装置の状態は維持される。
１のプロセツサPC１内のゲート１１は閉じるが、
既に二重化制御装置DCによつてIOCE１ライン
は、アクテイブレベルが出力されているので、二
重化制御装置の状態は維持される。
なお、プルアツプ抵抗R1、R2はIOCE１，
IOCE２ラインのうちで、出力ゲートが閉じられ
ている側のラインをハンレベルに確保するように
している。
IOCE２ラインのうちで、出力ゲートが閉じられ
ている側のラインをハンレベルに確保するように
している。
なお、上記の説明では、第１のプロセツサPC
１を主系とした場合について説明したが、第２の
プロセツサPC２を主系とする場合も同様である。
１を主系とした場合について説明したが、第２の
プロセツサPC２を主系とする場合も同様である。
（発明の効果）
以上詳細に説明したように、本発明によれば次
に述べるような特長のある二重化プロセツサシス
テムが簡単な構成で実現できる。
に述べるような特長のある二重化プロセツサシス
テムが簡単な構成で実現できる。
(a) 二重化制御装置をシステムから取り外すと
き、特別な操作を必要とせず、したがつて信頼
性を高く、また構成を簡単にできる。
き、特別な操作を必要とせず、したがつて信頼
性を高く、また構成を簡単にできる。
(b) 二重化しないシステム（シングルシステム）
構成とする場合、自身レデイ信号がアクテイブ
であれば、自動的にIOCEラインもアクテイブ
となり、特別の構成を必要とせずシングルシス
テムにできる。
構成とする場合、自身レデイ信号がアクテイブ
であれば、自動的にIOCEラインもアクテイブ
となり、特別の構成を必要とせずシングルシス
テムにできる。
第１図は本発明の一実施例を示す構成ブロツク
図、第２図は動作を説明するための動作波形図、
第３図は従来の二重化プロセツサシステムの構成
概念図である。 PC１……第１のプロセツサ、PC２……第２の
プロセツサ、DC……二重化制御装置、１１，１
２，２１，２２……ゲート手段、３１……挿抜検
知部、３２……制御部、４１〜４３……出力ゲー
ト。
図、第２図は動作を説明するための動作波形図、
第３図は従来の二重化プロセツサシステムの構成
概念図である。 PC１……第１のプロセツサ、PC２……第２の
プロセツサ、DC……二重化制御装置、１１，１
２，２１，２２……ゲート手段、３１……挿抜検
知部、３２……制御部、４１〜４３……出力ゲー
ト。
Claims (1)
- 【特許請求の範囲】 １ 二重化された第１、第２のプロセツサと、こ
れらの二重化された第１、第２のプロセツサの一
方を主系に他方を従系にするための制御許可信号
を出力する二重化制御装置とからなる二重化プロ
セツサシステムであつて、 前記二重化制御装置は、 当該装置のシステムからの取り外しと挿入とを
検出する挿抜検出部と、 二重化された第１、第２のプロセツサの一方を
主系、他方を従系とする制御許可信号IOCE１，
IOCE２を出力する第１、第２の出力ゲートと、 挿抜検出部からの信号と各制御許可信号IOCE
１、IOCE２とを入力し、挿抜検出部が当該装置
の取り外しを検出した場合、レデイ信号
（DXRDY）をインアクテイブとし、その後所定
の時間待つて第１、第２の出力ゲートが共に閉じ
るようにする信号を出力し、挿抜検出部が装置の
挿入を検出した場合は、各制御許可信号IOCE１、
IOCE２の現状の状態を読み込み、当該状態が維
持されるように第１、第２の出力ゲートに信号を
出力し、所定の時間経過後にレデイ信号DXRDY
をアクテイブとする制御部と、 この制御部から出力されるレデイ信号を出力す
る第３の出力ゲートとを備え、 前記第１のプロセツサは、自身のレデイ信号
（RDY１）と前記第２の出力ゲートからの制御許
可信号IOCE２と前記第３の出力ゲートからのレ
デイ信号（DXRDY）とを入力し、自身のレデイ
信号RDY１がアクテイブ、制御許可信号IOCE２
とレデイ信号DXRDYがともにインアクテイブの
時、当該第１のプロセツサが主系となるようにす
るゲート手段を備え、 前記第２のプロセツサは、自身のレデイ信号
（RDY２）と前記第１の出力ゲートからの制御許
可信号IOCE１と前記第３の出力ゲートからのレ
デイ信号DXRDYとを入力し、自身レデイ信号
RDY２がアクテイブ、制御許可信号IOCE１とレ
デイ信号DXRDYがともにインアクテイブの時、
当該第２のプロセツサが主系となるようにする制
御許可信号を出力するゲート手段を備え、 前記第１、第２のプロセツサ内の各ゲート手段
は、互いに相手が出力する制御許可信号を自分の
一つの入力とするように構成されている二重化プ
ロセツサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293404A JPH01134634A (ja) | 1987-11-20 | 1987-11-20 | 二重化プロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293404A JPH01134634A (ja) | 1987-11-20 | 1987-11-20 | 二重化プロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01134634A JPH01134634A (ja) | 1989-05-26 |
| JPH0516057B2 true JPH0516057B2 (ja) | 1993-03-03 |
Family
ID=17794330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62293404A Granted JPH01134634A (ja) | 1987-11-20 | 1987-11-20 | 二重化プロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01134634A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61663A (ja) * | 1984-06-12 | 1986-01-06 | マシイネンフアブリーク・シエーレル・アクチエンゲゼルシヤフト | 染色ボビンを固定するための装置 |
| JPS6220586A (ja) * | 1985-07-19 | 1987-01-29 | Kobe Steel Ltd | 高炉用コ−クスの製造法 |
-
1987
- 1987-11-20 JP JP62293404A patent/JPH01134634A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01134634A (ja) | 1989-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1092194B1 (en) | Device for use as stand-alone device and as slave device in a data bus system | |
| CN101017472A (zh) | 多硬盘系统中硬盘热拔插系统及方法 | |
| KR100518369B1 (ko) | 컴퓨터 시스템 전원을 차단하지 않고 컴퓨터 시스템 버스에이전트를 분리하거나 설치하는 방법 및 장치 | |
| US6232678B1 (en) | Electronic appliance | |
| JPH01134634A (ja) | 二重化プロセッサシステム | |
| JP2664144B2 (ja) | 多重化処理装置の切替方法および装置 | |
| JP2978622B2 (ja) | 無停止型コンピュータ | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPS6073753A (ja) | マイクロプロセツサの暴走処理方式 | |
| JPH01175637A (ja) | 二重化プロセッサシステム | |
| JPH04188211A (ja) | インターフェース装置 | |
| JPS6055420A (ja) | 電源制御方式 | |
| JP2004127166A (ja) | Ｕｓｂターゲット機器 | |
| JPH0748757B2 (ja) | 通信装置 | |
| KR0125889Y1 (ko) | 프로그래머블 콘트롤러의 이중화모드 제어장치 | |
| JPS6229822B2 (ja) | ||
| JPS61206348A (ja) | 送受信システム | |
| JPS6127793B2 (ja) | ||
| JPH0517743U (ja) | 二重化計算機システム | |
| JPS6278616A (ja) | 電源断時におけるスタンバイ制御方式 | |
| JP2005141779A (ja) | データ処理システム | |
| JP2001134499A (ja) | Ｓｃｓｉバスリセット方法及び装置 | |
| JPH0443417A (ja) | プリント板一致検出方式 | |
| KR19980046377A (ko) | 제어부의 1+1 이중화 회로 및 이를 이용한 절체 방법 | |
| JP2000092097A (ja) | マルチバスシステムの活線挿抜方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 15 |