JPH05160733A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05160733A JPH05160733A JP3348923A JP34892391A JPH05160733A JP H05160733 A JPH05160733 A JP H05160733A JP 3348923 A JP3348923 A JP 3348923A JP 34892391 A JP34892391 A JP 34892391A JP H05160733 A JPH05160733 A JP H05160733A
- Authority
- JP
- Japan
- Prior art keywords
- register
- semiconductor integrated
- integrated circuit
- preset
- variably
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】単一品種のＬＳＩを多様な仕様要求に対応させ
る。 【構成】外部からプリセットされるレジスタ内容によっ
てアナログ出力仕様が可変設定されるＤＡ変換回路をＬ
ＳＩに集積形成する。 【効果】ＬＳＩ内に集積形成されたＤＡ変換回路の動作
仕様をＬＳＩの外部から任意に可変設定できる。
る。 【構成】外部からプリセットされるレジスタ内容によっ
てアナログ出力仕様が可変設定されるＤＡ変換回路をＬ
ＳＩに集積形成する。 【効果】ＬＳＩ内に集積形成されたＤＡ変換回路の動作
仕様をＬＳＩの外部から任意に可変設定できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置、
さらにはＤＡ変換回路が集積形成された半導体集積回路
装置に適用して有効な技術に関するものであって、たと
えばグラフィック処理におけるカラーパレットＬＳＩに
利用して有効な技術に関するものである。
さらにはＤＡ変換回路が集積形成された半導体集積回路
装置に適用して有効な技術に関するものであって、たと
えばグラフィック処理におけるカラーパレットＬＳＩに
利用して有効な技術に関するものである。
【０００２】
【従来の技術】図６は従来のこの種の半導体集積回路装
置の概略構成を示す。同図に示す半導体集積回路装置１
００はモノリシック型であって、ロジック部１、デコー
ダ２、定電流回路列３、基準電圧発生回路４、抵抗Ｒｓ
などによるＤＡ変換回路１０が集積形成されている。ロ
ジック部１は、外部から”１”と”０”の２値符号で編
成されるデジタル入力信号Ｄｉｎを論理的に予備処理す
る。デコーダ２は、上記ロジック部１で予備処理された
デジタル入力信号を多選択信号に変換する。定電流回路
列３は、上記デコーダ２の出力によってオンオフ制御さ
れる多数の定電流回路を有し、上記デジタル入力信号の
値に応じて段階的に変化する電流Ｉｏｕｔを出力する。
基準電圧発生回路４は、上記定電流回路列３内の各定電
流回路の電流値を定める。抵抗Ｒｓは、上記定電流回路
列３の出力電流Ｉｏｕｔを電圧Ｖｏｕｔ（Ｖｏｕｔ＝Ｉ
ｏｕｔ・Ｒｓ）に変換し、この変換電圧Ｖｏｕｔをアナ
ログ出力信号として外部へ出力する。
置の概略構成を示す。同図に示す半導体集積回路装置１
００はモノリシック型であって、ロジック部１、デコー
ダ２、定電流回路列３、基準電圧発生回路４、抵抗Ｒｓ
などによるＤＡ変換回路１０が集積形成されている。ロ
ジック部１は、外部から”１”と”０”の２値符号で編
成されるデジタル入力信号Ｄｉｎを論理的に予備処理す
る。デコーダ２は、上記ロジック部１で予備処理された
デジタル入力信号を多選択信号に変換する。定電流回路
列３は、上記デコーダ２の出力によってオンオフ制御さ
れる多数の定電流回路を有し、上記デジタル入力信号の
値に応じて段階的に変化する電流Ｉｏｕｔを出力する。
基準電圧発生回路４は、上記定電流回路列３内の各定電
流回路の電流値を定める。抵抗Ｒｓは、上記定電流回路
列３の出力電流Ｉｏｕｔを電圧Ｖｏｕｔ（Ｖｏｕｔ＝Ｉ
ｏｕｔ・Ｒｓ）に変換し、この変換電圧Ｖｏｕｔをアナ
ログ出力信号として外部へ出力する。
【０００３】なお、ＣＫは上記ＳＹＮＣ／ＢＬＡＮＫ期
間を与えるために外部から入力されるクロック信号であ
る。Ｖｃｃは電源電位である。上述した半導体集積回路
装置１００内のＤＡ変換回路１０の動作仕様、とくにア
ナログ出力信号Ｖｏｕｔの振幅レベル、階調レベル、コ
ンポジット・ビデオ信号のＳＹＮＣ／ＢＬＡＮＫ期間で
の重畳レベルなどのアナログ出力仕様は、用途に応じて
あらかじめ設定されていた（たとえば、米国特許第４，
１７６，３４４号明細書参照）。
間を与えるために外部から入力されるクロック信号であ
る。Ｖｃｃは電源電位である。上述した半導体集積回路
装置１００内のＤＡ変換回路１０の動作仕様、とくにア
ナログ出力信号Ｖｏｕｔの振幅レベル、階調レベル、コ
ンポジット・ビデオ信号のＳＹＮＣ／ＢＬＡＮＫ期間で
の重畳レベルなどのアナログ出力仕様は、用途に応じて
あらかじめ設定されていた（たとえば、米国特許第４，
１７６，３４４号明細書参照）。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、従来のこの種の半
導体集積回路装置は、その中に集積形成されたＤＡ変換
回路の動作仕様、たとえばアナログ出力仕様などがあら
かじめ固定的に設定されていた。このため、用途が特定
向けに限定されて、たとえばグラフィック処理用の回路
ボードに搭載されるカラーパレットＬＳＩでは、その回
路ボードの種類にごとに搭載するＬＳＩの品種を変えな
ければならず、このことが半導体集積回路装置の品種を
多くし、開発期間も含めた全体的な生産コストの増大を
招いていた。本発明の目的は、単一品種の半導体集積回
路装置でもって多様な仕様要求に対応させられるように
する、という技術を提供することにある。本発明の前記
ならびにそのほかの目的と特徴は、本明細書の記述およ
び添付図面からあきらかになるであろう。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、従来のこの種の半
導体集積回路装置は、その中に集積形成されたＤＡ変換
回路の動作仕様、たとえばアナログ出力仕様などがあら
かじめ固定的に設定されていた。このため、用途が特定
向けに限定されて、たとえばグラフィック処理用の回路
ボードに搭載されるカラーパレットＬＳＩでは、その回
路ボードの種類にごとに搭載するＬＳＩの品種を変えな
ければならず、このことが半導体集積回路装置の品種を
多くし、開発期間も含めた全体的な生産コストの増大を
招いていた。本発明の目的は、単一品種の半導体集積回
路装置でもって多様な仕様要求に対応させられるように
する、という技術を提供することにある。本発明の前記
ならびにそのほかの目的と特徴は、本明細書の記述およ
び添付図面からあきらかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。すなわち、外部からプリセット可
能なレジスタとともに、このレジスタのプリセット内容
によってアナログ出力仕様が可変設定されるＤＡ変換回
路を同一半導体基板内に集積形成する、というものであ
る。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。すなわち、外部からプリセット可
能なレジスタとともに、このレジスタのプリセット内容
によってアナログ出力仕様が可変設定されるＤＡ変換回
路を同一半導体基板内に集積形成する、というものであ
る。
【０００６】
【作用】上述した手段によれば、半導体集積回路装置内
に集積形成されたＤＡ変換回路の動作仕様を半導体集積
回路装置の外部から任意に可変設定することができる。
これにより、単一品種の半導体集積回路装置でもって多
様な仕様要求に対応させられるようにする、という目的
が達成される。
に集積形成されたＤＡ変換回路の動作仕様を半導体集積
回路装置の外部から任意に可変設定することができる。
これにより、単一品種の半導体集積回路装置でもって多
様な仕様要求に対応させられるようにする、という目的
が達成される。
【０００７】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。なお、図において、同一符号は同一あ
るいは相当部分を示すものとする。図１は本発明の技術
が適用された半導体集積回路装置の一実施例を示す。同
図に示す半導体集積回路装置１００はモノリシック型で
あって、ロジック部１、デコーダ２、定電流回路列３、
基準電圧発生回路４、抵抗ＲｓなどによるＤＡ変換回路
１０が集積形成されている。ロジック部１は、外部か
ら”１”と”０”の２値符号で編成されるデジタル入力
信号Ｄｉｎを論理的に予備処理する。デコーダ２は、上
記ロジック部１で予備処理されたデジタル入力信号を多
選択信号に変換する。定電流回路列３は、上記デコーダ
２の出力によってオンオフ制御される多数の定電流回路
を有し、上記デジタル入力信号Ｄｉｎの値に応じて段階
的に変化する電流Ｉｏｕｔを出力する。基準電圧発生回
路４は、上記定電流回路列３内の各定電流回路の電流値
を定める基準電圧を発生する。抵抗Ｒｓは、上記定電流
回路列３の出力電流Ｉｏｕｔを電圧Ｖｏｕｔ（Ｖｏｕｔ
＝Ｉｏｕｔ・Ｒｓ）に変換し、この変換電圧Ｖｏｕｔを
アナログ出力信号として外部へ出力する。
ながら説明する。なお、図において、同一符号は同一あ
るいは相当部分を示すものとする。図１は本発明の技術
が適用された半導体集積回路装置の一実施例を示す。同
図に示す半導体集積回路装置１００はモノリシック型で
あって、ロジック部１、デコーダ２、定電流回路列３、
基準電圧発生回路４、抵抗ＲｓなどによるＤＡ変換回路
１０が集積形成されている。ロジック部１は、外部か
ら”１”と”０”の２値符号で編成されるデジタル入力
信号Ｄｉｎを論理的に予備処理する。デコーダ２は、上
記ロジック部１で予備処理されたデジタル入力信号を多
選択信号に変換する。定電流回路列３は、上記デコーダ
２の出力によってオンオフ制御される多数の定電流回路
を有し、上記デジタル入力信号Ｄｉｎの値に応じて段階
的に変化する電流Ｉｏｕｔを出力する。基準電圧発生回
路４は、上記定電流回路列３内の各定電流回路の電流値
を定める基準電圧を発生する。抵抗Ｒｓは、上記定電流
回路列３の出力電流Ｉｏｕｔを電圧Ｖｏｕｔ（Ｖｏｕｔ
＝Ｉｏｕｔ・Ｒｓ）に変換し、この変換電圧Ｖｏｕｔを
アナログ出力信号として外部へ出力する。
【０００８】ＣＫは上記ＳＹＮＣ／ＢＬＡＮＫ期間を与
えるために外部から入力されるクロック信号である。Ｖ
ｃｃは電源電位である。ここで、図１に示した実施例の
半導体集積回路装置では、上述したＤＡ変換回路１０と
ともに、外部からプリセット可能なレジスタ５が一緒に
集積形成され、このレジスタのプリセット内容Ｄｓによ
って上記ＤＡ変換回路１０の各部の動作仕様を可変設定
するように構成されている。上記レジスタ５には、基準
電圧発生回路４の発生電圧によってアナログ出力信号Ｖ
ｏｕｔの振幅レベルを可変設定する第１のレジスタ部５
１、ロジック部１に介在することによってアナログ出力
信号Ｖｏｕｔの階調レベルを可変設定する第２のレジス
タ部５２、ロジック部１に介在することによってＳＹＮ
Ｃ／ＢＬＡＮＫ期間での重畳レベルを可変設定する第３
のレジスタ部５３などが含まれている。
えるために外部から入力されるクロック信号である。Ｖ
ｃｃは電源電位である。ここで、図１に示した実施例の
半導体集積回路装置では、上述したＤＡ変換回路１０と
ともに、外部からプリセット可能なレジスタ５が一緒に
集積形成され、このレジスタのプリセット内容Ｄｓによ
って上記ＤＡ変換回路１０の各部の動作仕様を可変設定
するように構成されている。上記レジスタ５には、基準
電圧発生回路４の発生電圧によってアナログ出力信号Ｖ
ｏｕｔの振幅レベルを可変設定する第１のレジスタ部５
１、ロジック部１に介在することによってアナログ出力
信号Ｖｏｕｔの階調レベルを可変設定する第２のレジス
タ部５２、ロジック部１に介在することによってＳＹＮ
Ｃ／ＢＬＡＮＫ期間での重畳レベルを可変設定する第３
のレジスタ部５３などが含まれている。
【０００９】上述した半導体集積回路装置１００では、
その中に集積形成されたＤＡ変換回路１０の動作仕様
が、レジスタ５にプリセットされる外部からの設定デー
タＤｓによって任意に可変設定される。これにより、単
一品種の半導体集積回路装置でもって、ユーザーからの
多様な仕様要求に対応させることができる。
その中に集積形成されたＤＡ変換回路１０の動作仕様
が、レジスタ５にプリセットされる外部からの設定デー
タＤｓによって任意に可変設定される。これにより、単
一品種の半導体集積回路装置でもって、ユーザーからの
多様な仕様要求に対応させることができる。
【００１０】図２は本発明による半導体集積回路装置の
第２の実施例を示す。同図に示す実施例では、図１に示
した実施例の構成に加えて、定電流回路列３の出力電流
Ｉｏｕｔを電圧変換する抵抗Ｒｓをスイッチおよび抵抗
回路列６によって構成するとともに、この抵抗回路列６
の合成抵抗値（Ｒｓ）を可変設定するための第４のレジ
スタ部５４を有する。これにより、上述した各種の動作
仕様に加えて、アナログ出力信号Ｖｏｕｔの振幅仕様を
外部からのプリセットによって独立に可変設定すること
ができ、単一品種での半導体集積回路装置の用途をさら
に拡大させることができる。
第２の実施例を示す。同図に示す実施例では、図１に示
した実施例の構成に加えて、定電流回路列３の出力電流
Ｉｏｕｔを電圧変換する抵抗Ｒｓをスイッチおよび抵抗
回路列６によって構成するとともに、この抵抗回路列６
の合成抵抗値（Ｒｓ）を可変設定するための第４のレジ
スタ部５４を有する。これにより、上述した各種の動作
仕様に加えて、アナログ出力信号Ｖｏｕｔの振幅仕様を
外部からのプリセットによって独立に可変設定すること
ができ、単一品種での半導体集積回路装置の用途をさら
に拡大させることができる。
【００１１】図３は本発明による半導体集積回路装置の
第３の実施例の要部を示す。この第３の実施例では、Ｄ
Ａ変換回路の動作仕様を可変設定する複数種類のプリセ
ットデータＤｓをＲＯＭ等にあらかじめ格納し、外部か
らプリセットされる製品コードデータＣｉｎよって対応
するプリセットデータＤｓを読み出し、これを上記ＤＡ
変換回路に与える。これにより、ＤＡ変換回路の各種動
作仕様の設定は、プリセットデータＤｓの各ビット設定
値を個別に定めなくても、製品コードの指定だけで簡単
に行なうことができる。
第３の実施例の要部を示す。この第３の実施例では、Ｄ
Ａ変換回路の動作仕様を可変設定する複数種類のプリセ
ットデータＤｓをＲＯＭ等にあらかじめ格納し、外部か
らプリセットされる製品コードデータＣｉｎよって対応
するプリセットデータＤｓを読み出し、これを上記ＤＡ
変換回路に与える。これにより、ＤＡ変換回路の各種動
作仕様の設定は、プリセットデータＤｓの各ビット設定
値を個別に定めなくても、製品コードの指定だけで簡単
に行なうことができる。
【００１２】図４はデジタル入力信号Ｄｉｎを論理的に
予備処理するロジック部１の一部を示したものであっ
て、このロジック部１には、レジスタにプリセットされ
た設定データＤｓ（Ｄｓ１，Ｄｓ２）によってデジタル
入力信号Ｄｉｎの有効ビット桁数、最大および最小値な
どを可変設定する論理が組み込まれている。これによ
り、アナログ出力信号Ｖｏｕｔの振幅レベル、階調レベ
ル、コンポジット・ビデオ信号のＳＹＮＣ／ＢＬＡＮＫ
期間での重畳レベルなどのアナログ出力仕様を可変設定
することができる。
予備処理するロジック部１の一部を示したものであっ
て、このロジック部１には、レジスタにプリセットされ
た設定データＤｓ（Ｄｓ１，Ｄｓ２）によってデジタル
入力信号Ｄｉｎの有効ビット桁数、最大および最小値な
どを可変設定する論理が組み込まれている。これによ
り、アナログ出力信号Ｖｏｕｔの振幅レベル、階調レベ
ル、コンポジット・ビデオ信号のＳＹＮＣ／ＢＬＡＮＫ
期間での重畳レベルなどのアナログ出力仕様を可変設定
することができる。
【００１３】図５は基準電圧発生回路４の構成例を示
す。基準電圧発生回路４は、バンドギャップ回路（図示
省略）などによって作成される一定の基準電圧によって
制御される定電流回路列４１、および各定電流回路列４
１の動作をオンオフ制御するスイッチ列４２などによっ
て構成され、レジスタにプリセットされた設定データＤ
ｓ（Ｄｓ３）によって可変設定される基準電圧を出力す
る。
す。基準電圧発生回路４は、バンドギャップ回路（図示
省略）などによって作成される一定の基準電圧によって
制御される定電流回路列４１、および各定電流回路列４
１の動作をオンオフ制御するスイッチ列４２などによっ
て構成され、レジスタにプリセットされた設定データＤ
ｓ（Ｄｓ３）によって可変設定される基準電圧を出力す
る。
【００１４】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、外部からのプリセットデータＤｓを受けるレジスタ
１を、シリアル・パラレル変換を行なうシフトレジスタ
で構成すれば、上記プリセットデータＤｓを外部から入
力するための端子数を減らすことができる。以上の説明
では主として、本発明者によってなされた発明をその背
景となった利用分野である画像処理のＤＡ変換回路に適
用した場合について説明したが、それに限定されるもの
ではなく、たとえば音声処理用のＤＡ変換回路にも適用
できる。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、外部からのプリセットデータＤｓを受けるレジスタ
１を、シリアル・パラレル変換を行なうシフトレジスタ
で構成すれば、上記プリセットデータＤｓを外部から入
力するための端子数を減らすことができる。以上の説明
では主として、本発明者によってなされた発明をその背
景となった利用分野である画像処理のＤＡ変換回路に適
用した場合について説明したが、それに限定されるもの
ではなく、たとえば音声処理用のＤＡ変換回路にも適用
できる。
【００１５】
【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。すなわち、単一品種の半導体集積回路装置でもっ
て多様な仕様要求に対応させることができる、という効
果が得られる。
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。すなわち、単一品種の半導体集積回路装置でもっ
て多様な仕様要求に対応させることができる、という効
果が得られる。
【図１】本発明の技術が適用された半導体集積回路装置
の第１の実施例を示す図
の第１の実施例を示す図
【図２】本発明の第２の実施例による半導体集積回路装
置の概略構成図
置の概略構成図
【図３】本発明の第３の実施例による半導体集積回路装
置の要部を示す図
置の要部を示す図
【図４】デジタル入力信号を予備処理するロジック部の
概要を示す回路図、
概要を示す回路図、
【図５】基準電圧発生回路の構成例を示す回路図
【図６】従来のＤＡ変換回路が集積形成された半導体集
積回路装置の概略構成図
積回路装置の概略構成図
１００ 半導体集積回路装置 １０ ＤＡ変換回路 １ ロジック部 ２ デコーダ ３ 定電流回路列 ４ 基準電圧発生回路 ５ レジスタ Ｒｓ 抵抗 ６ 抵抗列 Ｄｉｎ デジタル入力信号 Ｖｏｕｔ デジタル出力信号 Ｄｓ，Ｄｓ１，Ｄｓ２，Ｄｓ３ プリセットデータ Ｃｉｎ 製品コード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/74 9065−5Ｊ
Claims (3)
- 【請求項１】 外部からプリセット可能なレジスタと、
このレジスタのプリセット内容によって動作仕様が可変
設定されるＤＡ変換回路とを同一半導体基板内に集積形
成したことを特徴とする半導体集積回路装置。 - 【請求項２】 外部からプリセットされる製品コードに
よってＤＡ変換回路の動作仕様を設定するレジスタを有
する請求項１に記載の半導体集積回路装置。 - 【請求項３】 外部からプリセットされるレジスタの内
容によって合成抵抗値が可変設定される抵抗回路列を有
し、この抵抗回路列の合成抵抗値によってＤＡ変換回路
のアナログ出力振幅を可変設定することを特徴とする請
求項１または２に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3348923A JPH05160733A (ja) | 1991-12-04 | 1991-12-04 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3348923A JPH05160733A (ja) | 1991-12-04 | 1991-12-04 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160733A true JPH05160733A (ja) | 1993-06-25 |
Family
ID=18400296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3348923A Pending JPH05160733A (ja) | 1991-12-04 | 1991-12-04 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160733A (ja) |
-
1991
- 1991-12-04 JP JP3348923A patent/JPH05160733A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0964744A (ja) | デジタル・アナログ変換回路 | |
| EP0331172A3 (en) | Reference generator | |
| JPS6188619A (ja) | Ｄ‐ａ変換器 | |
| JPH05160733A (ja) | 半導体集積回路装置 | |
| JPH0338925A (ja) | デジタル／アナログ変換器 | |
| JPS62160852A (ja) | 信号絶縁回路 | |
| JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
| JPH0510867B2 (ja) | ||
| JPS63115424A (ja) | 半導体集積回路 | |
| KR940013251A (ko) | 감마보정 방법 및 보정회로 | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| JP2668607B2 (ja) | メンバーシップ関数発生回路 | |
| JPH07162311A (ja) | Ｄａコンバータ回路 | |
| JP2746429B2 (ja) | トーン発生回路 | |
| JPS61109316A (ja) | パタ−ン発生回路 | |
| JPH02114721A (ja) | デジタル−アナログ変換器 | |
| JPH01241224A (ja) | デジタルアナログ変換器 | |
| JPH0415071U (ja) | ||
| JPS61284113A (ja) | タイマ回路 | |
| JPH02238719A (ja) | Ｄ／ａコンバータ | |
| JPH02105632A (ja) | アナログ・デジタル変換回路 | |
| JPH04175799A (ja) | カラーｃｒｔ表示装置の色コード信号発生装置 | |
| JPS6271390A (ja) | 映像中間レベル設定回路 | |
| JPH07231255A (ja) | Ａ／ｄ変換器 | |
| JPS63102336U (ja) |