JPH0516196B2 - - Google Patents
Info
- Publication number
- JPH0516196B2 JPH0516196B2 JP58173835A JP17383583A JPH0516196B2 JP H0516196 B2 JPH0516196 B2 JP H0516196B2 JP 58173835 A JP58173835 A JP 58173835A JP 17383583 A JP17383583 A JP 17383583A JP H0516196 B2 JPH0516196 B2 JP H0516196B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- main surface
- semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置に係り、特にラテラル型ダ
イオード、ラテラル型トランジスタ、ラテラル型
サイリスタとのラテラル型半導体装置に関する。
イオード、ラテラル型トランジスタ、ラテラル型
サイリスタとのラテラル型半導体装置に関する。
従来のラテラル型半導体装置の一例として、第
１図ａにラテラル型ダイオードの平面図を、第１
図ｂに第１図ａのＡ−A′断面図をそれぞれ示す。
１１はｎ型シリコンから成るシリコン単結晶領域
で、１２はシリコン属１１と多結晶シリコンから
構成される半導体支持領域１３の間にあつて、こ
れを電気的に絶縁する絶縁膜となるSiO2膜であ
る。１４は、シリコン単結晶領域１１の底面およ
び側面にSiO2膜１２に接する形成したチヤンネ
ル阻止層で、高濃度のn+型領域である。
１図ａにラテラル型ダイオードの平面図を、第１
図ｂに第１図ａのＡ−A′断面図をそれぞれ示す。
１１はｎ型シリコンから成るシリコン単結晶領域
で、１２はシリコン属１１と多結晶シリコンから
構成される半導体支持領域１３の間にあつて、こ
れを電気的に絶縁する絶縁膜となるSiO2膜であ
る。１４は、シリコン単結晶領域１１の底面およ
び側面にSiO2膜１２に接する形成したチヤンネ
ル阻止層で、高濃度のn+型領域である。
１５はシリコン単結晶領域１１表面に形成した
ｐ型領域で、この部分とシリコン単結晶領域１１
のｎ型領域との間に整流接合を形成している。１
６は単結晶領域１１の表面に形成される高不純物
濃度のn+型領域である。１７は誘電体膜となる
SiO2膜でパツシベーシヨンと表面絶縁の役をす
る。１８はボンデイングパツドである。このよう
な構造によれば、単結晶領域１１は絶縁物である
ところのSiO2膜に被れている為、近隣するダイ
オードとの間に極めて良好な絶縁が保たれる。
ｐ型領域で、この部分とシリコン単結晶領域１１
のｎ型領域との間に整流接合を形成している。１
６は単結晶領域１１の表面に形成される高不純物
濃度のn+型領域である。１７は誘電体膜となる
SiO2膜でパツシベーシヨンと表面絶縁の役をす
る。１８はボンデイングパツドである。このよう
な構造によれば、単結晶領域１１は絶縁物である
ところのSiO2膜に被れている為、近隣するダイ
オードとの間に極めて良好な絶縁が保たれる。
しかしこの様な表面構造の場合、空乏層の広が
る、ｎ層１１が表面に誘電体膜をかいして露出し
ている為、誘電体膜であるSiO2膜の汚染により
素子が劣化するという事が発生していた。
る、ｎ層１１が表面に誘電体膜をかいして露出し
ている為、誘電体膜であるSiO2膜の汚染により
素子が劣化するという事が発生していた。
本発明の目的は、上記欠点を除去し、誘電体膜
の汚染による素子の耐圧劣化を防止し得る半導体
装置を提供することにある。
の汚染による素子の耐圧劣化を防止し得る半導体
装置を提供することにある。
上記目的を達成する本発明半導体装置の特徴と
するところは、一対の主表面を有し、その一部に
少なくとも、一方の主表面に露出する第１導電型
の第１の領域、上記一方の主表面に露出し上記第
１の領域より高不純物濃度の第１導電型の第２の
領域、上記第１の領域との間に形成されるpn接
合が上記一方の主表面に終端する様に設けられる
第２導電型の第３の領域、を有する半導体基体
と、上記一方の主表面に於いて上記第２の領域と
低抵抗接触し、かつ誘電体膜を介して上記第１の
領域を超えて上記第３の領域上に延在するように
形成される第１の電極と、上記一方の主表面に於
いて上記第３の領域と低抵抗接触する第２の電極
とを具備することにある。
するところは、一対の主表面を有し、その一部に
少なくとも、一方の主表面に露出する第１導電型
の第１の領域、上記一方の主表面に露出し上記第
１の領域より高不純物濃度の第１導電型の第２の
領域、上記第１の領域との間に形成されるpn接
合が上記一方の主表面に終端する様に設けられる
第２導電型の第３の領域、を有する半導体基体
と、上記一方の主表面に於いて上記第２の領域と
低抵抗接触し、かつ誘電体膜を介して上記第１の
領域を超えて上記第３の領域上に延在するように
形成される第１の電極と、上記一方の主表面に於
いて上記第３の領域と低抵抗接触する第２の電極
とを具備することにある。
本発明の一実施例となるダイオードアレイの概
略平面図を第２図に示す。
略平面図を第２図に示す。
第２図に於いて、３０はｐ型アノードのコンタ
クト電極、３１はＮ型カソードのコンタクト電極
である。
クト電極、３１はＮ型カソードのコンタクト電極
である。
第３図ａは、第２図に示すダイオードアレイの
１個のダイオードの平面図であり、第３図ｂは第
３図ａのＢ−B′断面図、第３図ｃは第３図ａの
Ｃ−C′断面図である。
１個のダイオードの平面図であり、第３図ｂは第
３図ａのＢ−B′断面図、第３図ｃは第３図ａの
Ｃ−C′断面図である。
第３図に於いて、４０は半導体基体であり、多
結晶シリコンより成る半導体支持領域４３と、半
導体支持領域４３にSiO2膜より成る絶縁膜４２
を介して隣接し、かつ半導体支持領域４３の一主
表面に露出するように埋設されるシリコン単結晶
領域１０とから形成される。４１はシリコン単結
晶領域１０に設けられ、一部が半導体基体４０の
一方の主表面に露出するカソード領域となるｎ型
の第１の半導体領域であり、４６は第１の半導体
領域４１に接し、半導体基体４０の一方の主表面
に露出し、かつ半導体領域４１より高不純物濃度
のｎ型の第２の半導体領域であり、４４，４４′
及び４５は第１の半導体領域４１との間に形成さ
れるpn接合が半導体基体４０の一方の主表面に
終端する様に設けられるアノード領域となるｐ型
の第３の半導体領域である。第３の半導体領域４
４，４４′は絶縁膜４２と接して、シリコン単結
晶領域１０の底面部分及び側面部分に設けられ
る。また、ｐ型の第３の半導体領域４５は、第３
図ａに示す様にＢ方向、Ｃ方向、及びC′方向の３
方で側面部のｐ型の第３の半導体領域４４′と接
している。
結晶シリコンより成る半導体支持領域４３と、半
導体支持領域４３にSiO2膜より成る絶縁膜４２
を介して隣接し、かつ半導体支持領域４３の一主
表面に露出するように埋設されるシリコン単結晶
領域１０とから形成される。４１はシリコン単結
晶領域１０に設けられ、一部が半導体基体４０の
一方の主表面に露出するカソード領域となるｎ型
の第１の半導体領域であり、４６は第１の半導体
領域４１に接し、半導体基体４０の一方の主表面
に露出し、かつ半導体領域４１より高不純物濃度
のｎ型の第２の半導体領域であり、４４，４４′
及び４５は第１の半導体領域４１との間に形成さ
れるpn接合が半導体基体４０の一方の主表面に
終端する様に設けられるアノード領域となるｐ型
の第３の半導体領域である。第３の半導体領域４
４，４４′は絶縁膜４２と接して、シリコン単結
晶領域１０の底面部分及び側面部分に設けられ
る。また、ｐ型の第３の半導体領域４５は、第３
図ａに示す様にＢ方向、Ｃ方向、及びC′方向の３
方で側面部のｐ型の第３の半導体領域４４′と接
している。
４７は半導体基体４０の一方の主表面に形成し
たSiO2膜より成る第１の誘電体膜であり、ｎ型
の第２の半導体領域４６及びｐ型の第３の半導体
領域４５にコンタクトを形成するための開孔を除
き、半導体基体４０の一方の主表面を被う様に形
成する。
たSiO2膜より成る第１の誘電体膜であり、ｎ型
の第２の半導体領域４６及びｐ型の第３の半導体
領域４５にコンタクトを形成するための開孔を除
き、半導体基体４０の一方の主表面を被う様に形
成する。
４８は第１の電極（カソード）となるアルミニ
ウムのコンタクト金属であり、半導体基体４０の
一方の主表面に於いて、高不純物濃度のｎ型の第
２の半導体領域４６と低抵抗接触し、かつ第３図
ｂのＤ部及びＥ部に示される様に第１の誘電体膜
４７を介してｎ型の第１の半導体領域４１を超え
てｐ型の第３の半導体領域４５上に延在するよう
に形成されている。
ウムのコンタクト金属であり、半導体基体４０の
一方の主表面に於いて、高不純物濃度のｎ型の第
２の半導体領域４６と低抵抗接触し、かつ第３図
ｂのＤ部及びＥ部に示される様に第１の誘電体膜
４７を介してｎ型の第１の半導体領域４１を超え
てｐ型の第３の半導体領域４５上に延在するよう
に形成されている。
４９は第２の電極（アノード）となるアルミニ
ウムのコンタクト金属であり、半導体基体４０の
一方の主表面に於いてｐ型の第３の半導体領域４
５と低抵抗接触するように形成されている。
ウムのコンタクト金属であり、半導体基体４０の
一方の主表面に於いてｐ型の第３の半導体領域４
５と低抵抗接触するように形成されている。
５０はSiO2膜よりなる第２の誘電体膜であり、
第１の誘電体膜４７、第１の電極４８、及び第２
の電極４９を覆うように設けられており、第１の
電極４８及び第２の電極４９の一部を露出する形
で、部分的に除去してある。
第１の誘電体膜４７、第１の電極４８、及び第２
の電極４９を覆うように設けられており、第１の
電極４８及び第２の電極４９の一部を露出する形
で、部分的に除去してある。
５１及び５２は、第１の電極４８及び第２の電
極４９上にそれぞれ設けられたボンデイングパツ
ドで銅と金との２層構造となる。
極４９上にそれぞれ設けられたボンデイングパツ
ドで銅と金との２層構造となる。
本実施例になる装置は、例えば特開昭55−
133553号公報に示される通常の誘電体分離型半導
体装置のプロセスに改善を施すことにより容易に
製作できるものである。
133553号公報に示される通常の誘電体分離型半導
体装置のプロセスに改善を施すことにより容易に
製作できるものである。
本実施例の構成によれば、ｎ型の第１の半導体
領域４１の半導体基体４０の一方の主表面に露出
する部分（第３図ｂのＤ，Ｅ）は、第１の誘電体
膜４７を介して、高不純物濃度のｎ型の第２の半
導体領域４６と低抵抗接触する第１の電極４８が
延在しているので、この部分の第１の誘電体膜４
７は、第２の半導体領域４６と同電位となる。従
つて、電圧が印加された場合、第１の誘電体膜４
７が汚染されていても、第３図ｂのＤ，Ｅ部分の
空乏層の延びは、第２の半導体領域４６の同位に
よつて一定に押さえられ、ダイオードの耐圧劣化
を防ぎ、安定な特性が得られる。
領域４１の半導体基体４０の一方の主表面に露出
する部分（第３図ｂのＤ，Ｅ）は、第１の誘電体
膜４７を介して、高不純物濃度のｎ型の第２の半
導体領域４６と低抵抗接触する第１の電極４８が
延在しているので、この部分の第１の誘電体膜４
７は、第２の半導体領域４６と同電位となる。従
つて、電圧が印加された場合、第１の誘電体膜４
７が汚染されていても、第３図ｂのＤ，Ｅ部分の
空乏層の延びは、第２の半導体領域４６の同位に
よつて一定に押さえられ、ダイオードの耐圧劣化
を防ぎ、安定な特性が得られる。
また、本実施例の構造では、誘電体分離型であ
るので、近隣するダイオード等の他の素子との絶
縁が極めて良好となる。
るので、近隣するダイオード等の他の素子との絶
縁が極めて良好となる。
さらに、アノード領域となるｐ型の第３の半導
体領域４４，４４′は絶縁膜４２と接して、シリ
コン単結晶領域１０の底面部分及び側面部分に設
けられ、ｎ型の第１の半導体領域４１とpn接合
を形成するので、pn接合の面積が大きくなり、
ダイオードの大きさを小さくすることができる。
例えば、本実施例では、ダイオード１ケ当りの表
面積0.032mm2で、定格順電流20ｍＡを達成するこ
とができる。
体領域４４，４４′は絶縁膜４２と接して、シリ
コン単結晶領域１０の底面部分及び側面部分に設
けられ、ｎ型の第１の半導体領域４１とpn接合
を形成するので、pn接合の面積が大きくなり、
ダイオードの大きさを小さくすることができる。
例えば、本実施例では、ダイオード１ケ当りの表
面積0.032mm2で、定格順電流20ｍＡを達成するこ
とができる。
さらに、本実施例に於いては、アノード領域と
なるｐ型の第３の半導体領域４５は、第３図ａに
示す様にＢ，Ｃ及びC′方向の３方向で側面部のｐ
型の第３の半導体領域４４′と接しているので、
ダイオード動作時の残留キヤリアの引き出しが促
進され、高速動作が実現される。
なるｐ型の第３の半導体領域４５は、第３図ａに
示す様にＢ，Ｃ及びC′方向の３方向で側面部のｐ
型の第３の半導体領域４４′と接しているので、
ダイオード動作時の残留キヤリアの引き出しが促
進され、高速動作が実現される。
本発明は実施例に挙げたダイオードに限らず、
トランジスタ、サイリスタ等にも適用できるもの
である。また、半導体基体についても、誘電体分
離型半導体基体に限らず、pn接合分離型等に於
いても適用できる。
トランジスタ、サイリスタ等にも適用できるもの
である。また、半導体基体についても、誘電体分
離型半導体基体に限らず、pn接合分離型等に於
いても適用できる。
以上述べた様に、本発明によれば、誘電体膜の
汚染による素子の耐圧劣化を防止し得る半導体装
置を得ることができる。
汚染による素子の耐圧劣化を防止し得る半導体装
置を得ることができる。
第１図は従来例となるダイオードの平面図及び
断面図、第２図は本発明の一実施例となるダイオ
ードアレイの概略断面図、第３図は第２図に示す
ダイオードアレイの１個のダイオードの平面図及
び断面図である。 ４０……半導体基体、４１……第１の半導体領
域、４４，４４′４５……第３の半導体領域、４
６……第２の半導体領域、４７……第１の誘電体
膜、４８……第１の電極、４９……第２の電極、
５０……第２の誘電体膜、１０……シリコン単結
晶領域、４３……半導体支持領域。
断面図、第２図は本発明の一実施例となるダイオ
ードアレイの概略断面図、第３図は第２図に示す
ダイオードアレイの１個のダイオードの平面図及
び断面図である。 ４０……半導体基体、４１……第１の半導体領
域、４４，４４′４５……第３の半導体領域、４
６……第２の半導体領域、４７……第１の誘電体
膜、４８……第１の電極、４９……第２の電極、
５０……第２の誘電体膜、１０……シリコン単結
晶領域、４３……半導体支持領域。
Claims (1)
- 【特許請求の範囲】 １ 支持領域及び該領域内に誘電体膜を介して主
表面を露出するように埋設された単結晶領域を有
し、単結晶領域が主表面から内部に延びる一方導
電型の第一の層、第一の層と誘電体膜との間に位
置し一部が主表面に露出する他方導電型で第一の
層より高不純物濃度を有する第二の層、主表面か
ら第一の層内に延び第二の層から離れ第一の層よ
り高不純物濃度を有する一方導電型の第三の層、
及び主表面から第一の層内に延び主表面において
第三の層に対向する側は第三の層から離れ、他の
個所は全て第二の層に接する他方導電型で第一の
層より高不純物濃度を有する第四の層から成る半
導体基体と、 半導体基体の単結晶領域の主表面上に形成され
た絶縁膜と、 絶縁膜を貫通して第四の層にコンタクトした第
一の電極と、 絶縁膜を貫通して第三の層にコンタクトすると
共に絶縁膜を介して第一の層の主表面に露出する
個所全面を被うように絶縁膜上に延在した第二の
電極とを具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173835A JPS6064481A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173835A JPS6064481A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6064481A JPS6064481A (ja) | 1985-04-13 |
| JPH0516196B2 true JPH0516196B2 (ja) | 1993-03-03 |
Family
ID=15968035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58173835A Granted JPS6064481A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064481A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126243A (ja) * | 1986-11-17 | 1988-05-30 | Toshiba Corp | 集積回路素子及びその製造方法 |
| JPH04125023A (ja) * | 1990-09-14 | 1992-04-24 | Fuji Electric Co Ltd | Ｇｔｏインバータのアーム短絡検出回路 |
| JP4657614B2 (ja) * | 2004-03-09 | 2011-03-23 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49127576A (ja) * | 1973-04-05 | 1974-12-06 | ||
| JPS5146880A (en) * | 1974-10-18 | 1976-04-21 | Matsushita Electronics Corp | Toranjisuta |
| JPS55115340A (en) * | 1979-02-26 | 1980-09-05 | Hitachi Ltd | Semiconductor device |
| JPS56103460A (en) * | 1980-01-21 | 1981-08-18 | Mitsubishi Electric Corp | Semiconductor device |
| JPS56112752A (en) * | 1980-02-12 | 1981-09-05 | Nec Corp | Semiconductor device |
| JPS572567A (en) * | 1980-06-06 | 1982-01-07 | Nec Corp | Semiconductor device |
| JPS577956A (en) * | 1980-06-17 | 1982-01-16 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5720476A (en) * | 1980-07-10 | 1982-02-02 | Mitsubishi Electric Corp | Diode |
| JPS57169273A (en) * | 1981-04-13 | 1982-10-18 | Nippon Denso Co Ltd | Semiconductor device |
| JPS5856352A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路 |
-
1983
- 1983-09-19 JP JP58173835A patent/JPS6064481A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6064481A (ja) | 1985-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378920A (en) | High breakdown voltage semiconductor device | |
| US4831424A (en) | Insulated gate semiconductor device with back-to-back diodes | |
| CA1175953A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| US7391093B2 (en) | Semiconductor device with a guard-ring structure and a field plate formed of polycrystalline silicon film embedded in an insulating film | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP4631268B2 (ja) | 半導体装置 | |
| JP7034214B2 (ja) | 半導体装置 | |
| JP3432708B2 (ja) | 半導体装置と半導体モジュール | |
| JPH05235014A (ja) | 半導体装置 | |
| JPS6146066B2 (ja) | ||
| JPH0516196B2 (ja) | ||
| JP3311166B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH06151728A (ja) | 半導体集積回路装置 | |
| JP4029549B2 (ja) | 半導体装置 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| US6002158A (en) | High breakdown-voltage diode with electric-field relaxation region | |
| JP2629426B2 (ja) | ２重拡散型ｍｉｓｆｅｔを備えた半導体装置及びその製造方法 | |
| JPH0120549B2 (ja) | ||
| US20260068206A1 (en) | Method of manufacturing semiconductor device | |
| JPS6327865B2 (ja) | ||
| JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
| WO2025192748A1 (ja) | 半導体装置 | |
| JP2000058869A (ja) | 半導体装置 | |
| JPH0677262U (ja) | 半導体装置 |