JPH05165472A

JPH05165472A - 電子楽器の操作速度検出装置

Info

Publication number: JPH05165472A
Application number: JP3353331A
Authority: JP
Inventors: Kosuke Shiba; 康祐斯波
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1991-12-17
Filing date: 1991-12-17
Publication date: 1993-07-02

Abstract

(57)【要約】【目的】押鍵誤検出を防止しつつ、低コスト化を図
る。【構成】各鍵には、鍵の押下によって作動する第１ス
イッチ（ＸＸＦ）および第２スイッチ（ＸＸＳ）が配置
され、これらは第１スイッチ、第２スイッチの順でオン
する。また、キーコモン線はスイッチマトリクス回路１
の単一の第１走査信号出力線ＫＯＦおよび単一の第２走
査信号出力線ＫＯＳの２本のみで、これらによって第１
スイッチ（ＸＸＦ）および第２スイッチ（ＸＸＳ）を交
互に走査し、押鍵速度を検出する。第１走査信号出力線
ＫＯＦにはダイオードがあり、押鍵誤検出が発生しな
い。一方、第２走査信号出力線ＫＯＳにはダイオードは
ないが、構造上、第１スイッチ（ＸＸＦ）は第２スイッ
チ（ＸＸＳ）より必ず先にオンする。したがって、第２
走査信号出力線ＫＯＳにダイオードがなくても押鍵誤検
出が発生せず、ダイオードの数が半減する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コスト低減を意図した
電子楽器の押鍵速度検出装置に関する。

【０００２】

【従来の技術】電子楽器では、演奏データとしてベロシ
ティ情報等を得るためにキー等の演奏操作子の操作速度
を検出する装置が設けられている。従来の操作速度検出
装置は、各操作子毎に２つのスイッチを設け、これら２
つのスイッチのオン時間差を測定して操作速度を検出し
ている。

【０００３】従来装置の具体例は図１１に示され、これ
は演奏操作子として６１鍵（Ｃ２〜Ｃ７）を有する場合
の例で、各鍵について押鍵時に最初にオンする第１接点
（ＸＸＦ）と、第１接点がオンした後にオンする第２接
点（ＸＸＳ）とがある。なお、各接点を表すＸＸは各鍵
の位置に対応するキーＮＯであり、例えばＣ２、Ｃ２
＃、Ｄ２、Ｄ２＃・・・・等に対応する。

【０００４】なお、第１接点（ＸＸＦ）は複数の第１の
キーコモン線（第１走査信号出力線）ＫＯ０、ＫＯ２、
ＫＯ４・・・・に接続され、第２接点（ＸＸＳ）は複数
の第２のキーコモン線（第２走査信号出力線）ＫＯ１、
ＫＯ３、ＫＯ５・・・・に接続されている。また、第１
接点（ＸＸＦ）および第２接点（ＸＸＳ）は共通のキー
イン線（走査信号入力線）ＫＩ０、ＫＩ１、ＫＩ２・・
・・に接続されている。

【０００５】各接点（ＸＸＦ）、（ＸＸＳ）は、図１２
に示すように、キーコモン線ＫＯＸとキーイン線ＫＩＸ
の交点に配置され、各鍵の下に１個ずつ配置されたスイ
ッチ１０１と、回り込み防止用のダイオード１０２とに
よって構成されている。

【０００６】このように押鍵速度を検出するには、各鍵
につき２接点ずつ設けなければならないので、鍵全体で
は計１２２接点がある。そして、操作速度検出装置にお
けるＣＰＵは、この２接点がオンする時間差を計数し、
この計数値に基づいて押鍵速度を検出する。

【０００７】この場合、ＣＰＵは第１のキーコモン線を
ＫＯ０からＫＯ２２まで順にキーマトリクスを走査し、
共通のキーイン線ＫＩ０〜ＫＩ５・・・・からデータを
取り込み、対応する接点のオン／オフ状態を検知する。
第１接点（ＸＸＦ）のオンを検知すると、対応する鍵に
ついて計数を開始し、第２接点（ＸＸＳ）のオンを検知
すると、その鍵の計数を終了する。ただし、ここで得ら
れるデータは押鍵時間であるので、押鍵速度を得るため
に、時間を速度に変換する処理を行い、押鍵速度を検出
している。

【０００８】

【発明が解決しようとする課題】ところで、従来の電子
楽器の操作速度検出装置にあっては、図１２に示すよう
に、各鍵の接点毎に回り込み防止用のダイオードを配置
していたため、鍵数の２倍の数だけダイオードが必要と
なってコストが上昇するという問題点があった。

【０００９】すなわち、仮に各鍵の接点毎に回り込み防
止用のダイオードがなければ、複数の鍵が同時に押され
たときに、押鍵誤検出（いわゆる「キー化け」と称され
る）が起こる。例えば、ダイオードがない場合、第１の
キーコモン線ＫＯ１を“１”にして鍵Ｃ２Ｆ、Ｆ２Ｆを
走査したとき、鍵Ｃ２Ｆ、Ｃ２Ｓ、Ｄ２Ｆがオンしてい
るとすると、キーイン線ＫＩ２が“１”となり、Ｄ２Ｓ
もオンと取り違えてしまう。

【００１０】一方、このような押鍵誤検出を防止するた
めには、上記従来装置のように、例えば各接点毎にダイ
オードを付ける必要があり、特に押鍵速度を２接点のオ
ン時間差で検知する場合には、鍵数の２倍の数だけのダ
イオードを要することとなり、押鍵速度を検知しない
（すなわち、オン／オフのみを検知）鍵盤装置と比較し
て倍の部品費用と、倍の製造費用とがかかる他、さらに
接点やダイオードを配置するためのＰＣＢ（プリント回
路基板）の面積も大きくなって、結局、コストの大幅な
上昇を招いていた。

【００１１】そこで本発明は、押鍵誤検出のような操作
誤検出を防止しつつ、低コスト化を図ることのできる電
子楽器の操作速度検出装置を提供することを目的として
いる。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明による電子楽器の操作速度検出装置は、各演
奏操作子に設けられ、この演奏操作子の操作によって順
次オン作動する複数個の第１および第２スイッチ手段
と、前記同一の演奏操作子内に設けられた前記第１およ
び第２スイッチ手段は、同一の走査信号入力線に接続さ
れるとともに、該走査信号入力線は前記演奏操作子に対
応する数だけ配置され、さらに前記第１スイッチ手段の
それぞれはダイオードを介して単一の第１走査信号出力
線に接続され、前記第２スイッチ手段のそれぞれは直接
単一の第２走査信号出力線に接続されるように構成され
たスイッチマトリクス手段と、このスイッチマトリクス
手段内の第１および第２走査信号出力線に交互に走査信
号を出力するとともに、前記走査信号入力線から前記走
査信号を受け取ることにより、前記複数個の第１および
第２スイッチ手段のいずれがオン状態にあるかを判別す
る走査手段と、この走査手段により同一演奏操作子内に
設けられた前記第１および第２スイッチ手段が共にオン
状態と判別されたときに、そのオン時間差に対応する値
を計測する計測手段と、を備えたことを特徴とする。

【００１３】

【作用】本発明では、キーコモン線はスイッチマトリク
ス回路の単一の第１走査信号出力線および単一の第２走
査信号出力線の２本のみで、これらによって第１スイッ
チおよび第２スイッチが交互に走査され、押鍵速度が検
出される。第１走査信号出力線にはダイオードがあるの
で、押鍵誤検出が発生しない。一方、第２走査信号出力
線にはダイオードはないが、構造上、第１スイッチは第
２スイッチより必ず先にオンするので、結局、第２走査
信号出力線にダイオードがなくても押鍵誤検出が発生し
ない。したがって、ダイオードの数が半減し、押鍵誤検
出を防止しつつ、低コスト化を達成できる。

【００１４】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明に係る操作速度検出装置を適用した
電子楽器の一実施例の回路図である。図１において、こ
の電子楽器は大きく分けて、鍵の押下を検出するスイッ
チマトリクス回路１と、電子楽器全体を制御するマイク
ロコンピュータ４０と、同時に複数（図１では８個）の
音を電子的に発音可能な音源システム５０とを含んでい
る。

【００１５】本実施例の鍵盤は、６１鍵（Ｃ２〜Ｃ７）
の例で、各鍵について押鍵時に最初にオンする第１スイ
ッチ（ＸＸＦ）と、第１スイッチがオンした後にオンす
る第２スイッチ（ＸＸＳ）とがある。なお、各スイッチ
を表すＸＸは各鍵の位置に対応するキーＮＯ．であり、
例えばＣ２、Ｃ２＃、Ｄ２、Ｄ２＃・・・・等に対応す
る。これらの第１スイッチ（ＸＸＦ）および第２スイッ
チ（ＸＸＳ）は各鍵の下に１個ずつ配置されており、そ
の詳細な構成は図３に示される。

【００１６】図３は、鍵盤の断面構造を示すもので、同
図において、１１は板金製の鍵盤シャーシ、１２は一端
部を鍵盤シャーシ１１に上下方向へ回動自在に取り付け
られた鍵である。鍵１２の下方にはオン状態検出回路、
キーコード発生回路等が設けられた回路基板１３が配設
されており、回路基板１３の上面には鍵１２の配設方向
に沿って鍵１２に対応して配置された第１ゴム接点スイ
ッチ１４（第１スイッチ（ＸＸＦ）に相当）と、第２ゴ
ム接点スイッチ１５（第２スイッチ（ＸＸＳ）に相当）
とが設けられている。

【００１７】また、鍵１２の下面には第１ゴム接点スイ
ッチ１４、１５を押圧する２個の押圧突起１６、１７が
それぞれ配設されており、これらの２個の押圧突起１
６、１７により、第１ゴム接点スイッチ１４と第２ゴム
接点スイッチ１５とが時間差をもって順次押圧されてス
イッチオンとなる。これによって、回路基板１３に設け
られたオン状態検出回路によって当該鍵１２のオン状態
が検出されるとともに、キーコード発生回路からはオン
となった鍵１２のキーコードを示す信号が出力される。

【００１８】再び図１に戻り、各鍵の下に１個ずつ配置
された第１スイッチ（ＸＸＦ）および第２スイッチ（Ｘ
ＸＳ）は、マトリクス状に接続されている。すなわち、
第１スイッチ（ＸＸＦ）には、単一の第１走査信号出力
線（キーコモン線）ＫＯＦが接続され、この第１走査信
号出力線ＫＯＦによって各鍵に対応する第１スイッチ
（ＸＸＦ）が走査される。

【００１９】また、第２スイッチ（ＸＸＳ）には、単一
の第２走査信号出力線（キーコモン線）ＫＯＳが接続さ
れ、この第２走査信号出力線ＫＯＳによって各鍵に対応
する第２スイッチ（ＸＸＳ）が走査される。

【００２０】なお、これら２本の第１走査信号出力線Ｋ
ＯＦおよび第２走査信号出力線ＫＯＳは独立して配置さ
れるとともに、かつ同一鍵の２つのスイッチ（ＸＸ
Ｆ）、（ＸＸＳ）は、同一の複数（本実施例では６１
本）の走査信号入力線（キーイン線）ＫＩ０、ＫＩ１、
ＫＩ２・・・・ＫＩ６０（以下、適宜代表的にＫＩＸで
示す）に接続されている。走査信号入力線ＫＩＸ（すな
わち、ＫＩ０〜ＫＩ６０）は６１鍵（Ｃ２〜Ｃ７）の各
々に対応して６１本配線されている。

【００２１】また、６１本の走査信号入力線ＫＩ０〜Ｋ
Ｉ６０は抵抗２４−１〜２４−６１をそれぞれ介して高
電位電源Ｈに接続されている。そして、上記２本の第１
走査信号出力線ＫＯＦ、第２走査信号出力線ＫＯＳ、６
１本の走査信号入力線ＫＩ０〜ＫＩ６０およびこれらの
交点にマトリクス状に配置された第１スイッチ（ＸＸ
Ｆ）、第２スイッチ（ＸＸＳ）によってスイッチマトリ
クス回路１が構成されている。

【００２２】ここで、本実施例の特徴として図２（ａ）
に示すように、各鍵の下に１個ずつ配置された第１スイ
ッチ（ＸＸＦ）の接点２ａに対しては回り込み防止用の
ダイオード２ｂが直列接続されている。一方、図２
（ｂ）に示すように、第２スイッチ（ＸＸＳ）の接点３
ａに対しては、回り込み防止用のダイオードを省略した
構成となっている。

【００２３】図１では、一重丸○で表す第１スイッチ
（ＸＸＦ）がダイオード有りを示し、二重丸◎で表す第
２スイッチ（ＸＸＳ）がダイオード無しを示している。
また、第２走査信号出力線ＫＯＳにはダイオード２５が
１つ介挿されている。ダイオード２５は第２スイッチ
（ＸＸＳ）がダイオード無しになっているため、各鍵の
第２スイッチ（ＸＸＳ）に共通の回り込み防止機能を発
揮するように１つが配置されている。

【００２４】キースキャンの動作は、次のようにして行
われる。すなわち、キーコモン走査では、第１走査信号
出力線ＫＯＦおよび第２走査信号出力線ＫＯＳの２本だ
けで交互にスキャンし、キーイン走査では６１本の走査
信号入力線ＫＩ０〜ＫＩ６０を一度にスキャンしてスキ
ャンデータを取り込み、対応する接点のオン／オフ状態
を検知するようになっている。

【００２５】マイクロコンピュータ４０は押鍵、離鍵の
判定、押鍵速度の検出および発音制御を行うもので、Ｃ
ＰＵ、ＲＯＭ、ＲＡＭおよびインターバルタイマを含ん
で構成され、入力ポートＫＩ０〜ＫＩ６０および２つの
出力ポートＫＯＦ、ＫＯＳを有している。そして、マイ
クロコンピュータ４０は第１スイッチ（ＸＸＦ）のオン
を検知すると、対応する鍵について計数を開始し、第２
スイッチ（ＸＸＳ）のオンを検知すると、その鍵の計数
を終了し、計数した時間を速度に変換する処理を行い、
押鍵速度を検出する。

【００２６】マイクロコンピュータ４０は速度検出手段
としての機能を有している。スイッチマトリクス回路１
の第１走査信号出力線ＫＯＦおよび第２走査信号出力線
ＫＯＳは、マイクロコンピュータ４０の出力ポートＫＯ
Ｆ、ＫＯＳに接続され、６１本の走査信号入力線ＫＩ０
〜ＫＩ６０は入力ポートＫＩ０〜ＫＩ６０に接続されて
いる。したがって、出力ポートＫＯＦ、ＫＯＳを順次
“１”レベルにすると、それに接続されているスイッチ
群ＫＯＦ、ＫＯＳのオンあるいはオフのデータが入力ポ
ートＫＩ０〜ＫＩ６０に取り込まれる。

【００２７】次に、マイクロコンピュータ４０には図４
に示す下記のレジスタ群が予め用意されている。

【００２８】ＫＥＮＳＣＤ：第２スイッチ（ＸＸＳ）の
スキャンされたオン／オフデータ（以下、適宜第２スキ
ャンデータという）を記憶するレジスタである。各ビッ
トには“１”又は“０”が記憶され、これは第２スキャ
ンデータに対応している。

【００２９】ＫＥＮＮＥＷ：第１スイッチ（ＸＸＦ）の
スキャンされたオン／オフデータ（以下、適宜第１スキ
ャンデータという）を記憶するレジスタである。各ビッ
トには“１”又は“０”が記憶され、これは第１スキャ
ンデータに対応している。

【００３０】ＫＥＮＳＴ：前回（すなわち、直前）のス
イッチによるスキャンされたオン／オフデータ（以下、
適宜スキャンデータという）を一時記憶するレジスタで
ある。各ビットには“１”又は“０”が記憶され、これ
はスキャンデータに対応している。

【００３１】Ａ：オン→オフあるいはオフ→オンの変化
があったキーを記憶するレジスタである。各ビットには
“１”又は“０”が記憶され、変化のあったビットは
“１”となる。

【００３２】ＣＮＴＫＥＹＮＯ（ｎ）：オンのあったキ
ーＮＯ．を記憶するレジスタであり、ＣＮＴＫＥＹＮＯ
（０）〜ＣＮＴＫＥＹＮＯ（７）の８個のレジスタがあ
る。これらは８ビットのレジスタであり、オンされたキ
ーＮＯ．が割り振られていく。

【００３３】ＣＯＵＮＴＥＲ（ｎ）：第１スイッチ（Ｘ
ＸＦ）のオンから第２スイッチ（ＸＸＳ）がオンするま
での時間（すなわち、オン時間差）をカウントするレジ
スタであり、ＣＯＵＮＴＥＲ（０）〜ＣＯＵＮＴＥＲ
（７）の８個のレジスタがある。このＣＯＵＮＴＥＲ
（ｎ）に記憶されたデータに基づいて音源システム５０
により発音処理がなされる。音源システム５０は、同時
に８個の音を電子的に発音可能であるから、８個のレジ
スタが配置されている。

【００３４】なお、上記において、（ｎ）は０〜７の範
囲の値をとり、これは発音チヤンネルが８個であること
に対応する。

【００３５】次に、マイクロコンピュータ４０によるキ
ースキャンおよび発音処理のフローチャートを図５〜図
１０を参照して説明する。

【００３６】図６は、全体処理のフローチャートであ
る。まず、ステップＳ１でマイクロコンピュータ４０に
ついて必要なイニシャライズ（初期設定）を行う。例え
ば、各種レジスタ、カウンタの初期設定等が行われる。
次いで、ステップＳ２でインターバルタイマをスタート
する。これは、タイマ割込み処理を開始するためのイン
ターバルをカウントするためである。

【００３７】ステップＳ３では、リングバッファ内に発
音又は消音データ（すなわち、オン／オフコマンド）が
あるか否かを判別し、ないときは待機し、あるときはス
テップＳ４に進んでオンコマンドのときは発音処理を行
い、オフコマンドのときは消音処理を行う。

【００３８】このように、通常はこの全体処理フローチ
ャートに従ってリングバッファ内に発音又は消音すべき
データがあるか否かをみて、音源システム５０に対して
発音又は消音の制御が行われる。そして、インターバル
タイマが一定時間をカウントする毎に、図６の割込み処
理に移行する。この割込み処理では、押鍵、離鍵の判定
と、押鍵速度の検出が行われる。

【００３９】図６の割込み処理では、まずステップＳ１
１で第２スイッチ（ＸＸＳ）をスキャンする。ステップ
Ｓ１２では、第１スイッチ（ＸＸＦ）および第２スイッ
チ（ＸＸＳ）の間の時間を計測するカウンタをインクリ
メント（すなわち、カウントアップ）し、ステップＳ１
３で第１スイッチ（ＸＸＦ）をスキャンする。これによ
り、各スイッチのオン時間差が計測され、押鍵速度を検
出する。

【００４０】さらに、ステップＳ１４でキーオフチェッ
クを行う。すなわち、キースキャンが終了すると、キー
オフのチェックが行われ、キーオフの鍵については消音
処理が行われる。

【００４１】次に、図６に示す各ステップの詳細なサブ
ルーチンは、以下の図７以降に示される。図７は第２ス
イッチスキャン処理（ステップＳ１１の処理）の詳細な
サブルーチンを示すフローチャートである。まず、ステ
ップＳ２１で第２走査信号出力線（キーコモン線）ＫＯ
Ｓに接続されたマイクロコンピュータ４０の出力ポート
ＫＯＳを“１”にセットする。これにより、第２走査信
号出力線ＫＯＳに接続されている出力ポートＫＯＳが
“１”に立ち上がり、以後、そのデータが入力ポートＫ
Ｉ０〜ＫＩ６０に取り込まれる。次いで、ステップＳ２
２でソフトウエイト処理（若干時間だけ待機する）を行
う。これは、処理の安定化を図るためである。

【００４２】ステップＳ２３では、入力ポートＫＩ０〜
ＫＩ６０に取り込まれたデータの反転値を第２スキャン
データとしてＫＥＮＳＣＤレジスタにストアする。次い
で、ステップＳ２４で再び初期状態に戻すために出力ポ
ートのＫＯＳを“０”にリセットする。

【００４３】ここで、キーコモン走査では、第１走査信
号出力線ＫＯＦおよび第２走査信号出力線ＫＯＳの２本
だけで交互にスキャンが行われ、キーイン走査では６１
本の走査信号入力線ＫＩ０〜ＫＩ６０を一度にスキャン
してスキャンデータが取り込まれ、対応する接点のオン
／オフ状態が検知される。

【００４４】この場合、第１走査信号出力線ＫＯＦの行
には各鍵毎にダイオード２ａがあるので、例えばキーＣ
２Ｆ、Ｃ２Ｓ、Ｄ２Ｆがオンしているときに、第２走査
信号出力線ＫＯＳを“１”にして６１個のキーＣ２Ｓ〜
Ｃ７Ｓを全て走査しても走査信号入力線ＫＩ２は“０”
で押鍵誤動作（「キー化け」）は起こらない。

【００４５】一方、第２走査信号出力線ＫＯＳの行には
ダイオードがないので、例えばキーＣ２Ｆ、Ｃ２Ｓ、Ｄ
２Ｆがオンしているときに、第１走査信号出力線ＫＯＦ
を“１”にして６１個のキーＣ２Ｆ〜Ｃ７Ｆを全て走査
すると、走査信号入力線ＫＩ２が“１”になり、押鍵誤
動作（「キー化け」）が起こる。

【００４６】ところが、実際にはこのようなことはな
く、第１スイッチ（ＸＸＦ）は構造上、必ず第２スイッ
チ（ＸＸＳ）よりも先にオンするようになっているた
め、例えばキーＤ２Ｓがオンしているときには、必ずキ
ーＤ２Ｆもオンしていることになるので、上記のような
押鍵誤動作（「キー化け」）は起こらない。

【００４７】なお、第１走査信号出力線ＫＯＦに介挿さ
れたダイオード２５は、各鍵の第１スイッチ（ＸＸＦ）
および第２スイッチ（ＸＸＳ）の両方の接点がオンして
いるとき（例えば、キーＣ２Ｆ、Ｃ２Ｆの２接点）に第
１走査信号出力線ＫＯＦの“１”が２接点を介して流れ
込み、第２走査信号出力線ＫＯＳの“０”とショートす
るのを防止するために必要となっている。

【００４８】図８はカウントアップ処理（ステップＳ１
２の処理）の詳細なサブルーチンを示すフローチャート
である。まず、ステップＳ３１でポインタｎを［０］に
戻す。このポインタｎは０〜７の範囲の値をとり、これ
は発音チヤンネルが８個（８ポリフェニックス：８音同
時発音可能）であることに対応する。したがって、８個
の各チヤンネル毎にオン時間差をカウントするＣＯＵＮ
ＴＥＲ（ｎ）レジスタを有する。

【００４９】次いで、ステップＳ３２でＣＮＴＫＥＹＮ
Ｏ（ｎ）レジスタが［０］であるか否かを判別する。Ｃ
ＮＴＫＥＹＮＯ（ｎ）レジスタはオンのあったキーＮ
Ｏ．を記憶するレジスタであるから、最初のルーチンで
ＣＮＴＫＥＹＮＯ（０）レジスタを判別する場合には、
第１スイッチ（ＸＸＦ）の行の各鍵の何れかがオンした
ときに、そのキーＮＯ．が記憶される。

【００５０】ＣＮＴＫＥＹＮＯ（０）＝［０］のときは
０チヤンネルにキーＮＯ．がない（無音）であると判断
してステップＳ３９に進み、ポインタｎが［７］になっ
たか否かを判別する。最初はｎ＝［７］でないから、ス
テップＳ４０でポインタｎをインクリメントしてステッ
プＳ３２に戻る。

【００５１】一方、ＣＮＴＫＥＹＮＯ（０）＝［０］で
ないとき（０チヤンネルにキーＮＯ．が割り振られてい
るとき）には、続くステップＳ３３でＣＮＴＫＥＹＮＯ
（０）で示されるキー（鍵）における第２スイッチ（Ｘ
ＸＳ）の状態を第２スキャンデータをストアしているＫ
ＥＮＳＣＤ（ｎ）レジスタから読み取る。

【００５２】読み取ったＫＥＮＳＣＤ（ｎ）レジスタの
値が［１］であれば（ステップＳ３４）、ステップＳ３
５に進んでＣＮＴＫＥＹＮＯ（０）レジスタと、ＣＯＵ
ＮＴＥＲ（０）レジスタの値をオンコマンドと共にリン
グバッファに書き込む。その後、ステップＳ３６でＣＮ
ＴＫＥＹＮＯ（０）をクリアして“０”に戻し、ステッ
プＳ３９に進む。

【００５３】一方、読み取ったＫＥＮＳＣＤ（ｎ）レジ
スタの値が［１］でなければ（ステップＳ３４）、ステ
ップＳ３７に進んでＣＮＴＫＥＹＮＯ（０）レジスタの
値が８ビット全てが“１”であるか否かを判別する。

【００５４】既に８ビット全てが“１”のとき（ＹＥＳ
のとき）は、異常である可能性が高い（例えば、第２ス
イッチ（ＸＸＳ）が故障）と判断してステップＳ３２に
戻る。また、８ビットの全てが“１”でない（ＮＯのと
き）には、データは正常であると判断し、ステップＳ３
８で８個の各チヤンネル毎にオン時間差をカウントする
ＣＯＵＮＴＥＲ（ｎ）レジスタをインクリメントしてス
テップＳ３９に進む。

【００５５】ステップＳ３９を経ると、ステップＳ４０
でポインタｎがインクリメントされ、再びステップＳ３
２に戻って次のチヤンネルについて同様の処理を繰り返
す。したがって、第１スイッチ（ＸＸＦ）のみがオンし
ている状態では、ステップＳ３４、ステップＳ３７、ス
テップＳ３８、ステップＳ３９、ステップＳ４０、ステ
ップＳ３２というループで処理が行われる。そして、８
個の全てのチヤンネルについて上記処理が行われ、ポイ
ンタｎの値が［７］になると（ステップＳ３９）、サブ
ルーチンを終了する。

【００５６】このように、８個の各チヤンネル毎にオン
時間差をカウントするＣＯＵＮＴＥＲ（ｎ）レジスタお
よびキーＮＯ．を記憶するＣＮＴＫＥＹＮＯ（ｎ）レジ
スタが設けられ、ＣＮＴＫＥＹＮＯ（ｎ）＝［０］、す
なわち該当するチヤンネルにキーＮＯ．がないもの以外
は第１スイッチ（ＸＸＦ）がオンしたものとしてＣＯＵ
ＮＴＥＲ（ｎ）レジスタの値がインクリメントされる。

【００５７】また、キーＮＯ．が記憶されているもので
も、第２スイッチ（ＸＸＳ）がオンしたもの（ＫＥＮＳ
ＣＤ（ｎ）レジスタの値が［１］として読み取る）は、
これらのＣＯＵＮＴＥＲ（ｎ）レジスタおよびＣＮＴＫ
ＥＹＮＯ（ｎ）レジスタの内容を音源システム５０に送
るように指令し、該当するキーに対応する音が発音され
る。その後、ＣＮＴＫＥＹＮＯ（ｎ）レジスタがクリア
される。

【００５８】図９は第１スイッチスキャン処理（ステッ
プＳ１３の処理）の詳細なサブルーチンを示すフローチ
ャートである。まず、ステップＳ５１で第１走査信号出
力線ＫＯＦに接続されたマイクロコンピュータ４０の出
力ポートＫＯＦを“１”にセットする。

【００５９】これにより、第１走査信号出力線ＫＯＦに
接続されている出力ポートＫＯＦが“１”に立ち上が
り、以後、そのデータが入力ポートＫＩ０〜ＫＩ６０に
取り込まれる。次いで、ステップＳ５２でソフトウエイ
ト処理（若干時間だけ待機する）を行う。これは、処理
の安定化を図るためである。

【００６０】ステップＳ５３では、入力ポートＫＩ０〜
ＫＩ６０に取り込まれたデータの反転値を第１スキャン
データとしてＫＥＮＮＥＷレジスタにストアする。ＫＥ
ＮＮＥＷレジスタは第１スイッチ（ＸＸＦ）のスキャン
されたオン／オフデータ（すなわち、第１スキャンデー
タ）を記憶するレジスタである。

【００６１】次いで、ステップＳ５４でＫＥＮＳＴ
（ｎ）レジスタの反転値とＫＥＮＮＥＷレジスタとのア
ンド論理（論理積）を取り、その結果をＡレジスタに記
憶する。

【００６２】この処理は、前回（すなわち、直前）のス
キャンデータの反転値と今回のスキャンデータとのアン
ド論理に対応する。したがって、Ａレジスタには、オフ
→オンの変化があったキーが記憶される。すなわち、Ａ
レジスタの各ビットには“１”又は“０”が記憶され、
オフ→オン変化のあったビットのみ“１”となり、その
他は“０”となる。

【００６３】ここで、具体例で説明すると、例えばＣ２
とＤ２のキーが以前からオンしており、その後、新たに
Ｅ２のキーがオンした場合、出力ポートＫＯＦ＝“１”
になると、ＫＥＮＮＥＷ＝「１０１０１００・・・・
０」となる。前の状態はＫＥＮＳＴ＝「１０１００００
・・・・０」であるとすると、Ａ＝「００００１００・
・・・０」となり、Ｅ２のキーに対応するビットのみ
“１”になる。もし、新たな押鍵がなければ、Ａ＝「０
００００００・・・・０」となる。

【００６４】次いで、ステップＳ５５でＡレジスタが
［０］であるか否を判別し、［０］であれば新たなキー
オンがないと判断して今回のルーチンを終了する。一
方、ステップＳ５５でＡレジスタが“０”でないときは
新たななキーオンがあると判断してステップＳ５６でＫ
ＥＮＳＴレジスタとＡレジスタとのオア論理（論理和）
を取り、その結果を今回のＫＥＮＳＴレジスタの内容と
して記憶する。これにより、ＫＥＮＳＴレジスタには直
前にスキャンされた新たなオン／オフデータ（スキャン
データ）が追加して一時記憶される。すなわち、現在オ
ンしているデータが記憶される。

【００６５】ステップＳ５７では、Ａレジスタの各ビッ
トの値を左にシフトさせ、キャリーがあれば（ステップ
Ｓ５８）、すなわち“１”が立っているビット（新たに
押鍵されたキーに対応）があれば、そのキーＮＯ．を計
算する（ステップＳ５９）。“１”が立っているビット
がなければステップＳ５７に戻って再び各ビットの値を
左にシフトさせ、同様にキャリーがあれば、そのキーＮ
Ｏ．を計算する。したがって、８個のビット全てについ
てキャリーの有無が判断される。

【００６６】次いで、ステップＳ６０でポインタｍを
［０］に戻し、ステップＳ６１でＣＮＴＫＥＹＮＯ
（ｍ）＝［０］であるか否かを判別する。ＣＮＴＫＥＹ
ＮＯ（ｍ）＝［０］でなければ、これはそのレジスタＣ
ＮＴＫＥＹＮＯ（ｍ）が空いていないことを意味し、ス
テップＳ６２に進んでｍ＝［７］であるか否かを判別す
る。ｍ＝［７］でなければ、ｍをインクリメントしてリ
ターンする（ステップＳ６３）。

【００６７】このようにして空いているＣＮＴＫＥＹＮ
Ｏ（ｍ）レジスタを探す処理を行い、８チヤンネルの全
てが空でないときは、ステップＳ６２でＹＥＳに分岐し
てリターンする。

【００６８】また、空いているＣＮＴＫＥＹＮＯ（ｍ）
レジスタがあれば、つまりステップＳ６４でＣＮＴＫＥ
ＹＮＯ（ｍ）＝［０］でないと判別されると、該当する
キーＮＯ．をＣＮＴＫＥＹＮＯ（ｍ）レジスタにストア
し（ステップＳ６４）、対応するＣＯＵＮＴＥＲ（ｍ）
レジスタに［１］を記憶する（ステップＳ６５）。この
ように、キーＮＯ．を計算した後、空いているチヤンネ
ルを探す。

【００６９】次いで、再びステップＳ６６でＡレジスタ
が［０］であるか否を判別し、［０］でなければ、新た
なキーオンがあると判断してステップＳ５７に戻り、同
様にビットシフト処理を行ってキャリーの有無を判断す
る。これにより、次のキャリーが判別される。また、ス
テップＳ６６でＡレジスタが［０］であれば、新たなキ
ーオンがないと判断してリターンする。

【００７０】図１０はオフチェック処理（ステップＳ１
４の処理）の詳細なサブルーチンを示すフローチャート
である。なお、キーオフチェックの処理においては、チ
ャタリング防止、すなわち完全にオフになったことを見
極めるために、割込みが適当な回数毎、例えば１２回に
１回毎に行われる。

【００７１】まず、ステップＳ７１でＫＥＮＳＴレジス
タが［０］であるか否かを判別する。ＫＥＮＳＴレジス
タは前回（すなわち、直前）の第１スイッチ（ＸＸＦ）
および第２スイッチ（ＸＸＳ）によるスキャンされたオ
ン／オフデータ（スキャンデータ）を一時記憶するレジ
スタである。

【００７２】したがって、最初のルーチンにおいてＫＥ
ＮＳＴ＝［０］のときは前回のスキャンデータにオンデ
ータがないと判断して今回のルーチンを終了する。ＫＥ
ＮＳＴレジスタが［０］でないときは、前回のスキャン
データにオンデータがあると判断し、ステップＳ７２に
進んでＫＥＮＳＴレジスタとＫＥＮＮＥＷレジスタの反
転値とのアンド論理（論理積）を取り、その結果をＡレ
ジスタに記憶する。

【００７３】この処理は、直前のスキャンデータと今回
のスキャンデータの反転値とのアンド論理を取ることに
相当する。これは新たにオフになったキーがあるか否か
を見極めるためである。次いで、ステップＳ７３でＡレ
ジスタが［０］であるか否を判別し、［０］であれば新
たなキーオフがないと判断してリターンする。

【００７４】一方、Ａレジスタが［０］でないときは新
たなキーオフがあると判断してステップＳ７４でＫＥＮ
ＳＴレジスタとＡレジスタの反転値とのアンド論理（論
理積）を取り、その結果を今回のＫＥＮＳＴレジスタの
内容として記憶する。これにより、ＫＥＮＳＴレジスタ
には直前にスキャンされた新たなオン／オフデータ（ス
キャンデータ）が追加して一時記憶される。すなわち、
現在のキーのオン／オフの状態を示しているデータが記
憶される。

【００７５】次いで、ステップＳ７５でＡレジスタの各
ビットの値を左にシフトさせ、キャリーがあれば（ステ
ップＳ７６）、すなわち“１”が立っているビット（新
たに離鍵されたキーに対応）があれば、そのキーＮＯ．
を計算する（ステップＳ７７）。“１”が立っているビ
ットがなければステップＳ７５に戻って再び各ビットの
値を左にシフトさせ、同様にキャリーがあれば、そのキ
ーＮＯ．を計算する。したがって、８個のビット全てに
ついてキャリーの有無が判断される。

【００７６】次いで、ステップＳ７８でポインタｍを
［０］に戻し、ステップＳ７９でＣＮＴＫＥＹＮＯ
（ｍ）＝キーＮＯ．であるか否かを判別する。これは、
新たにキーオフしたキーＮＯ．を探すためである。ｍ＝
［０］のときＣＮＴＫＥＹＮＯ（ｍ）の値が新たなキー
オフのキーＮＯ．と異なれば、ステップＳ８０でｍ＝
［７］であるか否かを判別し、ＮＯのときはｍをインク
リメントし（ステップＳ８１）、ステップＳ７９に戻
る。

【００７７】このようにして新たにキーオフしたキーＮ
Ｏ．を探す処理を行い、８チヤンネルの全てのキーＮ
Ｏ．のうち新たにキーオフしたものがなければ、誤動作
としてステップＳ８４に進む。

【００７８】一方、新たにキーオフしたキーＮＯ．が見
つかると（ステップＳ７９でＹＥＳのとき）、ステップ
Ｓ８２でＣＮＴＫＥＹＮＯ（ｍ）レジスタを［０］に戻
し、ステップＳ８３でキーＮＯ．をオフコマンドと共に
リングバッファに書き込み、ステップＳ８４に進む。

【００７９】ステップＳ８４では、再びＡレジスタが
［０］であるか否を判別し、［０］でなければ、まだ新
たなキーオフがあると判断してステップＳ７５に進んで
同様にビットシフト処理を行ってキャリーの有無を判断
する。これにより、次のキャリーが判別される。また、
ステップＳ８４でＡレジスタが［０］であれば、新たな
キーオフはもうないと判断してリターンする。

【００８０】このようにして新たにキーオフしたキーＮ
Ｏ．があれば、そのキーに対応するキーＮＯ．が消音命
令に対応するオフコマンドと共にリングバッファに書き
込まれて消音処理が行われる。これにより、音源システ
ム５０による楽音信号の生成が停止され、サウンドの発
生が停止する。

【００８１】このように、本実施例ではキーコモン線は
スイッチマトリクス回路１の単一の第１走査信号出力線
ＫＯＦおよび単一の第２走査信号出力線ＫＯＳの２本の
みで、これらによって第１スイッチ（ＸＸＦ）および第
２スイッチ（ＸＸＳ）が交互に走査され、押鍵速度が検
出される。そして、第１走査信号出力線ＫＯＦにはダイ
オード２ａがあるので、押鍵誤検出が発生しない。

【００８２】一方、第２走査信号出力線ＫＯＳにはダイ
オードはないが、構造上、第１スイッチ（ＸＸＦ）は第
２スイッチ（ＸＸＳ）より必ず先にオンするので、結
局、第２走査信号出力線ＫＯＳにダイオードがなくても
押鍵誤検出が発生しない。

【００８３】したがって、押鍵誤検出を防止しつつ、従
来装置に比べてダイオードの数をほぼ半減させることが
できる。その結果、ダイオードについての部品費用や製
造費用を低減することができるとともに、さらにスイッ
チ用接点やダイオードを配置するためのＰＣＢ（プリン
ト回路基板）の面積も小さくすることができ、コストの
大幅な低減を図ることができる。

【００８４】なお、本発明の範囲内で種々の変形が可能
である。例えば、演奏操作を検出する鍵盤のタイプは限
定されず、本発明の目的に沿ったものであれは、どのよ
うなタイプでもよい。

【００８５】

【発明の効果】本発明によれば、キーコモン線を２本の
第１走査信号出力線および第２走査信号出力線のみと
し、これらによって第１スイッチおよび第２スイッチを
交互に走査して押鍵速度を検出しているので、押鍵誤検
出を防止しつつ、従来よりもダイオードの数をほぼ半減
させることができ、ダイオードについての部品費用や製
造費用を低減することができる。また、接点やダイオー
ドを配置するためのＰＣＢ（プリント回路基板）の面積
も小さくすることができ、コストの大幅な低減を図るこ
とができる。

【図面の簡単な説明】

【図１】本発明に係る操作速度検出装置を適用した電子
楽器の一実施例の回路図である。

【図２】同実施例における第１、第２スイッチの接点の
回路図である。

【図３】同実施例の鍵盤の断面構造を示す図である。

【図４】同実施例のマイクロコンピュータに設けられた
レジスタ群を示す図である。

【図５】同実施例のマイクロコンピュータによる全体処
理のフローチャートである。

【図６】同実施例のタイマ割込み処理を示すフローチャ
ートである。

【図７】同実施例の第２スイッチスキャン処理のサブル
ーチンを示すフローチャートである。

【図８】同実施例のカウントアップ処理のサブルーチン
を示すフローチャートである。

【図９】同実施例の第１スイッチスキャン処理のサブル
ーチンを示すフローチャートである。

【図１０】同実施例のオフチェック処理のサブルーチン
を示すフローチャートである。

【図１１】従来の電子楽器の操作速度検出装置の鍵盤の
構成を示す図である。

【図１２】従来の電子楽器の操作速度検出装置の押鍵検
出スイッチの接点の回路図である。

【符号の説明】

１スイッチマトリクス回路２ａ、３ａ接点２ｂ、２５ダイオード１１鍵盤シャーシ１２鍵１３回路基板１４第１ゴム接点スイッチ１５第２ゴム接点スイッチ１６、１７押圧突起２３走査信号入力線４０マイクロコンピュータ５０音源システムＫＩＸ（ＫＩ０〜ＫＩ６０）走査信号入力線ＫＯＦ第１走査信号出力線ＫＯＳ第２走査信号出力線ＸＸＦ第１スイッチＸＸＳ第２スイッチ

Claims

【特許請求の範囲】

【請求項１】各演奏操作子に設けられ、この演奏操作
子の操作によって順次オン作動する複数個の第１および
第２スイッチ手段と、前記同一の演奏操作子内に設けられた前記第１および第
２スイッチ手段は、同一の走査信号入力線に接続される
とともに、該走査信号入力線は前記演奏操作子に対応す
る数だけ配置され、さらに前記第１スイッチ手段のそれ
ぞれはダイオードを介して単一の第１走査信号出力線に
接続され、前記第２スイッチ手段のそれぞれは直接単一
の第２走査信号出力線に接続されるように構成されたス
イッチマトリクス手段と、このスイッチマトリクス手段内の第１および第２走査信
号出力線に交互に走査信号を出力するとともに、前記走
査信号入力線から前記走査信号を受け取ることにより、
前記複数個の第１および第２スイッチ手段のいずれがオ
ン状態にあるかを判別する走査手段と、この走査手段により同一演奏操作子内に設けられた前記
第１および第２スイッチ手段が共にオン状態と判別され
たときに、そのオン時間差に対応する値を計測する計測
手段と、を備えたことを特徴とする電子楽器の操作速度検出装
置。