JPH05167450A

JPH05167450A - アナログ・デジタル変換回路

Info

Publication number: JPH05167450A
Application number: JP3350169A
Authority: JP
Inventors: Takashi Katagiri; 崇片桐
Original assignee: Sankyo Seiki Manufacturing Co Ltd
Current assignee: Nidec Instruments Corp
Priority date: 1991-12-10
Filing date: 1991-12-10
Publication date: 1993-07-02
Also published as: DE4241702A1

Abstract

(57)【要約】【目的】アナログ信号を一定周波数で一定振幅の三角波
と比較してＰＷＭ信号に変換するコンパレータと、ＰＷ
Ｍ信号の正又は負の区間を計測してデジタル信号に変換
するカウンタとを有してなるアナログ・デジタル変換回
路において、分解能を高くすると共に、ノイズの影響を
受けにくくする。【構成】カウンタ３１によるＰＷＭ信号９の現在の計測
値と少なくとも一つ前の計測値とを加算した値をデジタ
ル出力とする。ＰＷＭ信号９の（正区間）／（全周期）
又は（負区間）／（全周期）あるいはそれらの定数倍の
区間を計測してデジタル信号に変換してもよい。ＰＷＭ
信号の現在の計測値と少なくとも一つ前の計測値は、Ｐ
ＷＭ信号のデューティに対応するデータから、一定電圧
と三角波を比較して得られる矩形波のデューティに対応
するデータを引くことによって得てもよい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばモータ制御回路
等に用いるのに適したアナログ・デジタル変換回路に関
する。

【０００２】

【従来の技術】例えば、モータ制御回路等では、マイク
ロプロセッサを用いてソフトウエアによる制御を行うよ
うにしたものがある。このようなソフトウエアによるモ
ータ制御回路によれば、アナログ・デジタルコンバータ
ＩＣを用いているため、コスト高になるという難点があ
り、また、アナログ・デジタルコンバータＩＣとマイク
ロプロセッサ間はそのビット数に応じて多数の線で接続
する必要があるため、マイクロプロセッサの入出力ポー
トがアナログ・デジタルコンバータＩＣからの線で占有
されてしまい、マイクロプロセッサを有効に利用するこ
とができないという問題もある。

【０００３】そこで本出願人は、アナログ信号である指
令信号を一定周波数で一定振幅の三角波と比較してパル
ス幅変調信号に変換するコンパレータと、上記パルス幅
変調信号の正又は負の区間だけクロックパルスをカウン
トしてデジタル信号に変換するカウンタとを用いること
により、アナログ・デジタルコンバータＩＣを不要にし
たアナログ・デジタル変換回路に関して先に特許出願し
た。特願平３−１０９７９９号にかかる発明がそれであ
る。

【０００４】本出願人はまた、上記出願にかかる発明を
基礎にして、パルス幅変調信号の（正の区間）／（全周
期）あるいはその定数倍又は（負の区間）／（全周期）
あるいはその定数倍によってデジタルデータを求めるよ
うにし、これによって温度変化や経年変化等による変換
精度の低下を防止することができるアナログ・デジタル
変換回路に関して先に特許出願した。特願平３−１０９
８００号にかかる発明がそれである。

【０００５】本出願人はさらに、三角波の直流分が温度
により変化しても、また、コンパレータのオフセット電
圧が温度により変化しても、デジタル出力データが変化
することのないようにするために、パルス幅変調信号の
デューティに対応するデータから、一定電圧と三角波を
比較して得られる矩形波のデューティに対応するデータ
を引くようにしたアナログ・デジタル変換回路に関して
先に特許出願した。特願平３−１３７２１９号にかかる
発明がそれである。

【０００６】

【発明が解決しようとする課題】本発明は、上記各出願
にかかる発明をさらに改良したものである。すなわち、
上記各出願にかかる発明によれば、分解能が必ずしも充
分でない場合がある。特にパルス幅変調信号の正又は負
の区間において計測されるクロックパルスの数が少ない
と、分解能が悪くなる。例えば、パルス幅変調のキャリ
ア周波数に対して、マイクロプロセッサの内部周波数を
上げられない場合、所望の分解能が得られないという問
題があった。また、上記各出願にかかる発明によれば、
三角波発生回路やコンパレータのプラスおよびマイナス
直流電源および接地端子にノイズが乗ると、コンパレー
タの参照電圧および入力電圧が変動してパルス幅変調信
号のデューティが変動し、デジタル変換出力が変動する
という問題があった。特に、電源として低コストのスイ
ッチング電源を用いている場合はノイズの影響を受けや
すかった。

【０００７】本発明は、このような問題点を解消するた
めになされたもので、アナログ信号を一定周波数で一定
振幅の三角波と比較してパルス幅変調信号に変換するコ
ンパレータと、パルス幅変調信号の正又は負の区間を計
測してデジタル信号に変換するカウンタとを有してなる
アナログ・デジタル変換回路において、分解能を高くす
ることができると共に、ノイズの影響を受けにくいアナ
ログ・デジタル変換回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、アナログ信号
を一定周波数で一定振幅の三角波と比較してパルス幅変
調信号に変換するコンパレータと、パルス幅変調信号の
正又は負の区間を計測してデジタル信号に変換するカウ
ンタとを有し、カウンタによるパルス幅変調信号の現在
の計測値と少なくとも一つ前の計測値とを加算した値を
デジタル出力とすることを特徴とする。

【０００９】パルス幅変調信号の現在の計測値と複数個
前までの計測値とを加算した値をデジタル出力としても
よく、デジタル出力を、パルス幅変調信号に同期させて
得るようにしてもよい。デジタル出力は一定期間毎計算
し、出力してもよい。また、パルス幅変調信号の（正の
区間）／（全周期）あるいはその定数倍をデジタル出力
としてもよく、また、パルス幅変調信号の（負の区間）
／（全周期）あるいはその定数倍をデジタル信号出力と
してもよい。さらに、パルス幅変調信号のデューティに
対応するデータから、一定電圧と三角波を比較して得ら
れる矩形波のデューティに対応するデータを引くことに
よってデジタル出力を得るようにしてもよい。

【００１０】

【作用】コンパレータでアナログ信号と三角波とを比較
することにより指令信号レベルに応じたパルス幅変調信
号に変換し、このパルス幅変調信号の正又は負の区間だ
けカウンタで計測することによってデジタル信号を得
る。このデジタル信号は、アナログ信号レベルに対応し
ている。カウンタによるパルス幅変調信号の現在の計測
値と少なくとも一つ前の計測値とを加算することによ
り、カウント値が少なくとも約２倍になり、分解能が約
２倍に向上する。カウンタによるパルス幅変調信号の現
在の計測値と少なくとも一つ前の計測値とを加算するこ
とによってローパスフィルタとしての機能をもたせるこ
とになり、耐ノイズ性が向上する。

【００１１】

【実施例】以下、図面を参照しながら本発明にかかるア
ナログ・デジタル変換回路の実施例について説明する。
図１において、アナログ信号である速度指令電圧７はロ
ーパスフィルタ１に入力され、ローパスフィルタ１の出
力と三角波８がコンパレータ２に入力される。コンパレ
ータ２の出力は、タイマ３１を内蔵するマイクロプロセ
ッサ３に入力される。マイクロプロセッサ３は、タイマ
３１が有するカウンタにて内部クロックパルスを利用し
て速度指令電圧に対応したデジタル信号を得ると共に、
エンコーダ６からのモータ５の回転速度信号と上記デジ
タル信号の偏差がゼロとなるようにインバータ４を制御
するようになっている。

【００１２】次に、図２を併せて参照しながら上記実施
例の動作を詳細に説明する。速度指令電圧７は図２
（ａ）に示すようにノイズその他の高調波成分を含んで
いる。この速度指令電圧７はローパスフィルタ１に通す
ことによって高調波成分が除去されたローパスフィルタ
出力となる（図２（ｂ）の符号７１参照）。

【００１３】指令電圧７のローパスフィルタ出力７１
は、コンパレータ２によって一定周波数で一定振幅の三
角波８と比較される。図２（ｂ）に示すように、指令電
圧７のローパスフィルタ出力７１はそのレベルに応じて
三角波８を横切るレベル位置が異なる。そのため、コン
パレータ２の出力は、指令電圧７のローパスフィルタ出
力７１のレベルに応じた図２（ｃ）に示すようなパルス
幅変調（以下「ＰＷＭ」という）信号９となる。言い替
えれば、ＰＷＭ信号９の「Ｈ」（以下「正」という）区
間の幅が指令電圧７の大小を表すことになる。

【００１４】マイクロプロセッサ３の内蔵タイマ３１が
有するカウンタは、図２（ｄ）に示すような一定周波数
の内部クロックパルスをカウントする。上記内蔵カウン
タは、図２（ｅ）に示すようにＰＷＭ信号９の正区間の
上記内部クロックパルスをカウントし、図２（ｆ）に示
すようにＰＷＭ信号９の立下りエッジで「ＴＩＭＥＲ」
というバッファにそのカウント値を格納し、割込み要求
を発生してカウント値をクリアするように初期設定され
ている。上記カウンタのカウント値はデジタル信号であ
る。カウンタバッファには図２（ｇ）に示すようにＰＷ
Ｍ信号９の立下りでのカウント値が記憶される。

【００１５】上記割込み要求が受け付けられた場合の処
理は、図３に示すような手続を経て行われる。すなわ
ち、Ｔｈ（ｎ）という名前のＲＡＭのデータをＴｈ
（ｎ−１）という名前のＲＡＭへコピー、ＴＩＭＥＲ
というバッファのカウント値をＴｈ（ｎ）という名前の
ＲＡＭへコピーし、Ｔｈ（ｎ）という名前のＲＡＭの
データとＴｈ（ｎ−１）という名前のＲＡＭのデータを
足してＲＥＦという名前のＲＡＭへコピーする。割込み
から戻った時点では、Ｔｈ（ｎ）には現在のＰＷＭ信号
の正区間の計測データが、Ｔｈ（ｎ−１）にはＰＷＭ信
号の直前の正区間の計測データが、ＲＥＦには両者の和
が格納されている。この実施例では、ＲＥＦの値をアナ
ログ・デジタル変換回路出力として使用することを特徴
とする。これに対して前記各出願にかかる発明では、Ｔ
ＩＭＥＲの値をアナログ・デジタル変換回路出力として
使用していた。

【００１６】このように、図２（ａ）に示すアナログ信
号である速度指令電圧７は図２の（ｂ）から（ｇ）に至
る一連の動作を経てデジタル信号に変換され、このデジ
タル信号であるカウンタバッファＲＥＦの値を速度指令
値としてソフトウエアによる速度制御に供する。すなわ
ち、マイクロプロセッサ３は、デジタル変換された上記
速度指令値とエンコーダ６からのモータ５の回転速度と
の偏差を演算し、偏差がゼロとなるようにインバータ４
を制御する。

【００１７】上記実施例のように、タイマ３１が有する
カウンタの現在の計測値と前回の計測値とを加算した値
をデジタル出力とすることにより、アナログ・デジタル
変換回路出力の分解能が向上する。以下、図４、図５を
参照しながらその理由を詳細に説明する。説明を判り易
くするために、図４に示すように、内部クロックは１Ｈ
ｚ、三角波の周波数は２．５Ｈｚとする。また、内部ク
ロックと三角波は非同期なので必ずしも図４のようには
ならないが、説明しやすい場合を選んで図示している。
図４の（ａ）はマイクロプロセッサの内部クロック、
（ｂ）〜（ｇ）はＰＷＭ信号で、それぞれデューティが
９０％、８０％、５０％、３０％、１０％、５％の場合
を示す。（ｂ）〜（ｇ）の波形上の丸印は、内部クロッ
クによりサンプリングされたデータを示す。また、
（ｂ）〜（ｇ）の各１段目に示す数字は正区間のカウン
ト値を、２段目の数字は前回のカウント値（図３のＴｈ
（ｎ−１）に相当）と今回のカウント値（図３のＴｈ
（ｎ）に相当）を足した値（図３のＲＥＦに相当）を示
す。

【００１８】ここで、図４の（ｂ）を例にとって説明す
ると、ＰＷＭ信号のデューティが９０％のとき正区間の
カウント値は２又は３となる。また、前回のカウント値
と今回のカウント値を足した値は５である。以下、
（ｃ）から（ｇ）へとデューティが小さくなるに従って
正区間のカウント値は次第に小さくなり、ついには０と
なり、前回のカウント値と今回のカウント値を足した値
も０となる。従って、ＰＷＭ信号のデューティに対応し
て正区間のカウント値は３から０までの４個の値をとり
うる。これに対して正区間を前後２回足した値は５から
０までの６個の値をとりうる。つまり、２回足した場合
は、足さない場合よりもより多くの値をとりうるので、
デジタル出力として分解能が１．５倍向上していること
がわかる。

【００１９】図５は、内部クロックを１Ｈｚ、三角波を
１１Ｈｚとして、両者の周波数が離れた場合を示す。Ｐ
ＷＭ信号の正区間のカウント値は１１から０までの１２
個の値を、前後２回足した値は２１から０までの２２個
の値をとりうる。従って、足した値を用いることによ
り、分解能は２２／１２≒１．８３倍向上している。こ
のようにして、内部クロックと三角波の周波数の差が広
がるほど、正区間１回のみの値のとりうる範囲と、正区
間を前後２回足した値のとりうる範囲との比は２に近づ
いていく。すなわち、前後を足した値を用いることによ
り、分解能は約２倍となる。実用上は、内部クロックは
数ＭＨｚ、三角波の周波数は数百Ｈｚから数ＫＨｚが選
ばれる。

【００２０】前記実施例のように、タイマ３１が有する
カウンタの現在の計測値と前回の計測値とを加算した値
をデジタル出力とすることにより、ローパスフィルタと
して動作することになり、耐ノイズ性を向上させること
ができる。以下、その理由を説明する。デジタル信号処
理の技術分野では、ある一定周期ごとに入力される数値
の前回の値と今回の値を足して出力する操作を「１次の
ＦＩＲフィルタ」と呼んでおり、ローパスフィルタとし
て機能することが知られている。ＦＩＲとは、ファイナ
イト・インパルス・レスポンス(finite impulse respon
se)のことである。ＦＩＲフィルタは図６に示すブロッ
ク図で表現される。図６のＺ￣¹は、前回の値を記憶し
ておく機能を示す。

【００２１】さて、前記実施例では、前後２回の計測値
を加算する操作がＰＷＭ信号の立ち下がり毎の割込み処
理で行われ、必ずしも一定間隔で行われるものではない
から、ある一定周期ごとにデータを加算する上記ＦＩＲ
フィルタと完全に一致するものではない。しかし、ＰＷ
Ｍ信号のデューティ変化が小さい場合（アナログ・デジ
タル変換回路への入力信号の振幅が小さい場合）は、ほ
ぼ一定周期ごとに前回データと今回データを足すことに
なり、ＦＩＲフィルタと同じ機能を果たすといえる。よ
って、足算操作することにより、高い周波数のノイズを
低減する効果がある。

【００２２】前記実施例では、図２（ｃ）（ｄ）（ｅ）
に示すようにＰＷＭ信号の正の区間でクロックパルスを
カウントしていたが、ＰＷＭ信号の「Ｌ」（以下「負」
という）の区間でクロックパルスをカウントするように
してもよい。この場合は指令電圧が高いときはカウント
値が小さくなる。

【００２３】前記実施例では、ＰＷＭ信号の立下り信号
ごとの割込み処理によって前回のデータと今回のデータ
の足算を行っていたが、アナログ・デジタル変換回路の
出力をＰＷＭ信号の立下り信号ごとに使用しない場合に
は、ＰＷＭ信号の立下りの割込み処理で足算を行う必要
はない。例えば、アナログ・デジタル変換回路の出力を
１ｍｓｅｃ毎に使用したい場合は、１ｍｓｅｃ毎の処理
で足算を行えばよい。この１ｍｓｅｃ毎の処理は割込み
処理としてもよいし、時間管理が厳しくない場合は割込
みではなく一定周期のルーチンで処理してもよい。図７
は１ｍｓｅｃ毎の処理で足算を行う場合の例を示す。図
７（ａ）に示すように、Ｔｈ（ｎ−１）への前回のデー
タの格納とＴｈ（ｎ）への今回のデータの格納はＰＷＭ
信号立下り割込みで行い、図７（ｂ）に示すように、Ｐ
ＷＭ信号立下り割込み内からＲＥＦを求める処理が１ｍ
ｓｅｃ毎に行われ、全体システムを動かす割り込み処理
へ移動している。足した値であるＲＥＦの値はＰＷＭ信
号の立下り毎に更新されないので、デジタル出力信号の
リアルタイム性は劣ることになるが、アナログ・デジタ
ル変換回路を使用して１ｍｓｅｃ毎にシステムを動かす
出力を得たい場合は、図７に示すソフトウエアで充分で
ある。

【００２４】図７の例では１ｍｓｅｃ毎に前回のデータ
と今回のデータの足算をするようになっていたが、図３
の場合と同じ効果を得るために、三角波の周期とほぼ同
じ期間毎に足算するのが望ましい。実用的には、両者の
比が１／４〜４程度になるように設計する。また、ＰＷ
Ｍ信号の正区間を正確に計測するために、図７の（ｂ）
に示す処理の割込み優先度は（ａ）に示す処理の割込み
優先度よりも低い方がよい。すなわち、ＰＷＭ信号の立
下りで必ず割込みが入るように条件設定する。また、同
じ理由から、（ｂ）の処理は多重割込みを許可するよう
に設定した方がよい。

【００２５】これまで説明した実施例では、カウンタに
よるＰＷＭ信号の正又は負の区間の前後２回の計測デー
タを足していたが、前後３回の計測データを足してもよ
い。この例を図８、図９に示す。図９に示すように、内
部クロックが１Ｈｚ、三角波が３／１０Ｈｚとする。１
回のみの計測データは０から４の５個の値を取りうる
が、３回足した値は０から１０の１１個の値を取ること
になり、分解能が２．２倍に向上している。前述のよう
に、内部クロックと三角波の周波数の差が大きくなれば
なるほど、分解能が向上し、分解能が３倍に近づいてい
く。このとき、ＰＷＭ信号立下り割込み処理は図８に示
すようになる。この場合も図７に示すようにＲＥＦを求
める処理を別の処理ルーチンにもっていってもよい。

【００２６】また、前後の計測データを４回足し、さら
に５回足すことも可能であるが、足す回数を多くする
と、割込み処理の時間が長くなるし、アナログ・デジタ
ル変換回路としての応答時間が長くなる、というような
理由から、２回から４回足すのが実用的である。

【００２７】これまでの実施例では、ＰＷＭ信号の正区
間又は負区間のみの計測データを足してデジタル出力と
していたが、特願平３−１０９８００号にかかる発明の
ように、三角波の周波数の変化を補償することを目的と
して、ＰＷＭ信号の（正区間）／（全周期）あるいは
（負区間）／（全周期）又はこれらの定数倍の区間を計
測するようにしたものを本願発明に応用してもよい。図
１０（ａ）（ｂ）（ｃ）はこの各種実施例を示してお
り、図１１は図１０（ａ）の例の動作を示す。

【００２８】まず、図１０（ａ）の例について説明す
る。ＰＷＭ信号はマイクロプロセッサ３に内蔵されてい
るタイマ１とタイマ２に入力される。符号３１ａはタイ
マ１を、符号３１ｂはタイマ２を示す。タイマ１ではＰ
ＷＭ信号の正の区間を、タイマ２では負の区間を内部ク
ロックにより計測する。タイマ１のカウンタ１は、ＰＷ
Ｍ信号が正のときだけ内部クロックをカウントし、ＰＷ
Ｍ信号の立下りでそのカウント値をＴＩＭＥＲ１という
名前のバッファへ格納し、タイマ１割込み要求を発生
し、カウント値をクリアする操作を行うよう初期設定さ
れている。タイマ２のカウンタ２は、ＰＷＭ信号が負の
ときだけ内部クロックをカウントし、ＰＷＭ信号の立上
りでそのカウント値をＴＩＭＥＲ２という名前のバッフ
ァへ格納し、タイマ２割込み要求を発生し、カウント値
をクリアする操作を行うよう初期設定されている。従っ
て、常に最新の正区間の計測値がＴＩＭＥＲ１に格納さ
れており、負区間の計測値がＴＩＭＥＲ２に格納されて
いる。

【００２９】次に、上記タイマ２のＰＷＭ信号立上りで
の割込み処理について図１２（ｂ）を参照しながら説明
する。ます、Ｔｌ（ｎ）という名前のＲＡＭデータをＴ
ｌ（ｎ−１）という名前のＲＡＭへコピーする。次に、
ＴＩＭＥＲ２の値をＴｌ（ｎ）へコピーする。そしてＴ
ｌ（ｎ）とＴｌ（ｎ−１）の値を足してＴＬという名前
のＲＡＭへ格納する。従って、ＴＬは、ＰＷＭ信号の負
区間の今回のカウント値Ｔｌ（ｎ）と前回のカウント値
Ｔｌ（ｎ−１）を加えた値が立上りエッジ毎に更新され
て格納されている。図１１（ｇ）はこの様子を示す。

【００３０】次に、ＰＷＭ信号立下りでのタイマ１の割
込み処理について説明する。図１２（ａ）の上から３行
目までの処理は図１２（ｂ）の処理と同等であり、ＰＷ
Ｍ信号の正の区間について同じ処理を行っているだけで
ある。図１２（ｂ）の４行目は、今求めたＴＨ、すなわ
ち今回の正区間のカウント値Ｔｈ（ｎ）と前回のカウン
ト値Ｔｈ（ｎ−１）を加えた値と、タイマ２割込み処理
でえられたＴＬを用いて、（正の区間）×（定数Ｋ）／
（全周期）の計算を行い、ＲＥＦという名前のＲＡＭへ
格納している。なお、定数Ｋは、マイクロプロセッサの
構成上、処理が簡単な２⁸＝２５６又は２¹⁶＝６５５３
６を使用することが実用的である。ここで、正の区間も
全周期も２回足したデータを使用しており、正の区間の
みでなく全周期に対してもノイズ低減効果が得られる。
なお、ＴＨ，ＴＬ，ＲＥＦを求める行は、タイマ１、タ
イマ２の割込み処理ではなく、図７のように別の処理ル
ーチンへもっていってもよい。

【００３１】なお、上記全周期は必ずしも２回足した値
を使用しなくてもよい。このとき、正区間のみ２回足し
た値を用いるが、これによっても分解能向上とノイズ低
減の効果は得られる。具体的には、図１２（ａ）でＲＥ
Ｆを求めるとき、ＲＥＦ←（ＴＨ×Ｋ）／〔｛ＴＨ（ｎ）＋Ｔｌ（ｎ）｝
×２〕とすればよい。Ｔｈ（ｎ−１）、Ｔｌ（ｎ−１）を分母
に使っていないので、全周期データは１回のみの値とな
っている。

【００３２】次に、図１０（ｂ）の実施例を図１３、図
１４と併せて説明する。タイマ１ではＰＷＭ信号の正区
間を計測し、タイマ２ではＰＷＭ信号の全周期を計測す
る。従って、タイマ１のカウンタ１は図１３（ｄ）の動
作を、タイマ２のカウンタ２は図１３（ｅ）の動作を行
うよう初期設定されている。図１３（ｅ）ではＰＷＭ信
号の立上りで全周期の計測が完了するように設定されて
いるが、立下りで完了するように設定してもよい。タイ
マ１はＰＷＭ信号立下り毎に正区間のカウント値を「Ｔ
ＩＭＥＲ１」というバッファに格納する。タイマ２はＰ
ＷＭ信号立上り毎に全周期のカウント値を「ＴＩＭＥＲ
２」というバッファに格納する。

【００３３】図１４（ｂ）は上記タイマ２の割込み処理
を示す。ＰＷＭ信号の立上り毎に図１４（ｂ）の割込み
要求がなされ、Ｔａｌｌ（ｎ−１）へＴａｌｌ（ｎ）の
値をコピーし、バッファ「ＴＩＭＥＲ２」の値をＴａｌ
ｌ（ｎ）にコピーし、Ｔａｌｌ（ｎ）とＴａｌｌ（ｎ−
１）を足したものをＴＡＬＬとする。ＴＡＬＬには今回
の全周期のカウント値と前回のカウント値を足したもの
が格納されることになる。

【００３４】図１４（ａ）は前記タイマ１の割込み処理
を示す。ＰＷＭ信号の立下り毎に図１４（ａ）の割込み
要求がなされ、Ｔｈ（ｎ−１）へＴｈ（ｎ）の値をコピ
ーし、バッファ「ＴＩＭＥＲ１」の値をＴｈ（ｎ）へコ
ピーし、Ｔｈ（ｎ）とＴｈ（ｎ−１）を足したものをＴ
Ｈとする。これらの処理により、ＴＨには今回の正区間
のカウント値と前回の正区間のカウント値を足したもの
が格納されることになる。図１４（ａ）の第４行目で
は、ＴＨと定数Ｋ（一般的にこの定数Ｋは図１０（ａ）
の場合と同様に２５６や６５５３６を使用する）を掛
け、掛けた値をＴＡＬＬで割り、その結果をＲＥＦに代
入し、アナログ・デジタル変換回路出力とする。なお、
図１４でＴＨ，ＴＡＬＬ，ＲＥＦを求める行は、タイマ
１やタイマ２の割込みの処理ではなく、図７のように別
の処理ルーチンへもっていってもよい。

【００３５】以上説明した図１０（ｂ）、図１２ないし
図１４に示す実施例においても、ＰＷＭ信号の正区間、
全周期共に前回と今回のデータを足した値を使用してお
り、分解能向上、ノイズ低減の効果を得ている。

【００３６】次に、図１０（ｃ）に示す実施例について
図１５、図１６を併せて参照しながら説明する。この実
施例では、図１０（ｃ）に符号３１で示すように、マイ
クロプロセッサ３は１個のタイマ１のみを内蔵してお
り、このタイマ１でＰＷＭ信号の正区間と負区間の両方
を計測する。タイマ１は、ＰＷＭ信号の立上りおよび立
下りでバッファ「ＴＩＭＥＲ１」にカウントした値を格
納し、タイマ１割込み要求を発生し、カウンタ値をクリ
アするように初期設定されている。

【００３７】図１５、図１６は、上記タイマ１の割込み
処理を示す。図１５、図１６に示すように、割込み処理
に入った直後にＰＷＭ信号レベルを判断する。ＰＷＭ信
号が正であれば図１５（ａ）のＡに相当し、今ＰＷＭ信
号立上りで割込み処理に入ってきたことがわかり、バッ
ファ「ＴＩＭＥＲ１」には負区間の計測値が入っている
ことになる。このときＴｌ（ｎ−１）へＴｌ（ｎ）をコ
ピーし、Ｔｌ（ｎ）へバッファ「ＴＩＭＥＲ１」の値を
コピーする。そして、Ｔｌ（ｎ）とＴｌ（ｎ−１）を加
えてＴＬへ格納する。ＴＬには前回の負区間のデータと
今回の負区間のデータを加えたものが常に更新されて代
入されていることになる。

【００３８】また、ＰＷＭ信号のレベルが負であれば図
１５（ａ）のＢに相当し、今ＰＷＭ信号立下がりで割込
み処理に入ってきたことがわかり、バッファ「ＴＩＭＥ
Ｒ１」には正区間の計測値が入っていることになる。こ
のときＴｈ（ｎ−１）へＴｈ（ｎ）をコピーし、Ｔｈ
（ｎ）へバッファ「ＴＩＭＥＲ１」の値をコピーする。
ＴＨには前回の正区間のデータと今回のデータを加えた
ものが常に更新されて代入されていることになる。さら
に、ＴＨとＴＬを足してＴＡＬＬ（周期を２回足したデ
ータ）とし、（ＴＨ×Ｋ）／ＴＡＬＬを実行し、アナロ
グ・デジタル変換回路出力としてＲＥＦを得る。Ｋは、
前述のとおり２５６や６５５３６が選ばれる。なお、Ｔ
Ｈ，ＴＬ，ＴＡＬＬ，ＲＥＦを求める作業は、図７のよ
うに別の処理ルーチンへもっていってもよい。

【００３９】この実施例においても、ＰＷＭ信号の正の
区間、全周期ともに前回のデータと今回のデータを足し
た値を使用しており、分解能向上およびノイズ低減の効
果を得ている。

【００４０】次に、特願平３−１３７２１９号にかかる
発明、すなわち、三角波の直流分が温度により変化して
も、また、コンパレータのオフセット電圧が温度により
変化しても、デジタル出力データが変化することのない
ように、ＰＷＭ信号のデューティに対応するデータか
ら、一定電圧と三角波を比較して得られる矩形波のデュ
ーティに対応するデータを引くようにしたものに本発明
を適用した実施例について説明する。この場合も、これ
まで説明してきた各種のバリエーションに対応して、次
のような選択枝がある。全周期データをタイマ１から得るのか、タイマ２から
得るのか。ＴＨ，ＴＬ，ＴＡＬＬ，ＲＥＦをどの処理ルーチンで
求めるのか。デジタル信号としてＰＷＭ信号の正区間の計測値を使
用するのか、負区間の計測値を使用するのか。全周期データとして１回のみの値を使用するのか、２
回分の値を足した値を使用するのか。矩形波のデューティを基準として使用するわけである
が、正区間のデューティを基準とするのか、負区間のデ
ューティを基準とするのか。

【００４１】ここでは、以下の条件をもつ例について説
明する。タイマ２から全周期を得る。しかも、２回足した値を
得る。ＴＨ₁，ＴＨ₂，ＴＬ₂，ＴＡＬＬ，ＲＥＦはタイマ
１、タイマ２割込み以外のルーチンで計算する。デジタル信号としてＰＷＭ信号の正の区間を計測す
る。全周期データは２回足した値を使用する。矩形波の正区間のデューティを基準として使用する。なお、ＴＨｉ，ＴＬｉの添字ｉは、コンパレータ１によ
りデータなのか、もしくはコンパレータ２によるデータ
なのかを示している。図１７におけるＴｈｉ（），Ｔｌ
ｉ（）の添字ｉも同じ意味である。

【００４２】図１７ないし図２１を参照しながら、上記
の条件をもつ具体例について説明する。図１７に示すよ
うに、符号２１，２２で示す二つのコンパレータ１，２
を有している。一方のコンパレータ１は、ローパスフィ
ルタ１を通った指令信号７と三角波８とを比較してＰＷ
Ｍ信号を得、他方のコンパレータ２は、＋端子が接地さ
れ、−端子に三角波８が入力されることとにより、接地
電圧である０Ｖと三角波８とを比較してデューティが５
０％の矩形波を得る。マイクロプロセッサ３は符号３１
ａ，３１ｂで示す二つのタイマ１，２を内蔵し、一方の
タイマ１は、コンパレータ１の正区間を計測し、他方の
タイマ２はコンパレータ２の正区間および負区間を計測
するようになっている。タイマ１はＰＷＭ信号の立ち下
がりでバッファ「ＴＩＭＥＲ１」へカウント値を格納
し、タイマ１割込みを要求し、かつ、カウンタ１をクリ
アするように設定されている。タイマ２は矩形波の立上
り、立下がり毎にカウント値をバッファ「ＴＩＭＥＲ
２」へ格納し、タイマ２割込みを要求し、かつ、カウン
タ２をクリアするように設定されている。

【００４３】次に、上記割込み処理について図１９を参
照しながら説明する。タイマ１の割込み処理では、図１
９（ａ）のようにＴｈ₁（ｎ−１）へＴｈ₁（ｎ）をコピ
ーし、Ｔｈ₁（ｎ）へＴＩＭＥＲ１の値をコピーして処
理を終了する。Ｔｈ₁（ｎ）にはＰＷＭ信号の今回の正
区間のデータが、Ｔｈ₁（ｎ−１）にはＰＷＭ信号の前
回の正区間のデータが格納されることになる。タイマ２
の割込み処理は、図１９（ｂ）のように、まず、矩形波
のレベルを判断し二つに別れる。矩形波のレベルが
「Ｈ」のときは図１８（ａ）のＡで示すように矩形波の
立上りでの割込みであったことがわかる。従って、ＴＩ
ＭＥＲ２には矩形波の負区間のカウント値が格納されて
いる。従って、Ｔｌ₂（ｎ−１）へＴｌ₂（ｎ）をコピー
し、Ｔｌ₂（ｎ）へＴＩＭＥＲ２をコピーすることによ
り、Ｔｌ₂（ｎ）、Ｔｌ₂（ｎ−１）には今回の矩形波の
負区間のデータと前回のそれが記憶されることになる。
矩形波のレベルが「Ｌ」のときも同様で、Ｔｈ
₂（ｎ）、Ｔｈ₂（ｎ−１）には今回の矩形波の正区間の
データと前回のそれが記憶されることになる。

【００４４】図１９（ｃ）は、アナログ・デジタル変換
回路出力を利用してシステムを動かす割込み処理を示
す。この割込み処理では、ＰＷＭ信号の正区間のデータ
を２回足した値ＴＨ₁、矩形波の正区間のデータを２回
足した値ＴＨ₂、ＰＷＭ信号の負区間のデータを２回足
した値ＴＬ₂、矩形波の周期を２回足した値ＴＡＬＬを
求め、これらを利用してデジタル出力ＲＥＦ、すなわ
ち、（Ｋ×ＴＨ₁）／（ＴＡＬＬ）−（Ｋ×ＴＨ₂）／
（ＴＡＬＬ）＋Ｋ／２−（オフセット補正量）を求め
る。この式は、前記特願平３−１３７２１９号の明細書
に記載した（７）式に対応している。

【００４５】このように、この実施例では、ＰＷＭ信号
の正区間、矩形波の正区間、矩形波の負区間の全てに対
して前後２回足した値を使用しており、これによって、
分解能向上効果とノイズ低減効果を得ることができる。
また、ＰＷＭ信号のデューティに対応する計測値を前後
２回足した値から、矩形波のデューティに対応する矩形
波の正区間および負区間を共に前後２回足した値を引く
ことによって、三角波の直流分の温度変化およびコンパ
レータのオフセットと電圧の温度変化によるデジタル出
力の変動を防止することができる。

【００４６】なお、図２０に示すように、コンパレータ
２の二つの入力端子への入力信号は図１７に示す実施例
とは逆にしてもよい。すなわち、コンパレータ２の＋入
力端子に三角波８を入力し、−入力端子には接地電圧す
なわち０Ｖを入力する。この実施例の動作を図２１に示
す。この例では、矩形波の正負が図１７の実施例とは反
転している点が異なっており、基本的には図１７の例と
同じである。この実施例では、ＰＷＭ信号の正区間のデ
ータを２回足した値ＴＨ₁、矩形波の正区間のデータを
２回足した値ＴＨ₂、ＰＷＭ信号の負区間のデータを２
回足した値ＴＬ₂、矩形波の周期を２回足した値ＴＡＬ
Ｌを求め、これらを利用してデジタル出力ＲＥＦ、すな
わち、（Ｋ×ＴＨ₁）／（ＴＡＬＬ）−（Ｋ×ＴＬ₂）／
（ＴＡＬＬ）＋Ｋ／２−（オフセット補正量）を求め
る。このように、矩形波のデューティをＰＷＭ信号の負
区間のデータを２回足した値ＴＬ₂に基づいて求め、こ
れをＰＷＭ変調信号のデューティから引く点が図１７に
示す実施例と異なっている。

【００４７】以上説明した各実施例は、モータ制御回路
用のアナログ・デジタル変換回路となっていたが、本発
明にかかるアナログ・デジタル変換回路は、モータ制御
回路だけでなく、各種回路に適用可能である。

【００４８】

【発明の効果】本発明によれば、アナログ信号を一定周
波数で一定振幅の三角波と比較してＰＷＭ信号に変換す
るコンパレータと、上記ＰＷＭ信号の正又は負の区間を
計測してデジタル信号に変換するカウンタとを設けるこ
とによって、アナログ・デジタル変換用ＩＣを不要にし
たアナログ・デジタル変換回路において、カウンタによ
る上記ＰＷＭ信号の現在の計測値と少なくとも一つ前の
計測値とを加算した値をデジタル出力とするようにした
ため、アナログ・デジタル変換出力の分解能を向上させ
ることができる。アナログ・デジタル変換出力の分解能
は、ＰＷＭ信号の現在の計測値と複数個前までの計測値
とを加算した値をデジタル出力とすることにより、一層
向上する。また、カウンタによる上記ＰＷＭ信号の現在
の計測値と少なくとも一つ前の計測値とを加算した値を
デジタル出力とすることにより、ローパスフィルタとし
ての機能をもつことになり、ノイズによるデジタル出力
の精度の低下を防止することができる。

【００４９】また、ＰＷＭ信号の（正区間）／（全周
期）、又は（負区間）／（全周期）あるいはこれらの定
数倍の区間を計測してデジタルし信号に変換するように
すれば、デジタル出力データはＰＷＭ信号を得るための
三角波の周波数に依存せず、安定で精度の高いデジタル
変換が可能となる。さらに、ＰＷＭ信号の現在の計測値
と少なくとも一つ前の計測値を足した値を用いて、ＰＷ
Ｍ信号のデューティに対応するデータから、一定電圧と
三角波を比較して得られる矩形波のデューティに対応す
るデータを引くことによって得たデジタル出力は、三角
波の直流分が温度により変化し、また、コンパレータの
オフセット電圧が温度により変化して、ＰＷＭ信号のデ
ューティおよび矩形波のデューティが変化しても、これ
らの変化分がキャンセルされ、温度変化による誤差のな
い高精度のアナログ・デジタル変換回路出力を与えるこ
とができる。

【図面の簡単な説明】

【図１】本発明にかかるアナログ・デジタル変換回路の
一実施例を示すブロック図。

【図２】同上実施例の動作を示すタイミングチャート。

【図３】同上実施例における割込み動作を示すフローチ
ャート。

【図４】上記実施例の分解能向上効果を一定の条件のも
とで示す波形図。

【図５】上記実施例の分解能向上効果を別の条件のもと
で示す波形図。

【図６】上記実施例がローパスフィルタとして機能する
ことを示す等価回路図。

【図７】本発明にかかるアナログ・デジタル変換回路の
別の実施例の割込み動作を示すフローチャート。

【図８】本発明にかかるアナログ・デジタル変換回路の
さらに別の実施例の割込み動作を示すフローチャート。

【図９】同上実施例の分解能向上効果を一定の条件のも
とで示す波形図。

【図１０】本発明にかかるアナログ・デジタル変換回路
のさらに別の各種実施例を示すブロック図。

【図１１】図１０（ａ）の実施例の動作を示すタイミン
グチャート。

【図１２】同上実施例の割込み動作を示すフローチャー
ト。

【図１３】図１０（ｂ）の実施例の動作を示すタイミン
グチャート。

【図１４】同上実施例の割込み動作を示すフローチャー
ト。

【図１５】図１０（ｃ）の実施例の動作を示すタイミン
グチャート。

【図１６】同上実施例の割込み動作を示すフローチャー
ト。

【図１７】本発明にかかるアナログ・デジタル変換回路
のさらに別の実施例を示すブロック図。

【図１８】同上実施例の動作を示すタイミングチャー
ト。

【図１９】同上実施例の各種割込み動作を示すフローチ
ャート。

【図２０】本発明にかかるアナログ・デジタル変換回路
のさらに別の実施例を示すブロック図。

【図２１】同上実施例の動作を示すタイミングチャー
ト。

【符号の説明】

２コンパレータ７アナログ信号８三角波９パルス幅変調信号３１カウンタ３１ａカウンタ３１ｂカウンタ

Claims

【特許請求の範囲】

【請求項１】アナログ信号を一定周波数で一定振幅の
三角波と比較してパルス幅変調信号に変換するコンパレ
ータと、上記パルス幅変調信号の正又は負の区間を計測
してデジタル信号に変換するカウンタとを有してなるア
ナログ・デジタル変換回路であって、上記カウンタによ
る上記パルス幅変調信号の現在の計測値と少なくとも一
つ前の計測値とを加算した値をデジタル出力とすること
を特徴とするアナログ・デジタル変換回路。
【請求項２】パルス幅変調信号の現在の計測値と複数
個前までの計測値とを加算した値をデジタル出力とした
請求項１記載のアナログ・デジタル変換回路。
【請求項３】デジタル出力を、パルス幅変調信号に同
期させて得る請求項１記載のアナログ・デジタル変換回
路。
【請求項４】パルス幅変調信号を一定期間毎計測する
請求項１記載のアナログ・デジタル変換回路。
【請求項５】パルス幅変調信号の（正の区間）／（全
周期）あるいはその定数倍をデジタル出力として得るア
ナログ・デジタル変換回路であって、正の区間のデータ
として請求項１記載のデジタル出力を使用するアナログ
・デジタル変換回路。
【請求項６】パルス幅変調信号の（負の区間）／（全
周期）あるいはその定数倍をデジタル出力として得るア
ナログ・デジタル変換回路であって、負の区間のデータ
として請求項１記載のデジタル出力を使用するアナログ
・デジタル変換回路。
【請求項７】カウンタによるパルス幅変調信号の現在
の計測値と少なくとも一つ前の計測値は、パルス幅変調
信号のデューティに対応するデータから、一定電圧と三
角波を比較して得られる矩形波のデューティに対応する
データを引くことによってデジタル出力を得るアナログ
・デジタル変換回路であって、少なくともパルス幅変調
信号デューティの分子は、請求項１記載のデジタル出力
を使用して得るアナログ・デジタル変換回路。