JPH05174008A - Information processor - Google Patents

Information processor

Info

Publication number
JPH05174008A
JPH05174008A JP3342876A JP34287691A JPH05174008A JP H05174008 A JPH05174008 A JP H05174008A JP 3342876 A JP3342876 A JP 3342876A JP 34287691 A JP34287691 A JP 34287691A JP H05174008 A JPH05174008 A JP H05174008A
Authority
JP
Japan
Prior art keywords
address
information
software
cpu
dictionary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3342876A
Other languages
Japanese (ja)
Inventor
Mikio Ito
幹雄 伊東
Yuuichi Hataguchi
祐一 畑口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3342876A priority Critical patent/JPH05174008A/en
Publication of JPH05174008A publication Critical patent/JPH05174008A/en
Pending legal-status Critical Current

Links

Landscapes

  • Machine Translation (AREA)
  • Document Processing Apparatus (AREA)

Abstract

PURPOSE:To attain the use of several types of software having the different CPU access addresses and stored in a dictionary ROM with no correction given to those software. CONSTITUTION:When the software is set to an information processor, a CPU 1 sets the data showing the position of the address of a dictionary ROM5 required by the software on a memory map to a dictionary ROM address designating register 7. When the information is read out of a memory by the CPU 1, the address given from the CPU 1 is compared with the address set at the register 7 by an address comparator 8. Then a read signal is outputted to the ROM 5 only when the coincidence is confirmed between both addresses, and an access is given to the ROM 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば日本語変換処理
用の辞書データを固定的に保持する辞書ROMを備えた
ワードプロセッサ等の情報処理装置に関し、詳しくは、
辞書ROMのアクセスアドレスが異なる複数種類のソフ
トウェアが使用できる情報処理装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus such as a word processor equipped with a dictionary ROM for fixedly holding dictionary data for Japanese conversion processing.
The present invention relates to an information processing device that can use a plurality of types of software having different access addresses in a dictionary ROM.

【0002】[0002]

【従来の技術】情報処理装置には、例えば日本語ワード
プロセッサのように、日本語変換処理用の辞書データを
固定的に保持する、いわゆる辞書ROMを備えているも
のがある。このような情報処理装置は、図5に示すよう
に、中央処理装置(以下、CPU:Centrai Processing
Unit と称する)51と、動作プログラムや処理データ
などを格納する領域が形成されたRAM52と、キーボ
ード等の入力装置53と、CRTや液晶表示装置等の出
力装置54と、上記の辞書ROM55とを備えており、
上記CPU51は、各種ソフトウェアを実行して各部の
制御および演算処理を行い、情報処理装置を動作させる
ようになっている。
2. Description of the Related Art Some information processing apparatuses, such as a Japanese word processor, are provided with a so-called dictionary ROM that fixedly holds dictionary data for Japanese conversion processing. As shown in FIG. 5, such an information processing apparatus has a central processing unit (hereinafter, CPU: Centrai Processing).
51), a RAM 52 in which an area for storing operation programs and processing data is formed, an input device 53 such as a keyboard, an output device 54 such as a CRT or a liquid crystal display device, and the dictionary ROM 55. Is equipped with
The CPU 51 executes various software to control each part and perform arithmetic processing to operate the information processing device.

【0003】[0003]

【発明が解決しようとする課題】上記従来の情報処理装
置では、図6に示すように、CPU51が辞書ROM5
5をアクセスするときのメモリアドレスは固定されてお
り、仕様の異なる他の情報処理装置では、辞書ROM5
5のアクセスアドレスが異なっている。このため、他の
辞書ROMアドレスを仮定して作成されている、仕様の
異なる情報処理装置用のソフトウェアが、上記情報処理
装置に使用された場合、CPU51は、辞書ROM55
のデータをアクセスすることはできない。
In the above conventional information processing apparatus, as shown in FIG. 6, the CPU 51 has the dictionary ROM 5
The memory address for accessing 5 is fixed, and in other information processing devices with different specifications, the dictionary ROM 5
The access addresses of 5 are different. Therefore, when software for information processing devices having different specifications created on the assumption of another dictionary ROM address is used in the information processing device, the CPU 51 causes the dictionary ROM 55 to operate.
Can not access the data.

【0004】したがって、上記辞書ROM55のアクセ
スを必要とするソフトウェアで、新規に作成されるもの
は、辞書ROMアドレスを指定する必要がある。そし
て、仕様の異なる情報処理装置用に作成された、辞書R
OMアドレスが異なる既存のソフトウェアの場合、上記
情報処理装置に使用するには、辞書ROM55のアクセ
スアドレスの修正が必要である。
Therefore, software that requires access to the dictionary ROM 55 and that is newly created must specify a dictionary ROM address. Then, the dictionary R created for information processing devices having different specifications
In the case of existing software having different OM addresses, the access address of the dictionary ROM 55 needs to be corrected before it can be used in the information processing apparatus.

【0005】本発明は、上記に鑑みなされたものであ
り、その目的は、辞書ROMのアクセスアドレスが異な
る複数種類のソフトウェアを、修正することなしに使用
できる情報処理装置を提供することにある。
The present invention has been made in view of the above, and an object thereof is to provide an information processing apparatus which can use a plurality of types of software having different access addresses in a dictionary ROM without modification.

【0006】[0006]

【課題を解決するための手段】本発明の情報処理装置
は、上記の課題を解決するために、所定の情報が固定的
に書き込まれた読み出し専用の固定記憶装置、例えば辞
書ROMを含む記憶手段と、上記記憶手段から情報を読
み出して、各部の制御および演算処理を行う中央処理装
置とを備えている情報処理装置において、以下の手段を
備えている。
In order to solve the above problems, an information processing apparatus of the present invention is a read-only fixed storage device in which predetermined information is fixedly written, for example, a storage means including a dictionary ROM. An information processing apparatus including a central processing unit that reads information from the storage unit and controls each unit and performs arithmetic processing includes the following units.

【0007】即ち、上記情報処理装置は、上記固定記憶
装置の情報が上記中央処理装置からアクセスされるとき
のアドレスを指定するアドレス指定部と、上記アドレス
指定部の指定アドレスを、中央処理装置からのアドレス
と比較するアドレス比較部とを有するアドレス変換手段
を備え、上記アドレス変換手段は、上記中央処理装置に
より上記記憶手段から情報が読み出される際、中央処理
装置からのアドレスが、上記アドレス指定部の指定アド
レスと一致したときにのみ、固定記憶装置に対して読み
出し信号を出力する。
In other words, the information processing apparatus sends an address designating section for designating an address when the information in the fixed storage apparatus is accessed from the central processing unit and a designated address of the address designating section from the central processing unit. Address conversion means for comparing the address of the central processing unit with the address of the central processing unit when the information is read from the storage unit by the central processing unit. The read signal is output to the fixed storage device only when the specified address is matched.

【0008】[0008]

【作用】上記の構成によれば、情報処理装置は、アドレ
ス指定部とアドレス比較部とを有するアドレス変換手段
を備えている。そして、上記中央処理装置により記憶手
段から情報が読み出される際、中央処理装置からのアド
レスが、アドレス比較部によってアドレス指定部の指定
アドレスと比較され、両者が一致したときのみ、上記ア
ドレス変換手段から固定記憶装置に対して読み出し信号
が出力され、固定記憶装置の情報のアクセスが行われ
る。
According to the above structure, the information processing apparatus is provided with the address converting means having the address designating section and the address comparing section. Then, when the information is read from the storage means by the central processing unit, the address from the central processing unit is compared with the designated address of the address designating section by the address comparing section, and only when the both match, the address converting section A read signal is output to the fixed storage device, and information in the fixed storage device is accessed.

【0009】上記アドレス変換手段のアドレス指定部の
設定を変更することにより、固定記憶装置のメモリアド
レスは、中央処理装置のメモリマップの任意の位置に割
り当てられる。即ち、アドレス変換手段は、固定記憶装
置の情報が上記中央処理装置からアクセスされるときの
アドレスを任意に変更できるものであり、これにより、
本情報処理装置は、辞書ROM等の固定記憶装置のアク
セスアドレスが異なる数種類のソフトウェアに対して動
作可能となる。
By changing the setting of the address designation section of the address conversion means, the memory address of the fixed storage device is assigned to an arbitrary position in the memory map of the central processing unit. That is, the address conversion means can arbitrarily change the address when the information in the fixed storage device is accessed from the central processing unit.
The information processing apparatus can operate with respect to several kinds of software having different access addresses of a fixed storage device such as a dictionary ROM.

【0010】[0010]

【実施例】本発明の一実施例について図1ないし図4に
基づいて説明すれば、以下の通りである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The following will describe one embodiment of the present invention with reference to FIGS.

【0011】本実施例に係る情報処理装置としてのワー
ドプロセッサ(以下、ワープロと称する)は、図2に示
すように、中央処理装置(以下、CPUと称する)1
と、ワープロの文書情報や制御情報を格納する領域が形
成されたRAM2と、キーボード等の入力装置3と、C
RTや液晶表示装置等の出力装置4と、日本語の変換処
理等に使用する辞書が固定的に書き込まれた、読み出し
専用メモリである辞書ROM(固定記憶装置)5と、辞
書ROM5をCPU1からアクセスするときのアドレス
を任意に変更できる機能を有するアドレス変換回路(ア
ドレス変換手段)6とを備えている。
As shown in FIG. 2, a word processor (hereinafter referred to as a word processor) as an information processing apparatus according to the present embodiment has a central processing unit (hereinafter referred to as a CPU) 1 as shown in FIG.
A RAM 2 in which an area for storing document information and control information of a word processor is formed; an input device 3 such as a keyboard;
An output device 4 such as an RT or a liquid crystal display device, a dictionary ROM (fixed storage device) 5 which is a read-only memory in which a dictionary used for Japanese conversion processing and the like are fixedly written, and a dictionary ROM 5 from the CPU 1. An address conversion circuit (address conversion means) 6 having a function of arbitrarily changing an address for access is provided.

【0012】上記RAM2や辞書ROM5、そして動作
プログラムを格納している図示しないROM、さらに補
助記憶装置により記憶手段が構成されている。そして、
上記CPU1は、情報処理装置を構成する上記各部と、
アドレスバス9、コントロールバス10、およびデータ
バス11(図1参照)から成るシステムバス12を介し
て接続されており、上記記憶手段から情報を読み出し
て、各部の制御および演算処理を行う。
The RAM 2 and the dictionary ROM 5, the ROM (not shown) storing the operation program, and the auxiliary storage device constitute storage means. And
The CPU 1 includes the above-described units that form the information processing device,
It is connected via a system bus 12 composed of an address bus 9, a control bus 10 and a data bus 11 (see FIG. 1), reads information from the storage means, and controls each part and performs arithmetic processing.

【0013】上記アドレス変換回路6は、図1に示すよ
うに、上記辞書ROM5のメモリマップ上のアドレスを
指定する、アドレス指定部としての辞書ROMアドレス
指定レジスタ(以下、レジスタと称する)7を有してい
る。このレジスタ7には、ワープロにソフトウェアがセ
ットされたときに、そのソフトウェアが必要としている
辞書ROMアドレスのメモリマップ上の位置を示す、ア
ドレスの上位ビットが、CPU1によって設定される。
As shown in FIG. 1, the address conversion circuit 6 has a dictionary ROM address designating register (hereinafter referred to as register) 7 as an address designating unit for designating an address on the memory map of the dictionary ROM 5. is doing. When the software is set in the word processor, the upper bit of the address indicating the position on the memory map of the dictionary ROM address required by the software is set in the register 7 by the CPU 1.

【0014】本実施例の場合、CPU1は24ビットの
アドレスのデータを出力する機能を有し、このアドレス
の上位4ビットのデータが、各セグメントのメモリマッ
プ上の位置を指定するために使用される。尚、RAM2
や辞書ROM5のアドレスは20ビットであり、これら
のアドレスはCPU1からのアドレスの下位20ビット
と対応する。また、辞書ROMのメモリマップ上の位置
を指定する上位4ビットは、ソフトウェアの仕様によっ
て異なっているが、下位20ビットはどのソフトウェア
も同じである。
In the case of the present embodiment, the CPU 1 has a function of outputting the data of a 24-bit address, and the upper 4-bit data of this address is used to specify the position on the memory map of each segment. It RAM2
The address of the dictionary ROM 5 is 20 bits, and these addresses correspond to the lower 20 bits of the address from the CPU 1. The upper 4 bits that specify the location on the memory map of the dictionary ROM differ depending on the software specifications, but the lower 20 bits are the same for all software.

【0015】そこで、本実施例の場合、ワープロにソフ
トウェアがセットされた時点で、CPU1によって、そ
のソフトウェアが必要としている辞書ROMアドレスの
上位4ビットが、レジスタ7に初期設定されるようにな
っている。このCPU1によるレジスタ7の設定動作
を、図3に示すフローチャートに基づいて以下に説明す
る。
Therefore, in the case of the present embodiment, when the software is set in the word processor, the CPU 1 initializes the upper 4 bits of the dictionary ROM address required by the software in the register 7. There is. The setting operation of the register 7 by the CPU 1 will be described below based on the flowchart shown in FIG.

【0016】先ず、CPU1は、ワープロにソフトウェ
アがセットされたとき(S1)、現在のレジスタ7に格
納されている情報(4ビットのデータ)を読み取ること
により、現在の辞書ROMのメモリマップ上のアドレス
を確認する(S2)。
First, when the software is set in the word processor (S1), the CPU 1 reads the information (4-bit data) currently stored in the register 7 so that the memory map of the current dictionary ROM is displayed. Confirm the address (S2).

【0017】尚、上記ワープロは、どのソフトウェアの
辞書がメモリマップ上のどのアドレスかを認識できる、
辞書ROM5のアクセスアドレスが異なる複数のソフト
ウェアについての情報(即ち、辞書ROMアドレスの上
位4ビット)が蓄えられているテーブルを、RAM2に
有している。そこで、CPU1は、上記のセットされた
ソフトウェアの辞書ROMアドレスの情報と、S2で読
み取った情報とを比較して、辞書ROM5の移動が必要
か否かを判断する(S3)。
The word processor can recognize which software dictionary corresponds to which address on the memory map.
The RAM 2 has a table in which information about a plurality of software with different access addresses of the dictionary ROM 5 (that is, the upper 4 bits of the dictionary ROM address) is stored. Therefore, the CPU 1 compares the information of the dictionary ROM address of the set software with the information read in S2 to determine whether or not the dictionary ROM 5 needs to be moved (S3).

【0018】そして、CPU1は、比較した両方の情報
が一致していれば、「移動不必要」と判断し、レジスタ
7の内容を変更しない一方、情報が一致していなけれ
ば、「移動必要」と判断し、レジスタ7の内容を、セッ
トされたソフトウェアの辞書ROMアドレスを示す情報
に書き換える(S4)。以上のようにして、ワープロに
ソフトウェアがセットされる毎に、そのソフトウェアに
応じてレジスタ7の内容が変更される。
Then, the CPU 1 judges that "moving is unnecessary" if both compared information match, and does not change the contents of the register 7, while if the information does not match, "moving necessary". Then, the contents of the register 7 are rewritten with information indicating the dictionary ROM address of the set software (S4). As described above, every time the software is set in the word processor, the contents of the register 7 are changed according to the software.

【0019】上記アドレス変換回路6は、図1に示すよ
うに、入力側の一方が上記レジスタ7に、入力側の他方
がCPU1にそれぞれ接続されたアドレス比較回路(ア
ドレス比較部)8を有している。そして、アドレス比較
回路8の出力側は辞書ROM5に接続されている。この
アドレス比較回路8は、上記のようにしてレジスタ7に
設定されたアドレスの上位4ビットと、実際のCPU1
からのアドレスの上位4ビットとを比較し、これらが一
致した場合のみ、辞書ROM5に読み出し信号を出力
し、辞書ROM5のアクセスを可能にする。
As shown in FIG. 1, the address conversion circuit 6 has an address comparison circuit (address comparison unit) 8 having one input side connected to the register 7 and the other input side connected to the CPU 1. ing. The output side of the address comparison circuit 8 is connected to the dictionary ROM 5. This address comparison circuit 8 is provided with the upper 4 bits of the address set in the register 7 as described above and the actual CPU 1
The upper 4 bits of the address from are compared, and only when they match, a read signal is output to the dictionary ROM 5 to enable access to the dictionary ROM 5.

【0020】上記の構成において、辞書ROM5のアク
セスを必要とするソフトウェアが使用される場合の本実
施例のワープロの動作を以下に説明する。
The operation of the word processor of this embodiment when software that requires access to the dictionary ROM 5 is used in the above configuration will be described below.

【0021】先ず、ワープロにソフトウェアがセットさ
れたときに、そのソフトウェアが必要としている辞書R
OMアドレスのメモリマップ上の位置を示す、アドレス
の上位4ビットが、CPU1によって、アドレス変換回
路6のレジスタ7に設定される(図3参照)。この設定
動作が完了した後、ソフトウェアの実行が可能となる。
First, when the software is set in the word processor, the dictionary R required by the software is set.
The upper 4 bits of the address indicating the position of the OM address on the memory map are set in the register 7 of the address conversion circuit 6 by the CPU 1 (see FIG. 3). After this setting operation is completed, the software can be executed.

【0022】上記ソフトウェアに従って、CPU1が記
憶手段(RAM2や辞書ROM5)の情報を読み出す場
合、CPU1は、図1に示すように、アドレスバス9を
介して辞書ROM5や他の記憶手段にアドレス(24ビ
ット)を出力する。これと同時に、CPU1は、アドレ
ス変換回路6のアドレス比較回路8にも、上記アドレス
(24ビット)を出力する。
When the CPU 1 reads the information in the storage means (RAM 2 or dictionary ROM 5) according to the above software, the CPU 1 sends the address (24) to the dictionary ROM 5 or other storage means via the address bus 9 as shown in FIG. Output). At the same time, the CPU 1 also outputs the address (24 bits) to the address comparison circuit 8 of the address conversion circuit 6.

【0023】このとき、アドレス比較回路8は、上記C
PU1からのアドレス(24ビット)の上位4ビット
と、レジスタ7に設定されている4ビットの情報とを比
較して、両者が一致した場合のみ、コントロールバス1
0を介して辞書ROM5に読み出し信号を出力する。
At this time, the address comparison circuit 8 uses the C
The upper 4 bits of the address (24 bits) from the PU 1 are compared with the 4 bits of information set in the register 7, and only when both match, the control bus 1
A read signal is output to the dictionary ROM 5 via 0.

【0024】このとき、上記辞書ROM5は、上記アド
レス比較回路8からの読み出し信号を受けて、CPU1
からのアドレスの下位20ビットにより指定されたアド
レスのデータを、データバス11を介してCPU1に出
力する。
At this time, the dictionary ROM 5 receives the read signal from the address comparison circuit 8 and receives the read signal from the CPU 1
The data of the address specified by the lower 20 bits of the address from is output to the CPU 1 via the data bus 11.

【0025】一方、アドレス比較回路8は、CPU1か
らのアドレス(24ビット)の上位4ビットと、レジス
タ7に設定されている4ビットの情報とが一致していな
いとき、CPU1に「不一致」を示す信号(例えば
「0」)を出力する。この場合、CPU1は、通常通
り、コントロールバスを介して、メモリマップ上の指定
されたアドレスに直接読み出し信号を出力する。
On the other hand, when the upper 4 bits of the address (24 bits) from the CPU 1 and the 4-bit information set in the register 7 do not match, the address comparison circuit 8 gives "mismatch" to the CPU 1. A signal (for example, “0”) indicating the above is output. In this case, the CPU 1 outputs the read signal directly to the designated address on the memory map via the control bus as usual.

【0026】また、辞書ROMのアクセスアドレスが異
なる他のソフトウェアが上記ワープロにセットされたと
きは、CPU1によって、アドレス変換回路6のレジス
タ7の設定が変更され、上記同様にして辞書ROM5や
RAM2のデータがアクセスされる。
When another software having a different access address of the dictionary ROM is set in the word processor, the setting of the register 7 of the address conversion circuit 6 is changed by the CPU 1, and the dictionary ROM 5 and the RAM 2 of the dictionary ROM 5 and RAM 2 are changed in the same manner as described above. The data is accessed.

【0027】本実施例のワープロにおいて、辞書ROM
5のメモリアドレスは、アドレス変換回路6のレジスタ
7の設定に応じて、図4に示すように、CPU1のメモ
リマップの任意の位置に割り当てられる。これにより、
本実施例のワープロは、辞書ROM5のアクセスアドレ
スが異なる数種類のソフトウェアに対して、ソフトウェ
アを修正することなく動作可能とするものである。
In the word processor of this embodiment, a dictionary ROM
The memory address 5 is assigned to an arbitrary position in the memory map of the CPU 1 as shown in FIG. 4 according to the setting of the register 7 of the address conversion circuit 6. This allows
The word processor of this embodiment is capable of operating several kinds of software having different access addresses in the dictionary ROM 5 without modifying the software.

【0028】尚、本実施例では、固定記憶装置を辞書R
OM5としているが、これに限定されることはなく、辞
書以外の情報が格納された他の固定記憶装置であっても
よい。
In this embodiment, the fixed storage device is the dictionary R.
Although the OM5 is used, the present invention is not limited to this and may be another fixed storage device that stores information other than the dictionary.

【0029】また、本実施例では、図3のフローチャー
トに示されるルーチンにより、ソフトウェアがワープロ
にセットされただけで、自動的にレジスタ7にソフトウ
ェアに応じたメモリマップ上のアドレスが設定されるよ
うになっているが、例えば以下のような構成にすること
もできる。即ち、ワープロにソフトウェアをセットする
ときに、使用者自身がキーボード等の入力装置3を操作
して、ソフトウェアに応じたメモリマップ上のアドレス
をレジスタ7に設定するようにする。
In the present embodiment, the routine shown in the flowchart of FIG. 3 allows the software to be set in the word processor so that the register 7 automatically sets the address on the memory map according to the software. However, the following configuration may be adopted, for example. That is, when setting the software in the word processor, the user operates the input device 3 such as a keyboard to set the address on the memory map according to the software in the register 7.

【0030】[0030]

【発明の効果】本発明の情報処理装置は、以上のよう
に、固定記憶装置の情報が上記中央処理装置からアクセ
スされるときのアドレスを指定するアドレス指定部と、
上記アドレス指定部の指定アドレスを、中央処理装置か
らのアドレスと比較するアドレス比較部とを有している
アドレス変換手段を備え、上記アドレス変換手段は、中
央処理装置による上記記憶手段からの情報読み出し動作
の際、中央処理装置からのアドレスが、上記アドレス指
定部の指定アドレスと一致したときにのみ、固定記憶装
置に対して読み出し信号を出力する構成である。
As described above, the information processing apparatus of the present invention includes an address designating section for designating an address when the information in the fixed storage device is accessed from the central processing unit.
An address conversion unit having an address comparison unit for comparing a designated address of the address designation unit with an address from a central processing unit, the address conversion unit reading information from the storage unit by the central processing unit. In operation, the read signal is output to the fixed storage device only when the address from the central processing unit matches the designated address of the address designating unit.

【0031】それゆえ、アドレス変換手段のアドレス指
定部の設定を変更することにより、固定記憶装置の情報
が上記中央処理装置からアクセスされるときのアドレス
が任意に変更できる。これにより、本発明の情報処理装
置は、辞書ROM等の固定記憶装置のアクセスアドレス
が異なる数種類のソフトウェアを、修正することなしに
使用できるという効果を奏する。
Therefore, by changing the setting of the address designation section of the address conversion means, the address when the information in the fixed storage device is accessed from the central processing unit can be arbitrarily changed. As a result, the information processing apparatus of the present invention has the effect of being able to use several types of software with different access addresses in a fixed storage device such as a dictionary ROM without modification.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すものであり、情報処理
装置としてのワードプロセッサの要部の構成を示すブロ
ック図である。
FIG. 1 shows an embodiment of the present invention and is a block diagram showing a configuration of a main part of a word processor as an information processing apparatus.

【図2】上記ワードプロセッサ全体の概略の構成を示す
ブロック図である。
FIG. 2 is a block diagram showing a schematic configuration of the entire word processor.

【図3】上記ワードプロセッサの中央処理装置の動作を
示すフローチャートである。
FIG. 3 is a flowchart showing an operation of a central processing unit of the word processor.

【図4】上記ワードプロセッサの辞書ROMのメモリア
ドレスが、中央処理装置のメモリマップの任意の位置に
割り当てられることを示す説明図である。
FIG. 4 is an explanatory diagram showing that the memory address of the dictionary ROM of the word processor is assigned to an arbitrary position in the memory map of the central processing unit.

【図5】従来例を示すものであり、情報処理装置全体の
概略の構成を示すブロック図である。
FIG. 5 is a block diagram showing a conventional example and showing a schematic configuration of an entire information processing apparatus.

【図6】上記情報処理装置の辞書ROMのメモリアドレ
スが、中央処理装置のメモリマップの所定の位置に固定
されていることを示す説明図である。
FIG. 6 is an explanatory diagram showing that a memory address of a dictionary ROM of the information processing device is fixed to a predetermined position of a memory map of the central processing unit.

【符号の説明】[Explanation of symbols]

1 中央処理装置 2 RAM(記憶手段) 5 辞書ROM(固定記憶装置、記憶手段) 6 アドレス変換回路(アドレス変換手段) 7 辞書ROMアドレス指定レジスタ(アドレス指定
部) 8 アドレス比較回路(アドレス比較部)
1 central processing unit 2 RAM (storage means) 5 dictionary ROM (fixed storage device, storage means) 6 address conversion circuit (address conversion means) 7 dictionary ROM address designation register (address designation section) 8 address comparison circuit (address comparison section)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】所定の情報が固定的に書き込まれた読み出
し専用の固定記憶装置を含む記憶手段と、上記記憶手段
から情報を読み出して、各部の制御および演算処理を行
う中央処理装置とを備えている情報処理装置において、 上記固定記憶装置の情報が上記中央処理装置からアクセ
スされるときのアドレスを指定するアドレス指定部と、
上記アドレス指定部の指定アドレスを中央処理装置から
のアドレスと比較するアドレス比較部とを有しているア
ドレス変換手段を備え、上記アドレス変換手段は、上記
中央処理装置による上記記憶手段からの情報読み出し動
作の際、中央処理装置からのアドレスが、上記アドレス
指定部の指定アドレスと一致したときにのみ、固定記憶
装置に対して読み出し信号を出力することを特徴とする
情報処理装置。
1. A storage device including a read-only fixed storage device in which predetermined information is fixedly written, and a central processing unit that reads information from the storage device and controls each part and performs arithmetic processing. In the information processing device, an address designating unit for designating an address when the information in the fixed storage device is accessed from the central processing unit,
An address conversion unit having an address comparison unit for comparing a designated address of the address designation unit with an address from a central processing unit, the address conversion unit reading information from the storage unit by the central processing unit. In operation, the information processing device outputs a read signal to the fixed storage device only when the address from the central processing unit coincides with the designated address of the address designating section.
JP3342876A 1991-12-25 1991-12-25 Information processor Pending JPH05174008A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3342876A JPH05174008A (en) 1991-12-25 1991-12-25 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3342876A JPH05174008A (en) 1991-12-25 1991-12-25 Information processor

Publications (1)

Publication Number Publication Date
JPH05174008A true JPH05174008A (en) 1993-07-13

Family

ID=18357191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3342876A Pending JPH05174008A (en) 1991-12-25 1991-12-25 Information processor

Country Status (1)

Country Link
JP (1) JPH05174008A (en)

Similar Documents

Publication Publication Date Title
US5280599A (en) Computer system with memory expansion function and expansion memory setting method
JPH05174008A (en) Information processor
US5319790A (en) Apparatus automatically entering mode for storing document and mode for reading document in response to representative data indicating whether stored document exists corresponding to input title
JPH04245552A (en) Database search method
EP0059758A1 (en) Numerical control unit
JPS6161413B2 (en)
JPH0776895B2 (en) Small portable devices
JPS6015274B2 (en) page boundary display device
JPH07191905A (en) Information processor
JP3003156B2 (en) Character processor
JPH01166148A (en) Memory access device
JPH056208A (en) Control device and control method thereof
JPS6044706B2 (en) Memory access method
JPH09114434A (en) Image forming device
JPS6041133A (en) Correcting method of control program
JPH0425931A (en) data output device
JP2914538B2 (en) Programmable controller
JP3236039B2 (en) Character processing apparatus and method
JPS5933542A (en) Display device
JPH05334189A (en) Data storage device
JPH01222328A (en) Data processing system
JPH05100944A (en) Method of expanding continuous memory of existing dos system
JPH0934793A (en) Main memory key controller
JPH0635792A (en) Address space extension device
JPH0368994A (en) display device