JPH05174008A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH05174008A
JPH05174008A JP3342876A JP34287691A JPH05174008A JP H05174008 A JPH05174008 A JP H05174008A JP 3342876 A JP3342876 A JP 3342876A JP 34287691 A JP34287691 A JP 34287691A JP H05174008 A JPH05174008 A JP H05174008A
Authority
JP
Japan
Prior art keywords
address
information
software
cpu
dictionary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3342876A
Other languages
English (en)
Inventor
Mikio Ito
幹雄 伊東
Yuuichi Hataguchi
祐一 畑口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3342876A priority Critical patent/JPH05174008A/ja
Publication of JPH05174008A publication Critical patent/JPH05174008A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Machine Translation (AREA)
  • Document Processing Apparatus (AREA)

Abstract

(57)【要約】 【構成】 ソフトウェアが情報処理装置にセットされた
とき、そのソフトウェアが必要としている辞書ROMア
ドレスのメモリマップ上の位置を示すデータが、CPU
1によってレジスタ7に設定される。CPU1により記
憶手段から情報が読み出される際、CPU1からのアド
レスが、アドレス比較回路8によりレジスタ7に設定さ
れているアドレスと比較され、両者が一致したときの
み、辞書ROM5に対して読み出し信号が出力され、辞
書ROM5の情報のアクセスが行われる。 【効果】 辞書ROM5のCPU1のアクセスアドレス
が異なる数種類のソフトウェアを、修正することなしに
使用できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば日本語変換処理
用の辞書データを固定的に保持する辞書ROMを備えた
ワードプロセッサ等の情報処理装置に関し、詳しくは、
辞書ROMのアクセスアドレスが異なる複数種類のソフ
トウェアが使用できる情報処理装置に関するものであ
る。
【0002】
【従来の技術】情報処理装置には、例えば日本語ワード
プロセッサのように、日本語変換処理用の辞書データを
固定的に保持する、いわゆる辞書ROMを備えているも
のがある。このような情報処理装置は、図5に示すよう
に、中央処理装置(以下、CPU:Centrai Processing
Unit と称する)51と、動作プログラムや処理データ
などを格納する領域が形成されたRAM52と、キーボ
ード等の入力装置53と、CRTや液晶表示装置等の出
力装置54と、上記の辞書ROM55とを備えており、
上記CPU51は、各種ソフトウェアを実行して各部の
制御および演算処理を行い、情報処理装置を動作させる
ようになっている。
【0003】
【発明が解決しようとする課題】上記従来の情報処理装
置では、図6に示すように、CPU51が辞書ROM5
5をアクセスするときのメモリアドレスは固定されてお
り、仕様の異なる他の情報処理装置では、辞書ROM5
5のアクセスアドレスが異なっている。このため、他の
辞書ROMアドレスを仮定して作成されている、仕様の
異なる情報処理装置用のソフトウェアが、上記情報処理
装置に使用された場合、CPU51は、辞書ROM55
のデータをアクセスすることはできない。
【0004】したがって、上記辞書ROM55のアクセ
スを必要とするソフトウェアで、新規に作成されるもの
は、辞書ROMアドレスを指定する必要がある。そし
て、仕様の異なる情報処理装置用に作成された、辞書R
OMアドレスが異なる既存のソフトウェアの場合、上記
情報処理装置に使用するには、辞書ROM55のアクセ
スアドレスの修正が必要である。
【0005】本発明は、上記に鑑みなされたものであ
り、その目的は、辞書ROMのアクセスアドレスが異な
る複数種類のソフトウェアを、修正することなしに使用
できる情報処理装置を提供することにある。
【0006】
【課題を解決するための手段】本発明の情報処理装置
は、上記の課題を解決するために、所定の情報が固定的
に書き込まれた読み出し専用の固定記憶装置、例えば辞
書ROMを含む記憶手段と、上記記憶手段から情報を読
み出して、各部の制御および演算処理を行う中央処理装
置とを備えている情報処理装置において、以下の手段を
備えている。
【0007】即ち、上記情報処理装置は、上記固定記憶
装置の情報が上記中央処理装置からアクセスされるとき
のアドレスを指定するアドレス指定部と、上記アドレス
指定部の指定アドレスを、中央処理装置からのアドレス
と比較するアドレス比較部とを有するアドレス変換手段
を備え、上記アドレス変換手段は、上記中央処理装置に
より上記記憶手段から情報が読み出される際、中央処理
装置からのアドレスが、上記アドレス指定部の指定アド
レスと一致したときにのみ、固定記憶装置に対して読み
出し信号を出力する。
【0008】
【作用】上記の構成によれば、情報処理装置は、アドレ
ス指定部とアドレス比較部とを有するアドレス変換手段
を備えている。そして、上記中央処理装置により記憶手
段から情報が読み出される際、中央処理装置からのアド
レスが、アドレス比較部によってアドレス指定部の指定
アドレスと比較され、両者が一致したときのみ、上記ア
ドレス変換手段から固定記憶装置に対して読み出し信号
が出力され、固定記憶装置の情報のアクセスが行われ
る。
【0009】上記アドレス変換手段のアドレス指定部の
設定を変更することにより、固定記憶装置のメモリアド
レスは、中央処理装置のメモリマップの任意の位置に割
り当てられる。即ち、アドレス変換手段は、固定記憶装
置の情報が上記中央処理装置からアクセスされるときの
アドレスを任意に変更できるものであり、これにより、
本情報処理装置は、辞書ROM等の固定記憶装置のアク
セスアドレスが異なる数種類のソフトウェアに対して動
作可能となる。
【0010】
【実施例】本発明の一実施例について図1ないし図4に
基づいて説明すれば、以下の通りである。
【0011】本実施例に係る情報処理装置としてのワー
ドプロセッサ(以下、ワープロと称する)は、図2に示
すように、中央処理装置(以下、CPUと称する)1
と、ワープロの文書情報や制御情報を格納する領域が形
成されたRAM2と、キーボード等の入力装置3と、C
RTや液晶表示装置等の出力装置4と、日本語の変換処
理等に使用する辞書が固定的に書き込まれた、読み出し
専用メモリである辞書ROM(固定記憶装置)5と、辞
書ROM5をCPU1からアクセスするときのアドレス
を任意に変更できる機能を有するアドレス変換回路(ア
ドレス変換手段)6とを備えている。
【0012】上記RAM2や辞書ROM5、そして動作
プログラムを格納している図示しないROM、さらに補
助記憶装置により記憶手段が構成されている。そして、
上記CPU1は、情報処理装置を構成する上記各部と、
アドレスバス9、コントロールバス10、およびデータ
バス11(図1参照)から成るシステムバス12を介し
て接続されており、上記記憶手段から情報を読み出し
て、各部の制御および演算処理を行う。
【0013】上記アドレス変換回路6は、図1に示すよ
うに、上記辞書ROM5のメモリマップ上のアドレスを
指定する、アドレス指定部としての辞書ROMアドレス
指定レジスタ(以下、レジスタと称する)7を有してい
る。このレジスタ7には、ワープロにソフトウェアがセ
ットされたときに、そのソフトウェアが必要としている
辞書ROMアドレスのメモリマップ上の位置を示す、ア
ドレスの上位ビットが、CPU1によって設定される。
【0014】本実施例の場合、CPU1は24ビットの
アドレスのデータを出力する機能を有し、このアドレス
の上位4ビットのデータが、各セグメントのメモリマッ
プ上の位置を指定するために使用される。尚、RAM2
や辞書ROM5のアドレスは20ビットであり、これら
のアドレスはCPU1からのアドレスの下位20ビット
と対応する。また、辞書ROMのメモリマップ上の位置
を指定する上位4ビットは、ソフトウェアの仕様によっ
て異なっているが、下位20ビットはどのソフトウェア
も同じである。
【0015】そこで、本実施例の場合、ワープロにソフ
トウェアがセットされた時点で、CPU1によって、そ
のソフトウェアが必要としている辞書ROMアドレスの
上位4ビットが、レジスタ7に初期設定されるようにな
っている。このCPU1によるレジスタ7の設定動作
を、図3に示すフローチャートに基づいて以下に説明す
る。
【0016】先ず、CPU1は、ワープロにソフトウェ
アがセットされたとき(S1)、現在のレジスタ7に格
納されている情報(4ビットのデータ)を読み取ること
により、現在の辞書ROMのメモリマップ上のアドレス
を確認する(S2)。
【0017】尚、上記ワープロは、どのソフトウェアの
辞書がメモリマップ上のどのアドレスかを認識できる、
辞書ROM5のアクセスアドレスが異なる複数のソフト
ウェアについての情報(即ち、辞書ROMアドレスの上
位4ビット)が蓄えられているテーブルを、RAM2に
有している。そこで、CPU1は、上記のセットされた
ソフトウェアの辞書ROMアドレスの情報と、S2で読
み取った情報とを比較して、辞書ROM5の移動が必要
か否かを判断する(S3)。
【0018】そして、CPU1は、比較した両方の情報
が一致していれば、「移動不必要」と判断し、レジスタ
7の内容を変更しない一方、情報が一致していなけれ
ば、「移動必要」と判断し、レジスタ7の内容を、セッ
トされたソフトウェアの辞書ROMアドレスを示す情報
に書き換える(S4)。以上のようにして、ワープロに
ソフトウェアがセットされる毎に、そのソフトウェアに
応じてレジスタ7の内容が変更される。
【0019】上記アドレス変換回路6は、図1に示すよ
うに、入力側の一方が上記レジスタ7に、入力側の他方
がCPU1にそれぞれ接続されたアドレス比較回路(ア
ドレス比較部)8を有している。そして、アドレス比較
回路8の出力側は辞書ROM5に接続されている。この
アドレス比較回路8は、上記のようにしてレジスタ7に
設定されたアドレスの上位4ビットと、実際のCPU1
からのアドレスの上位4ビットとを比較し、これらが一
致した場合のみ、辞書ROM5に読み出し信号を出力
し、辞書ROM5のアクセスを可能にする。
【0020】上記の構成において、辞書ROM5のアク
セスを必要とするソフトウェアが使用される場合の本実
施例のワープロの動作を以下に説明する。
【0021】先ず、ワープロにソフトウェアがセットさ
れたときに、そのソフトウェアが必要としている辞書R
OMアドレスのメモリマップ上の位置を示す、アドレス
の上位4ビットが、CPU1によって、アドレス変換回
路6のレジスタ7に設定される(図3参照)。この設定
動作が完了した後、ソフトウェアの実行が可能となる。
【0022】上記ソフトウェアに従って、CPU1が記
憶手段(RAM2や辞書ROM5)の情報を読み出す場
合、CPU1は、図1に示すように、アドレスバス9を
介して辞書ROM5や他の記憶手段にアドレス(24ビ
ット)を出力する。これと同時に、CPU1は、アドレ
ス変換回路6のアドレス比較回路8にも、上記アドレス
(24ビット)を出力する。
【0023】このとき、アドレス比較回路8は、上記C
PU1からのアドレス(24ビット)の上位4ビット
と、レジスタ7に設定されている4ビットの情報とを比
較して、両者が一致した場合のみ、コントロールバス1
0を介して辞書ROM5に読み出し信号を出力する。
【0024】このとき、上記辞書ROM5は、上記アド
レス比較回路8からの読み出し信号を受けて、CPU1
からのアドレスの下位20ビットにより指定されたアド
レスのデータを、データバス11を介してCPU1に出
力する。
【0025】一方、アドレス比較回路8は、CPU1か
らのアドレス(24ビット)の上位4ビットと、レジス
タ7に設定されている4ビットの情報とが一致していな
いとき、CPU1に「不一致」を示す信号(例えば
「0」)を出力する。この場合、CPU1は、通常通
り、コントロールバスを介して、メモリマップ上の指定
されたアドレスに直接読み出し信号を出力する。
【0026】また、辞書ROMのアクセスアドレスが異
なる他のソフトウェアが上記ワープロにセットされたと
きは、CPU1によって、アドレス変換回路6のレジス
タ7の設定が変更され、上記同様にして辞書ROM5や
RAM2のデータがアクセスされる。
【0027】本実施例のワープロにおいて、辞書ROM
5のメモリアドレスは、アドレス変換回路6のレジスタ
7の設定に応じて、図4に示すように、CPU1のメモ
リマップの任意の位置に割り当てられる。これにより、
本実施例のワープロは、辞書ROM5のアクセスアドレ
スが異なる数種類のソフトウェアに対して、ソフトウェ
アを修正することなく動作可能とするものである。
【0028】尚、本実施例では、固定記憶装置を辞書R
OM5としているが、これに限定されることはなく、辞
書以外の情報が格納された他の固定記憶装置であっても
よい。
【0029】また、本実施例では、図3のフローチャー
トに示されるルーチンにより、ソフトウェアがワープロ
にセットされただけで、自動的にレジスタ7にソフトウ
ェアに応じたメモリマップ上のアドレスが設定されるよ
うになっているが、例えば以下のような構成にすること
もできる。即ち、ワープロにソフトウェアをセットする
ときに、使用者自身がキーボード等の入力装置3を操作
して、ソフトウェアに応じたメモリマップ上のアドレス
をレジスタ7に設定するようにする。
【0030】
【発明の効果】本発明の情報処理装置は、以上のよう
に、固定記憶装置の情報が上記中央処理装置からアクセ
スされるときのアドレスを指定するアドレス指定部と、
上記アドレス指定部の指定アドレスを、中央処理装置か
らのアドレスと比較するアドレス比較部とを有している
アドレス変換手段を備え、上記アドレス変換手段は、中
央処理装置による上記記憶手段からの情報読み出し動作
の際、中央処理装置からのアドレスが、上記アドレス指
定部の指定アドレスと一致したときにのみ、固定記憶装
置に対して読み出し信号を出力する構成である。
【0031】それゆえ、アドレス変換手段のアドレス指
定部の設定を変更することにより、固定記憶装置の情報
が上記中央処理装置からアクセスされるときのアドレス
が任意に変更できる。これにより、本発明の情報処理装
置は、辞書ROM等の固定記憶装置のアクセスアドレス
が異なる数種類のソフトウェアを、修正することなしに
使用できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例を示すものであり、情報処理
装置としてのワードプロセッサの要部の構成を示すブロ
ック図である。
【図2】上記ワードプロセッサ全体の概略の構成を示す
ブロック図である。
【図3】上記ワードプロセッサの中央処理装置の動作を
示すフローチャートである。
【図4】上記ワードプロセッサの辞書ROMのメモリア
ドレスが、中央処理装置のメモリマップの任意の位置に
割り当てられることを示す説明図である。
【図5】従来例を示すものであり、情報処理装置全体の
概略の構成を示すブロック図である。
【図6】上記情報処理装置の辞書ROMのメモリアドレ
スが、中央処理装置のメモリマップの所定の位置に固定
されていることを示す説明図である。
【符号の説明】
1 中央処理装置 2 RAM(記憶手段) 5 辞書ROM(固定記憶装置、記憶手段) 6 アドレス変換回路(アドレス変換手段) 7 辞書ROMアドレス指定レジスタ(アドレス指定
部) 8 アドレス比較回路(アドレス比較部)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】所定の情報が固定的に書き込まれた読み出
    し専用の固定記憶装置を含む記憶手段と、上記記憶手段
    から情報を読み出して、各部の制御および演算処理を行
    う中央処理装置とを備えている情報処理装置において、 上記固定記憶装置の情報が上記中央処理装置からアクセ
    スされるときのアドレスを指定するアドレス指定部と、
    上記アドレス指定部の指定アドレスを中央処理装置から
    のアドレスと比較するアドレス比較部とを有しているア
    ドレス変換手段を備え、上記アドレス変換手段は、上記
    中央処理装置による上記記憶手段からの情報読み出し動
    作の際、中央処理装置からのアドレスが、上記アドレス
    指定部の指定アドレスと一致したときにのみ、固定記憶
    装置に対して読み出し信号を出力することを特徴とする
    情報処理装置。
JP3342876A 1991-12-25 1991-12-25 情報処理装置 Pending JPH05174008A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3342876A JPH05174008A (ja) 1991-12-25 1991-12-25 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3342876A JPH05174008A (ja) 1991-12-25 1991-12-25 情報処理装置

Publications (1)

Publication Number Publication Date
JPH05174008A true JPH05174008A (ja) 1993-07-13

Family

ID=18357191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3342876A Pending JPH05174008A (ja) 1991-12-25 1991-12-25 情報処理装置

Country Status (1)

Country Link
JP (1) JPH05174008A (ja)

Similar Documents

Publication Publication Date Title
US5280599A (en) Computer system with memory expansion function and expansion memory setting method
JPH05174008A (ja) 情報処理装置
US5319790A (en) Apparatus automatically entering mode for storing document and mode for reading document in response to representative data indicating whether stored document exists corresponding to input title
JPH04245552A (ja) データベース検索方法
EP0059758A1 (en) Numerical control unit
JPS6161413B2 (ja)
JPH0776895B2 (ja) 携帯用小型機器
JPS6015274B2 (ja) ペ−ジ境界表示装置
JPH07191905A (ja) 情報処理装置
JP3003156B2 (ja) 文字処理装置
JPH01166148A (ja) メモリアクセス装置
JPH056208A (ja) 制御装置及びその制御方法
JPS6044706B2 (ja) メモリアクセス方式
JPH09114434A (ja) 画像形成装置
JPS6041133A (ja) 制御プログラム修正方式
JPH0425931A (ja) データ出力装置
JP2914538B2 (ja) プログラマブルコントローラ
JP3236039B2 (ja) 文字処理装置及びその方法
JPS5933542A (ja) デイスプレイ装置
JPH05334189A (ja) データ記憶装置
JPH01222328A (ja) データ処理方式
JPH05100944A (ja) 既存dos方式の連続メモリの拡張方法
JPH0934793A (ja) 主記憶キー制御装置
JPH0635792A (ja) アドレス空間拡張装置
JPH0368994A (ja) 表示装置