JPH05175144A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH05175144A
JPH05175144A JP3344555A JP34455591A JPH05175144A JP H05175144 A JPH05175144 A JP H05175144A JP 3344555 A JP3344555 A JP 3344555A JP 34455591 A JP34455591 A JP 34455591A JP H05175144 A JPH05175144 A JP H05175144A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
group
compound semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3344555A
Other languages
English (en)
Inventor
Tatsuya Hirose
達哉 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3344555A priority Critical patent/JPH05175144A/ja
Priority to US07/992,042 priority patent/US5341006A/en
Publication of JPH05175144A publication Critical patent/JPH05175144A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2912—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3422—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 ＭＢＥ，ＭＯＣＶＤ，ＭＯＶＰＥ等の結晶成
長技術によってＩＩＩ−Ｖ族化合物半導体層あるいはＩ
Ｉ−ＶＩ族化合物半導体層とＩＶ族元素半導体層を積層
した構造を有する半導体装置およびその製造方法に関
し、隣接する半導体層を構成する元素の相互拡散を抑制
する。 【構成】 ＧａＡｓ，ＧａＳｂ，ＺｎＳｅ等のＩＩＩ−
Ｖ族化合物半導体層あるいはＩＩ−ＶＩ族化合物半導体
層２，６とＧｅ，Ｓｎ等のＩＶ族元素半導体層４の界面
に、これらの化合物半導体層２，６と元素半導体層４を
構成する原子が相互拡散するのを抑制するためのＳｉ等
の原子拡散抑制層３，５を介挿し、この原子拡散抑制層
によって、隣接する半導体層の結晶構造ならびに電気的
性質を円滑に接続して半導体装置の特性を改善する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＢＥ，ＭＯＣＶＤ，
ＭＯＶＰＥ等の結晶成長技術によってＩＩＩ−Ｖ族化合
物半導体層あるいはＩＩ−ＶＩ族化合物半導体層とＩＶ
族元素半導体層を積層した構造を有する半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】従来から、例えば、高速スイッチング半
導体装置を製造するための半導体ウエハを製造する場
合、ＭＢＥ，ＭＯＣＶＤ，ＭＯＶＰＥ等の結晶成長技術
によって、種結晶（半導体基板あるいは半導体層）を、
成長しようとする半導体層の成長温度まで加熱し、その
上に所望のエネルギギャップを有する半導体層を成長す
る方法が採用されてきた。
【０００３】図３は、従来の半導体装置の構成説明図で
ある。この図において、１１は半絶縁性ＧａＡｓ基板、
１２はノンドープＧａＡｓバッファ層、１３はノンドー
プＧｅキャリア走行チャネル層、１４はｐ−ＧａＡｓ層
である。
【０００４】この半導体装置においては、半絶縁性Ｇａ
Ａｓ基板１１の上に、ノンドープＧａＡｓバッファ層１
２、ノンドープＧｅキャリア走行チャネル層１３、ｐ−
ＧａＡｓ層１４を順次成長して図示の積層構造が形成さ
れる。そして、その後、この半導体ウェハに高温度の微
細加工プロセスを施すことによって高速スイッチング装
置等を製造することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
半導体層の成長方法において、半導体層が積層された接
触面で、隣接する各半導体層を構成する原子の相対する
結晶中での拡散係数が大きい場合、図３の、ノンドープ
ＧａＡｓバッファ層１２、ノンドープＧｅキャリア走行
チャネル層１３、ｐ−ＧａＡｓ層１４の界面に描かれた
多数のドットによって示されるように、結晶成長の際に
原子の相互拡散領域が広範囲にわたって生じ、各原子に
よるイオン化不純物がノンドープＧｅキャリア走行チャ
ネル層１３まで到達し、結晶の純度を低下させ、そのた
め、高速スイッチング半導体装置等の電気的特性の劣化
を引き起こすといった問題があった。
【０００６】本発明は、ＩＩＩ−Ｖ族化合物半導体層あ
るいはＩＩ−ＶＩ族化合物半導体層とＩＶ族元素半導体
層を基板上に順次成長する際に、隣接する半導体層を構
成する元素の相互拡散を抑制することを目的とする。
【０００７】
【課題を解決するための手段】本発明にかかる半導体装
置においては、ＭＢＥ，ＭＯＣＶＤ，ＭＯＶＰＥ等の結
晶成長技術によって製造された、ＧａＡｓ，ＧａＳｂ，
ＺｎＳｅ等のＩＩＩ−Ｖ族化合物半導体層あるいはＩＩ
−ＶＩ族化合物半導体層とＧｅ，Ｓｎ等のＩＶ族元素半
導体層の界面に、これらの化合物半導体層と元素半導体
層を構成する原子が相互拡散するのを抑制するためのＳ
ｉ等の原子拡散抑制層が介挿され、該原子拡散抑制層が
両半導体層の結晶構造ならびに電気的性質を円滑に接続
している構造を一つあるいはそれ以上含む構成を採用し
た。
【０００８】また、本発明のにかかる半導体装置の製造
方法においては、ＭＢＥ，ＭＯＣＶＤ，ＭＯＶＰＥ等の
結晶成長技術によりＧａＡｓ，ＧａＳｂ，ＺｎＳｅ等の
ＩＩＩ−Ｖ族化合物半導体層あるいはＩＩ−ＶＩ族化合
物半導体層とＧｅ，ＳｎのＩＶ族元素半導体層を積層し
て成長する工程を含む半導体装置の製造方法であって、
積層して結晶成長する際に、化合物半導体層と元素半導
体層の界面にこれらの化合物半導体層と元素半導体層を
構成する原子が相互拡散するのを抑制するためのＳｉ等
の原子拡散抑制層を介挿し、該原子拡散抑制層によって
両半導体層の結晶構造ならびに電気的性質を円滑に接続
する工程を一回あるいはそれ以上含む工程を採用した。
【０００９】
【作用】本発明のように、異なる原子を含むＩＩＩ−Ｖ
族化合物半導体層あるいはＩＩ−ＶＩ族化合物半導体層
とＩＶ族元素半導体層を基板上に、ＭＢＥ，ＭＯＣＶＤ
等の結晶成長技術を用いて順次成長する際に、これら半
導体層の界面に、隣接する半導体層を構成する元素の相
互拡散を抑制し、結晶的な性質を大きく変えることな
く、連続的に成長できる原子拡散抑制層を介在させる
と、結晶成長時に加わる熱、および、その後の微細加工
工程時に加わる熱によって惹起される原子の相互拡散が
抑制され、半導体装置の電気的特性の劣化を防止するこ
とができる。
【００１０】原子拡散抑制層には、例えば、ＩＶ族元素
半導体であるシリコン（Ｓｉ）を用いることができる
が、Ｓｉは、ＧａＡｓ，ＧａＳｂ，ＺｎＳｅ等のＩＩＩ
−Ｖ族化合物半導体層あるいはＩＩ−ＶＩ族化合物半導
体層と、Ｇｅ，Ｓｎ等のＩＶ族元素半導体層の間の構成
元素の拡散を抑制するとともに、これらＩＩＩ−Ｖ族化
合物半導体あるいはＩＩ−ＶＩ族化合物半導体層中にお
ける拡散係数が、母体中における構成元素の自己拡散係
数と同程度に小さいため、化合物半導体層中に拡散して
その特性を劣化させることがなく、また、Ｇｅ，Ｓｎ等
のＩＶ族半導体中における拡散係数は同様にその構成元
素の自己拡散係数と同程度に小さいから、これらの元素
半導体層中に拡散してその特性を劣化させることがな
い。
【００１１】図４は、Ｓｉ中の不純物拡散係数の温度特
性図である。この図に見られるように、Ｇａ，ＡｓのＳ
ｉ中での拡散係数は、Ｓｉの自己拡散係数と同様に低
く、この半導体装置が製造工程において曝される６００
〜７００℃の範囲の熱履歴においては、拡散係数は１０
-16 （ｃｍ2 ・ｓ-1）に達しない程度に低く、Ｓｉ層に
よって、ＧａやＡｓの拡散が抑制される。
【００１２】
【実施例】以下、本発明の一実施例を説明する。図１
は、本発明の一実施例の半導体装置の構成説明図であ
る。この図において、１は半絶縁性ＧａＡｓ基板、２は
ノンドープＧａＡｓバッファ層、３，５はＳｉ原子拡散
抑制層、４はノンドープＧｅキャリア走行チャネル層、
６はｐ−ＧａＡｓ層である。
【００１３】この実施例は、ＨＥＭＴの製造に用いる半
導体構造体を示しているが、その構成を製造方法ととも
に説明する。
【００１４】第１工程 １０-10 Ｔｏｒｒの高真空装置中に置かれた半絶縁性Ｇ
ａＡｓ基板１の上に、ＭＢＥによってノンドープＧａＡ
ｓバッファ層２を５０００Å成長する。
【００１５】第２工程 このノンドープＧａＡｓバッファ層２の上に、シリコン
（Ｓｉ）原子拡散抑制層３をＭＢＥ法によって０．５〜
２層だけ成長する。この成長時の基板の温度の許容範囲
は広く、Ｓｉが成長する温度であれば支障を生じること
はなく、ＧａＡｓの成長温度である５８０〜６００℃と
同じ温度範囲でも支障はない。
【００１６】この場合「０．５層」は、Ｓｉ原子が疎に
堆積され、１原子層を形成するに至らない状態をいう
が、この状態でも原子拡散抑制効果を生じる。なお、Ｓ
ｉの格子定数は５．４３１Åであり、ＧａＡｓの格子定
数は５．６５３３Åであるから、格子定数の差に起因す
る歪みは殆ど問題にならない。
【００１７】第３工程 つぎに、このＳｉ原子拡散抑制層３の上に、単結晶のノ
ンドープＧｅキャリア走行チャネル層４を、基板温度１
５０〜５００℃にして２００Å成長する。
【００１８】第４工程 このノンドープＧｅキャリア走行チャネル層４の上に、
基板温度１５０〜５００℃にしてＧｅ単結晶層を２００
Å成長する。
【００１９】第５工程 その上に再びＳｉ原子拡散抑制層５を０．５〜２層だけ
成長する。
【００２０】第６工程 引き続きこのＳｉ原子拡散抑制層５の上にｐ−ＧａＡｓ
層６を、基板温度５８０℃にして４００Å成長する。
【００２１】この実施例の半導体装置においては、Ｓｉ
のＧａＡｓ中における拡散係数は温度６００℃のもとで
５×１０-16 ｃｍ2 ／ｓｅｃと極めて小さく、ＧａＡｓ
中におけるＧａならびにＡｓの自己拡散係数と殆ど変わ
らない。したがって、Ｓｉ原子拡散抑制層５を構成する
Ｓｉ自身のＧａＡｓ中への侵入は殆ど無視できる。一
方、ＧｅへのＳｉの拡散係数も温度６００℃のもとで１
０-16 ｃｍ2 ／ｓｅｃ程度と小さく、ＳｉのＧｅ中への
拡散も無視することができる。
【００２２】この現象により、Ｇｅ層へのＧａ，Ａｓの
拡散、ならびに、その逆過程を抑制することができ、Ｓ
ｉ原子拡散抑制層５の厚さが薄いことと相まって、半導
体界面の結晶的あるいは電気的性質の劣化を抑制でき
る。この構成は一つ形成しても、あるいは、この実施例
のように２つ、あるいは、多数形成してもその効果が損
なわれることはない。
【００２３】図２は、本発明の一実施例の半導体装置の
エネルギバンド構造図である。この図において、７はこ
の実施例の半導体装置のエネルギバンドを示し、８は従
来の半導体装置のエネルギバンドを示すほかは、図１に
示した半導体装置の各半導体層のエネルギバンドを示し
ている。
【００２４】この図に示されているように、この実施例
によると、Ｓｉ原子拡散抑制層３をノンドープＧａＡｓ
バッファ層２とノンドープＧｅ電子走行チャネル層４、
および、ノンドープＧｅキャリア走行チャネル層４とｐ
−ＧａＡｓ層６の間に設けることにより、半導体層界面
におけるエネルギバンドは急峻に変化しており、各半導
体層を構成する元素の相互拡散にる半導体装置の電気特
性の劣化が抑制されていることがわかる。
【００２５】この実施例の半導体装置のエネルギバンド
７を、原子拡散抑制層を導入しない従来の半導体装置の
エネルギバンド８に比較すると、この実施例の半導体装
置においては、不純物の拡散が極めて少ないことがわか
る。
【００２６】
【発明の効果】以上説明したように、本発明のように、
異なる半導体層を順次成長する工程において、各半導体
層を構成する元素が相互拡散しやすい半導体層の境界面
に原子拡散抑制層を介挿することによって、原子の相互
拡散を抑制することができ、この半導体積層構造基板を
用いて製造した半導体装置を電気的特性を改善すること
ができる。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の構成説明図で
ある。
【図２】本発明の一実施例の半導体装置のエネルギバン
ド構造図である。
【図３】従来の半導体装置の構成説明図である。
【図４】Ｓｉ中の不純物拡散係数の温度特性図である。
【符号の説明】
１ 半絶縁性ＧａＡｓ基板 ２ ノンドープＧａＡｓバッファ層 ３，５ Ｓｉ原子拡散抑制層 ４ ノンドープＧｅキャリア走行チャネル層 ６ ｐ−ＧａＡｓ層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ＩＩＩ−Ｖ族化合物半導体層あるいはＩ
    Ｉ−ＶＩ族化合物半導体層とＩＶ族元素半導体層の界面
    に、これらの化合物半導体層と元素半導体層を構成する
    原子が相互拡散するのを抑制するための原子拡散抑制層
    が介挿され、該原子拡散抑制層が両半導体層の結晶構造
    ならびに電気的性質を円滑に接続している構造を一つあ
    るいはそれ以上含むことを特徴とするＭＢＥ，ＭＯＣＶ
    Ｄ，ＭＯＶＰＥ等の結晶成長技術によって製造された半
    導体装置。
  2. 【請求項２】 ＩＩＩ−Ｖ族化合物半導体層あるいはＩ
    Ｉ−ＶＩ族化合物半導体層がＧａＡｓ，ＧａＳｂ，Ｚｎ
    Ｓｅ等であり、ＩＶ族元素半導体層がＧｅ，Ｓｎ等であ
    り、原子拡散抑制層がＳｉであることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 ＭＢＥ，ＭＯＣＶＤ，ＭＯＶＰＥ等の結
    晶成長技術によりＩＩＩ−Ｖ族化合物半導体層あるいは
    ＩＩ−ＶＩ族化合物半導体層とＩＶ族元素半導体層を積
    層して成長する工程を含む半導体装置の製造方法であっ
    て、これらの半導体層を積層して結晶成長する際に、化
    合物半導体層と元素半導体層の界面にこれらの化合物半
    導体層と元素半導体層を構成する原子が相互拡散するの
    を抑制するための原子拡散抑制層を介在させ、該原子拡
    散抑制層によって両半導体層の結晶構造ならびに電気的
    性質を円滑に接続する工程を一回あるいはそれ以上含む
    ことを特徴とする半導体装置の製造方法。
  4. 【請求項４】ＩＩＩ−Ｖ族化合物半導体層あるいはＩＩ
    −ＶＩ族化合物半導体層がＧａＡｓ，ＧａＳｂ，ＺｎＳ
    ｅ等であり、ＩＶ族元素半導体層がＧｅ，Ｓｎ等であ
    り、原子拡散抑制層がＳｉであることを特徴とする請求
    項３記載の半導体装置の製造方法。
JP3344555A 1991-12-26 1991-12-26 半導体装置およびその製造方法 Pending JPH05175144A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3344555A JPH05175144A (ja) 1991-12-26 1991-12-26 半導体装置およびその製造方法
US07/992,042 US5341006A (en) 1991-12-26 1992-12-17 Semiconductor device having diffusion-preventing layer between III-V layer and IV layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3344555A JPH05175144A (ja) 1991-12-26 1991-12-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH05175144A true JPH05175144A (ja) 1993-07-13

Family

ID=18370187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3344555A Pending JPH05175144A (ja) 1991-12-26 1991-12-26 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5341006A (ja)
JP (1) JPH05175144A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5702281A (en) * 1995-04-20 1997-12-30 Industrial Technology Research Institute Fabrication of two-part emitter for gated field emission device
US6437372B1 (en) * 2000-01-07 2002-08-20 Agere Systems Guardian Corp. Diffusion barrier spikes for III-V structures
KR20130058406A (ko) * 2011-11-25 2013-06-04 삼성전자주식회사 반도체 발광소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091333A (en) * 1983-09-12 1992-02-25 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US5168330A (en) * 1990-12-03 1992-12-01 Research Triangle Institute Semiconductor device having a semiconductor substrate interfaced to a dissimilar material by means of a single crystal pseudomorphic interlayer

Also Published As

Publication number Publication date
US5341006A (en) 1994-08-23

Similar Documents

Publication Publication Date Title
US5221367A (en) Strained defect-free epitaxial mismatched heterostructures and method of fabrication
JP5545713B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
EP0840942B1 (en) GaAs SUBSTRATE WITH COMPOSITIONALLY GRADED AlGaAsSb BUFFER FOR FABRICATION OF HIGH-INDIUM FETS
JP3114809B2 (ja) 半導体装置
EP0291346B1 (en) A laminated structure of compound semiconductors
JPH02161718A (ja) エピタキシャル層を形成する方法
US4861393A (en) Semiconductor heterostructures having Gex Si1-x layers on Si utilizing molecular beam epitaxy
JPH073814B2 (ja) 半導体基板の製造方法
JPH04315419A (ja) 元素半導体基板上の絶縁膜／化合物半導体積層構造
JPH05175144A (ja) 半導体装置およびその製造方法
JP3169057B2 (ja) 化合物半導体層の成長方法
JP2530496B2 (ja) 半導体ヘテロ構造およびその製造方法
JPS6344774A (ja) 化合物半導体装置
JPH10284510A (ja) 半導体基板
JPS61189620A (ja) 化合物半導体装置
JP3985288B2 (ja) 半導体結晶成長方法
JPH05267175A (ja) 化合物半導体基板
JPS61189619A (ja) 化合物半導体装置
WO2020230317A1 (ja) 半導体積層構造
JPH07297144A (ja) エピタキシャル成長法
JPH0620968A (ja) 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法
JPS63186416A (ja) 化合物半導体基板
WO2021192551A1 (ja) 半導体層の形成方法
JP3911641B2 (ja) 半導体薄膜の成長方法
JPH05291156A (ja) 元素半導体基板上の絶縁膜／化合物半導体積層構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010522