JPH05175325A

JPH05175325A - 誘電体分離基板及びその製造方法

Info

Publication number: JPH05175325A
Application number: JP34086591A
Authority: JP
Inventors: Kiyoshi Fukuda; 潔福田; Kazuyoshi Furukawa; 和由古川; Kazuhiro Tanaka; 一宏田中
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1991-12-24
Filing date: 1991-12-24
Publication date: 1993-07-13

Abstract

(57)【要約】【目的】この発明にあっては、接着技術を応用し、絶縁
膜を介して接着された基板より得られる誘電体分離基板
の反りの発生を減少させるために、該基板の裏面にも多
結晶シリコンを堆積して応力のつり合いをとることを特
徴とする。【構成】この発明による誘電体分離基板は、酸化膜１５
の表面には単結晶シリコンである活性層１６が、裏面に
は台基板１７がそれぞれ形成されている。そして、上記
台基板１７の裏面には、多結晶シリコン層１８が堆積さ
れた構成となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、誘電体分離基板に関
し、特に２枚の半導体シリコンウェハを接着して得られ
る誘電体分離基板及びその製造方法に関するものであ
る。

【０００２】

【従来の技術】従来、半導体装置の素子分離技術の１つ
として、絶縁体を用いた誘電体分離技術が知られてい
る。この誘電体分離技術は、ｐｎ接合分離技術に比べ
て、（ｉ）高温動作時においても漏れ電流が少ない、
（ii）寄生サイリスタによるラッチアップがない、
（iii) 高耐圧素子を分離する場合にも分離に要する面
積が少ない、（iv）電圧印加の極性を考慮する必要が
ない、（ｖ）寄生容量が少ない、等の特徴を有してい
る。

【０００３】誘電体分離を現実する技術としては、ＳＯ
Ｓと称されるサファイア基板上にシリコンを気相成長さ
せる方法、絶縁膜上に堆積した非晶質シリコンを再結晶
させる方法、シリコンウェハの直接接着を利用した方法
等が知られている。また、シリコンウェハの一部をエッ
チングして酸化膜を形成した後、多結晶シリコンを厚く
堆積し、裏側から研磨することで厚い多結晶シリコンで
保持されて島状に分離された単結晶シリコンを得る方法
も知られている。

【０００４】これらの方法のうち、直接接着を利用した
方法は、厚くて良質の単結晶シリコン層を、誘電体で分
離された素子を形成する部分として得ることができる利
点を有する優れた方法である。

【０００５】この直接接着を応用した誘電体分離型基板
の製造は、従来、図６に示されるようにして行われてい
た。先ず、同図（ａ）に示される如く、片面が鏡面研磨
された、面方位（１００）単結晶シリコンウェハ１の両
側表面に、熱酸化膜２及び３を形成する。そして、この
熱酸化膜３と、支持基板となるもので片面が鏡面研磨さ
れたシリコンウェハ４を、洗浄の後に鏡面同士を接触さ
せ、２００℃以上、好ましくは１０００℃以上の熱処理
により強固に一体化する。ここで、熱酸化膜２は誘電体
分離用絶縁膜となる。

【０００６】その後、同図（ｂ）に示されるように、単
結晶シリコンウェハ１を規定の厚さまで研磨する。次い
で、同図（ｃ）に示されるように、接着基板の表面に熱
酸化膜５及び６をそれぞれ形成し、この酸化膜５をマス
クにアルカリ系エッチング液で、単結晶シリコンウェハ
１を誘電体分離絶縁膜２に到達する深さまでエッチング
（異方性エッチング）し、Ｖ字型の素子分離用溝７を形
成する。

【０００７】そして、同図（ｄ）に示される如く、素子
分離用溝７の側面に素子分離用酸化膜８を形成する。更
に、同図（ｅ）に示されるように、素子分離用溝７が埋
まるまで多結晶シリコン層９を堆積する。次いで、同図
（ｆ）に示されるように、単結晶シリコンウェハ１が露
出するまで研磨を行って、誘電体分離型基板を得る。

【０００８】

【発明が解決しようとする課題】この直接接着技術を利
用した方法では、厚くて良質の誘電体分離されたシリコ
ン層を得ることができ、多結晶シリコン層を厚く堆積す
る必要がないため、基板の反りも少ない。しかしなが
ら、このように構成された基板に於いても、全く反りが
ない状態ではない。接着基板の反りは、主に２つの原因
で発生する。

【０００９】１つは、シリコンと酸化膜の熱膨張差によ
るものである。接着されたウェハは熱処理により一体化
されるが、熱処理後、シリコンと酸化膜との熱膨張率の
差により応力（図７及び図８に矢印で表される）が発生
する。すなわち、シリコンの方が酸化膜より熱収縮が大
きいので、室温に於いてシリコンは引張り応力が働いた
状態で縮もうとし、酸化膜は圧縮応力が働いた状態で伸
びようとしている。

【００１０】図７（ａ）に示されるように、同じ厚さの
２枚のウェハ同士（活性層となる半導体層１０と台基板
となるシリコンウェハ１１）を、絶縁膜１２を介して接
着しても、基板の厚み方向の中心は、中間に位置する絶
縁膜１２の位置となる。このため、応力がつり合うので
反りが生じる要因はない。このことは図７（ｂ）に示さ
れるような、活性層１０及び台基板１１の表面に酸化膜
１３及び１４が形成された誘電体基板についても同様で
ある。

【００１１】しかしながら、図８（ａ）に示されるよう
に、活性層１０側が規定の厚さまで研磨されると、基板
の厚み方向の中心Ｏは台基板１１側に移るため、上述し
たシリコンの引張り応力と絶縁膜の圧縮応力の働きで、
活性層１０側が凸状になる反りが生じる。そこで、図８
（ｂ）に示されるように、台基板１１側の裏面に酸化膜
１４を形成して応力のつり合いをはかり、反りを減少さ
せることを見出した。

【００１２】しかしながら、ウェハに素子を形成するに
あたっては、弗酸、弗化アンモン等を用いた酸化膜エッ
チングが必須の工程であり、裏面に設けた酸化膜もこの
エッチングによって除去され、酸化膜形成前の反りに戻
り、抜本的な反り対策には至らない。そのため、ウェハ
の大口径化や、素子の微細化につれてＰＥＰ工程に支障
をきたし、所望の素子パターン形成が困難になる。

【００１３】もう１つの反りの原因は、多結晶シリコン
の堆積である。図６（ａ）〜（ｆ）に示されたように、
溝を埋めるために多結晶シリコンを堆積するが、この際
に反りが発生する。そして、この反りは研磨工程の支障
となる。反りが発生するのは、熱膨張係数等の物性が多
結晶シリコンと基板の結晶シリコンとで異なることや、
多結晶シリコンが堆積中に収縮するためである。この反
り具合は堆積の条件で大きく変わる。したがって、裏面
に酸化膜等の膜をつけて応力のつり合いをはかる方法で
の反り低減は困難なものである。

【００１４】以上のように、接着技術を応用し、絶縁膜
を介して接着された基板より得られる誘電体分離基板
は、上述したように、裏面に酸化膜を施した反り対策は
有効的な手段ではあるが、後工程で除去されるという不
都合が生じ、反りが再発し、また多結晶シリコンの堆積
時に反りが発生し、正確な研磨や高精度のパターニング
ができないという課題があった。

【００１５】この発明は上記課題に鑑みてなされたもの
で、反りの再発や、多結晶シリコンの堆積時に反りが発
生し、正確な研磨や高精度のパターニングができないと
いうことを解決した誘電体分離基板及びその製造方法を
提供することを目的とする。

【００１６】

【課題を解決するための手段】すなわちこの発明は、所
定の厚さを有する第１の半導体と、この第１の半導体よ
りも厚い第２の半導体が絶縁膜を介して一体的に構成さ
れる誘電体分離基板に於いて、上記第２の半導体の表面
上に多結晶シリコンを設けたことを特徴とする。

【００１７】またこの発明は、所定の厚さを有する第１
の半導体と、この第１の半導体よりも厚い第２の半導体
が絶縁膜を介して一体的に構成され、上記第１の半導体
の表面から絶縁膜に到達される溝が形成されて上記第１
の半導体が複数に分離される誘電体分離基板に於いて、
上記溝の中及び上記第２の半導体の表面上に多結晶シリ
コンを設けたことを特徴とする。

【００１８】更にこの発明は、所定の厚さを有する第１
の半導体と、この第１の半導体よりも厚い第２の半導体
とを、絶縁膜を介して一体的に構成する工程とから成る
誘電体分離基板の製造方法に於いて、上記第２の半導体
の表面上に多結晶シリコンを堆積する工程を具備するこ
とを特徴とする。

【００１９】またこの発明は、所定の厚さを有する第１
の半導体と、この第１の半導体よりも厚い第２の半導体
とを、絶縁膜を介して一体的に構成する工程と、上記第
１の半導体を複数に分離するために上記第１の半導体の
表面から絶縁膜に到達する溝を形成する工程とから成る
誘電体分離基板の製造方法に於いて、上記溝の中及び上
記第２の半導体の表面上に多結晶シリコンを堆積する工
程を具備することを特徴とする。

【００２０】

【作用】この発明の誘電体分離基板及びその製造方法に
あっては、所定の厚さを有する第１の半導体と、この第
１の半導体よりも厚い第２の半導体が絶縁膜を介して一
体的に構成されている誘電体分離基板に於いて、誘電体
分離基板の裏面に、多結晶シリンコンを設けている。ま
た、この多結晶シリコンと上記第２の半導体との間には
酸化膜を設けてもよい。

【００２１】また、この発明にあっては、活性層が溝で
複数に分離されている誘電体分離基板に於いて、上記溝
の中及び基板の裏面に多結晶シリコンを設けている。そ
して、これらの多結晶シリコンを同時に堆積するように
している。更に、この発明にあっては、基板の裏面に設
けた多結晶シリコンの表面を酸化し、必要であればこの
酸化膜を除去するようになっている。

【００２２】

【実施例】以下、図面を参照してこの発明の誘電体分離
基板及びその製造方法に係る実施例を説明する。

【００２３】図１は、この発明による誘電体分離基板の
構成を示す断面図である。同図に於いて、酸化膜１５の
表面に活性層（シリコン）１６が、裏面に台基板（シリ
コン）１７が設けられている。そして、この誘電体分離
基板は、台基板１７の裏面に、多結晶シリコン層１８が
堆積された構成となっている。

【００２４】このように誘電体分離基板を構成すると、
酸化膜とシリコンの熱膨張差により、基板の表面に当た
る薄いほうのシリコン１６の表面が凸状に反る。一方、
多結晶シリコン層１８の堆積による反りの具合は、その
堆積条件で変わる。すなわち、多結晶シリコン層１８側
が凸状に反るような条件で、図示されるように、台基板
１７の裏面に堆積させれば、反りは打消し合って減少さ
せることができる。

【００２５】尚、図示されないが、多結晶シリコン層１
８と台基板１７の間に酸化膜を設けて、更に反りを調整
することも可能である。この場合、酸化膜は多結晶シリ
コンで覆われているので、後のプロセス中に無くなるこ
とはない。

【００２６】また、台基板１７の裏面に多結晶シリコン
１８を設けて反りを減らす方法は、詳細を後述する図２
のように、溝２７を埋めるために、基板の表面側にも多
結晶シリコン層２８を設ける誘電体分離基板とその製造
工程に於いて、特に有効である。何故なら、多結晶シリ
コン堆積後に研磨による表面平坦化工程があり、反りは
この工程の精度を下げるためである。多結晶シリコン層
による反りは堆積条件で変わるが、図２（ｅ）のように
両面にほぼ同じ厚さに堆積すれば、堆積条件にかかわら
ず反りは打消し合って小さくなる。

【００２７】本発明者は、堆積した多結晶シリコンを酸
化すると、多結晶シリコン側の面が凸状に反ることを見
出した。反る理由は、一つには多結晶シリコンの体積が
酸化により増えるためである。しかし、多結晶シリコン
表面にできた酸化膜をエッチング等で除去しても、反り
は元に戻らない。これは、酸化時に発生したインタース
ティシャルシリコンが多結晶シリコン中に多数存在する
シリコンベイカンシーを埋め、その結果、多結晶シリコ
ンの体積が増えるためと考えられている。

【００２８】何れにせよ、多結晶シリコンを酸化するこ
とで、多結晶シリコンを堆積した側が凸状に反る。そし
て、誘電体分離基板の裏面に設けた多結晶シリコンを酸
化すれば裏面側が凸に反り、酸化膜とシリコンの熱膨張
差による反りを打消して基板の反りを減らすことができ
る。以下、同実施例を具体的に説明する。

【００２９】ｎ型、比抵抗２０〜３０Ω・ｃｍ、面方位
（１００）、厚み５００μｍのシリコンウェハを用い
て、直接接着により誘電体分離基板を作製した。直接接
着の具体的な工程は次の通りである。先ず、接着するウ
ェハを、Ｈ₂ＳＯ₄−Ｈ₂Ｏ₂混合液、ＨＣｌ−Ｈ₂Ｏ
₂混合液、コリンとＨ₂Ｏ₂の混合液、アンモニアとＨ
₂Ｏ₂混合液、王水等で洗浄した後、１０分程度水洗
し、スピンナーで脱水乾燥する。これらの処理を経たウ
ェハを、例えばクラス１００以下の清浄な雰囲気中に設
置して、実質的に異物が介在しない状態でその鏡面研磨
面同士を密着させる。これにより、２枚のウェハは、あ
る程度の強度をもって接着する。

【００３０】こうして接着した基板を拡散炉等で熱処理
することにより、接着強度が上がり、２枚のウェハは完
全に一体化される。接着強度の向上は約２００℃以上の
熱処理で観測される。熱処理の雰囲気は特に選ばず、酸
素、窒素、水素、不活性ガス、水蒸気、或いはこれらの
混合雰囲気中で行うことができる。この実施例では、洗
浄をＨ₂ＳＯ₄−Ｈ₂Ｏ₂混合液とＨＣｌ−Ｈ₂Ｏ₂混
合液で行い、熱処理は小量の酸素を含む窒素中で１１０
０℃、２時間行った。次に、図２（ａ）〜（ｆ）を参照
して、この発明の誘電体分離基板の製造方法について説
明する。

【００３１】先ず、図２（ａ）に示されるように、ウェ
ハの活性層１９となる第１の単結晶シリコン及び台基板
２０となる第２のシリコンの各表面及び裏面に、酸化膜
２１、２２及び２３、２４を１μｍ形成する。そして、
上述した洗浄を行った後に清浄な雰囲気中で乾燥を行
い、鏡面同士を接触させた後に、小量の酸素を含む窒素
中で１１００℃、２時間の熱処理を行い、強固に一体化
した基板を得る。ここで、酸化膜２１及び２３は、誘電
体分離用絶縁膜となる。次に、同図（ｂ）に示されるよ
うに、半導体層となる活性層１９を研磨して、その厚み
を５０μｍとする。

【００３２】そして、同図（ｃ）に示されるように、規
定の厚みに調整された半導体層１９上に、酸化膜２５を
形成する。次いで、この酸化膜２５をマスクにして分離
溝形成のために、アルカリ系エッチング液で接着界面に
介在された誘電体絶縁膜に達するまでエッチング（異方
性エッチング）を行い、Ｖ字型の素子分離用溝２６を形
成する。次いで、同図（ｄ）に示されるように、Ｖ字型
の素子分離用溝２６の側面に素子分離用絶縁膜２７を形
成する。

【００３３】更に、同図（ｅ）に示されるように、素子
分離用溝２６が埋め込まれるまで多結晶シリコン２８層
を、また台基板２０の裏面にも多結晶シリコン層２９
を、同時に堆積させる。この工程によって、接着された
基板は、多結晶シリコン層によって完全に包み込まれる
こととなる。

【００３４】そして、同図（ｆ）に示される如く、最後
の工程である半導体層（単結晶シリコン）１９が露出す
るまで研磨を行う。これにより、誘電体絶縁膜に包み込
まれた単結晶島領域が形成された誘電体分離基板を得る
ことができる。

【００３５】尚、この発明との比較のために、同じシリ
コンウェハを使用して図６の従来の方法で接着基板を作
り、両基板の反りを比較した結果、本発明の実施例の基
板には反りは殆んど無く、本発明の効果が実証された。
更に、半導体を作る工程の影響を調べるために、同実施
例によって製作した基板を１０％の弗酸に１時間浸した
が、反りに影響はなかった。

【００３６】このように、直接接着による誘電体分離基
板を説明したが、この発明は他の接着法、例えば静電接
着法やスピンオングラス接着法等を用いた誘電体分離基
板に同様に適用することが可能である。

【００３７】例えば、図３は、その表面側に酸化膜３０
及び活性層３１を設けた台基板３２の、裏面に多結晶シ
リコン層３３を設けている。そして、更にこの多結晶シ
リコン層３３の裏面を酸化して酸化膜３４を堆積する。
このように、多結晶シリコン層３３を酸化すれば、裏面
側が凸に反り、酸化膜とシリコンの熱膨張差による反り
を打消して基板の反りを減らすことができる。

【００３８】図４（ａ）〜（ｄ）は、裏面の多結晶シリ
コンを酸化した誘電体分離基板の製造方法の一例であ
る。図４（ａ）は図２（ｅ）と同じで、ここまでの工程
は図２（ａ）〜（ｆ）の通りである。この時点で、この
誘電体分離基板は、酸化膜２１、２３の影響で表面側
（同図に於いて上側）が凸状に反っている。多結晶シリ
コン層２８及び２９は、表裏ほぼ同じ厚さなので打消し
合って影響しない。図４（ｂ）は、この誘電体分離基板
に熱酸化膜３５及び３６を設けた状態である。この場合
の反りは、同図（ａ）と同じで上側に凸状になる。

【００３９】同図（ｃ）は、表面側の溝以外の多結晶シ
リコン層を研磨で取り除いた後の状態を示したものであ
る。この基板では、酸化膜２１、２３による反りと、裏
面の多結晶シリコン層２９による反りが打消し合って基
板の反りは小さい。多結晶シリコンによる反りは堆積条
件で変化するが、酸化することで一定の反り量にするこ
とができる。その結果、基板の反りの制御が容易にな
り、また多結晶シリコン堆積条件の自由度が大きくな
る。

【００４０】同図（ｄ）は、裏面の多結晶シリコン層上
の酸化膜３６を除去した誘電体分離基板を示したもので
ある。酸化膜３６を除去しても、多結晶シリコン層によ
る反りは保持されるので、基板の反りは小さいままであ
る。

【００４１】一般に、誘電体分離基板の裏面に堆積した
酸化膜は、基板に半導体素子を製造する工程中にエッチ
ングされ、無くなる。この発明のように、予め酸化膜を
除去しておけば、素子製造工程中の基板の反りの変化が
小さくなる。

【００４２】尚、表面の多結晶シリコン層２８、この多
結晶シリコン層２８上の酸化膜３５、及び裏面の酸化膜
３６の除去の順序は、最終的な基板の反りに影響を与え
ないので、基板製造工程の都合により変えることができ
る。

【００４３】更に、図５（ａ）及び（ｂ）は、半導体層
１９を分離する素子分離用溝３７をトレンチ状の狭い溝
にした例を示したものである。多結晶シリコン層２８と
２９は、減圧ＣＶＤにより堆積する。尚、３８は素子分
離用絶縁膜である。この様な構成の誘電体分離基板で
も、同様の効果が得られる。

【００４４】

【発明の効果】以上のようにこの発明によれば、反りの
再発や、多結晶シリコンの堆積時に反りが発生し、正確
な研磨や高精度のパターニングができないということを
解決した誘電体分離基板及びその製造方法を提供するこ
とができ、従来反りのために不可能であった誘電体分離
基板の大口径化、パターニングの高精度化、誘電体分離
素子の微細高性能化を図ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例で、誘電体分離基板の構成
を示す断面図である。

【図２】この発明による誘電体分離基板の製造方法の工
程を示した断面図である。

【図３】この発明の他の実施例で、誘電体分離基板の構
成を示す断面図である。

【図４】この発明による誘電体分離基板の製造方法の他
の例の工程を示した断面図である。

【図５】この発明の更に他の実施例で、誘電体分離基板
の構成を示す断面図である。

【図６】従来の誘電体分離基板の製造方法の工程を示し
た断面図である。

【図７】応力による基板の反りを説明するための断面図
である。

【図８】応力による基板の反りを説明するための断面図
である。

【符号の説明】

１５、２１、２２、２３、２４、２５…酸化膜、１６、
１９…活性層、１７、２０…台基板、１８、２８、２９
…多結晶シリコン層、２６…素子分離用溝、２７…素子
分離用絶縁膜。

フロントページの続き (72)発明者田中一宏神奈川県川崎市川崎区駅前本町25番地１東芝マイクロエレクトロニクス株式会社内

Claims

【特許請求の範囲】

【請求項１】所定の厚さを有する第１の半導体と、こ
の第１の半導体よりも厚い第２の半導体が絶縁膜を介し
て一体的に構成される誘電体分離基板に於いて、上記第２の半導体の表面上に多結晶シリコンを設けたこ
とを特徴とする誘電体分離基板。
【請求項２】所定の厚さを有する第１の半導体と、こ
の第１の半導体よりも厚い第２の半導体が絶縁膜を介し
て一体的に構成され、上記第１の半導体の表面から絶縁
膜に到達される溝が形成されて上記第１の半導体が複数
に分離される誘電体分離基板に於いて、上記溝の中及び上記第２の半導体の表面上に多結晶シリ
コンを設けたことを特徴とする誘電体分離基板。
【請求項３】上記第２の半導体の表面上の多結晶シリ
コンの表面に設けられる酸化膜を備える請求項１及び２
に記載の誘電体分離基板。
【請求項４】所定の厚さを有する第１の半導体と、こ
の第１の半導体よりも厚い第２の半導体とを、絶縁膜を
介して一体的に構成する工程とから成る誘電体分離基板
の製造方法に於いて、上記第２の半導体の表面上に多結晶シリコンを堆積する
工程を具備することを特徴とする誘電体分離基板の製造
方法。
【請求項５】所定の厚さを有する第１の半導体と、こ
の第１の半導体よりも厚い第２の半導体とを、絶縁膜を
介して一体的に構成する工程と、上記第１の半導体を複数に分離するために上記第１の半
導体の表面から絶縁膜に到達する溝を形成する工程とか
ら成る誘電体分離基板の製造方法に於いて、上記溝の中及び上記第２の半導体の表面上に多結晶シリ
コンを堆積する工程を具備することを特徴とする誘電体
分離基板の製造方法。
【請求項６】上記多結晶シリコンを堆積する工程は上
記溝の中及び上記第２の半導体の表面上に同時に堆積す
る請求項５に記載の誘電体分離基板の製造方法。
【請求項７】上記多結晶シリコンを堆積する工程の後
に上記第２の半導体の表面を熱酸化する工程を具備する
請求項４及び５に記載の誘電体分離基板の製造方法。
【請求項８】上記第２の半導体の表面を熱酸化する工
程の後に上記酸化膜を除去する工程を具備する請求項７
に記載の誘電体分離基板の製造方法。