JPH05175829A

JPH05175829A - データ入出力方法および装置

Info

Publication number: JPH05175829A
Application number: JP33897591A
Authority: JP
Inventors: Shinji Nakamura; 眞次中村
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1991-12-20
Filing date: 1991-12-20
Publication date: 1993-07-13

Abstract

(57)【要約】【目的】データの高速読み書きを可能にした入出力方
法および装置を提供する。【構成】同期型計数器のＡＮＤゲートの直列キャリー
ラインに、ｍビット毎にＤフリップフロップを挿入した
計数器１を用いれば、高速動作をさせることが可能であ
るが、上記の計数器１においては、一意的に決定出来な
い数が生じるので、ｍビット毎にまとめた数をｎとした
場合に、ｎ−１以上のＯＫ集合に属する数の内の任意の
一つの値に計数器１の初期値を設定することにより、全
ビットに対応するメモリ２の全ての番地を使用すること
が出来、かつ高速動作を可能にすることが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、メモリへのデータの
読み出し、書き込みを行なうデータ入出力方法および装
置に関し、特に高速読み書きを可能にする技術に関す
る。

【０００２】

【従来の技術】メモリへのデータの読み出し、書き込み
を行なう場合には、一般に、クロック信号を計数器（カ
ウンタ）で計数し、メモリ内で上記計数値に対応した番
地を指定してデータの読み書きを行なうようになってい
る。以下、上記の入出力装置に用いられる計数器につい
て説明する。

【０００３】図８は、従来の一般的な非同期型カウンタ
の一例図であり、ＪＫフリップフロップを使用した４ビ
ットの２進カウンタを示す。図８において、ＦＦ₀〜Ｆ
Ｆ₃はそれぞれＪＫフリップフロップ、ＣＬＫは計数す
べき入力パルス信号（クロックパルス）、ｂ₀〜ｂ₃はそ
れぞれ各ビットの出力を示す。

【０００４】また、図１０は従来の一般的な同期型カウ
ンタの一例図であり、ＪＫフリップフロップとＡＮＤゲ
ートを使用した４ビットの２進カウンタを示す。図１０
において、Ａ₀〜Ａ₃はそれぞれＡＮＤゲートを示し、そ
の他、図８と同符号は同じものを示す。図１０の回路に
おいて、各ビットのＪ_i、Ｋ_i入力は、前段のＪＫフリッ
プフロップからの出力および最下位ビットの入力によっ
て以下のように決定される。Ｊ₀＝Ｋ₀＝１Ｊ₁＝Ｋ₁＝ｂ₀ Ｊ₂＝Ｋ₂＝ｂ₁ｂ₀ Ｊ₃＝Ｋ₃＝ｂ₂ｂ₁ｂ_０

【０００５】

【発明が解決しようとする課題】しかし、上記のような
従来の計数器においては、第ｎビットの値を決める入力
の一般項Ｊ_ｎ、Ｋ_nが、Ｊ_n＝Ｋ_n＝ｂ_n-1ｂ_n-2……ｂ₂ｂ₁ｂ₀ となっているため、計数器の桁数が増加すると、中間結
果の伝播に時間がかかって作動周波数を高めることが出
来ない、という問題点があった。以下、非同期型と同期
型について上記の問題点を詳細に説明する。

【０００６】非同期型計数器における問題点前記図８の回路においては、各ＪＫフリップフロップの
Ｊ入力とＫ入力を共に１とし、最下位のＪＫフリップフ
ロップＦＦ₀のクロック入力端子に計数すべき入力（Ｃ
ＬＫ）を接続し、以後各ＪＫフリップフロップの出力を
一段上のＪＫフリップフロップのクロック入力端子に入
力するように構成している。上記の構成において、各Ｊ
Ｋフリップフロップには動作が完結するまでに遅れがあ
るため、計数すべき入力信号の周波数が上記の遅れに対
して相対的に高くなると、計数値に遅れが出て、出力さ
れる２進数の値が、実際の計数値より小さくなるという
問題点がある。例えば、図９は上記の非同期型計数器の
タイミングチャートである。図９においては、各ＪＫフ
リップフロップの遅れτがクロックパルスＣＬＫの半波
長と等しい場合を例示している。この場合、（Ａ）点は
第５番目のパルスが入った時点であり、従って計数値
“ｂ₃ｂ₂ｂ₁ｂ₀”は“０１００”（１０進数で４）でな
ければならない。しかし、図から判るように、上記の遅
れによって実際には、“００１０”（１０進数で２）ま
たは“００００”（１０進数で０）となっている。従っ
て、非同期型計数器を使う場合には、クロックパルスの
周波数が連続したＪＫフリップフロップの遅れに対して
充分に低くなければならない。

【０００７】さらに第二の問題点として、各ＪＫフリッ
プフロップの遅れτがすべて等しいわけではないことに
よる非同期性の問題がある。すなわち、この計数器を含
む全体のシステムを特定のクロックに同期させて動作さ
せる場合、非同期型計数器では、その値の確定時が、各
々一様ではない遅れを有する全てのフリップフロップの
遅れの和によって規定されるため、同期的に値を参照し
ようとすると、その値が不確定となってしまう。例え
ば、前記図９の（Ａ）点において、その値が“００１
０”になるか“００００”になるかの違いが生じるの
は、二番目のＪＫフリップフロップＦＦ₁の動作速度が
僅かに速いか遅いかによるものである。上記と同様の現
象は、図示のように第８番目と第９番目のパルスが入力
した時点でも生じる。

【０００８】同期型計数器における問題点前記図１０の回路においては、各ＪＫフリップフロップ
の出力がそれぞれ一つのＡＮＤゲートを介して次ビット
のＪＫフリップフロップの入力に接続され、かつ各ＡＮ
Ｄゲートの出力が次ビットのＡＮＤゲートの一方の入力
に接続されてＡＮＤゲートの直列キャリーラインを形成
している。図１１は、上記の同期型計数器のタイミング
チャートである。図１１においては、入力するクロック
パルスはパルス幅ｎsecが２で周期が６ｎsecであり、ま
た各ＡＮＤゲートは１ｎsecの遅れを有し、各ＪＫフリ
ップフロップは３ｎsecの遅れを有するものとしてい
る。すなわち、（Ａ）点における１ｎsecの遅れは、図
１０のＡＮＤゲートＡ₀における動作遅れによって発生
したものである。同様に（Ｂ）点における遅れは、ＡＮ
ＤゲートＡ₀によって遅れた遷移がさらにＡＮＤゲート
Ａ₁によって１ｎsec遅れたものであり、ＪＫフリップフ
ロップＦＦ₂の入力信号としては合計２ｎsecの遅れが出
ている。この（Ｂ）点における“０”から“１”への遷
移の後、１ｎsec後のクロックパルスの立下がりに対応
してＪＫフリップフロップＦＦ₂が動作し、（Ｃ）点に
示すようにＪＫフリップフロップの持つ３ｎsecの遅れ
の後に、ＪＫフリップフロップＦＦ₂の出力は“０”か
ら“１”へと遷移している。上記の一連の動作と同様な
動作の系列が図１１中の（Ｄ）、（Ｅ）、（Ｆ）に示さ
れている。（Ｆ）点の遅れは図１０の回路におけるＡＮ
ＤゲートＡ₂の遅れに対応しており、ＪＫフリップフロ
ップＦＦ₃の入力の遅れは合計１ｎsec増加して３ｎsec
になっている。このためＪＫフリップフロップＦＦ₃へ
の入力信号が“０”から“１”へと遷移するのは、クロ
ックパルスが立下がる時点と重なっており、クロックパ
ルスが立下がった時には安定した“１”とはならない。
従ってＪＫフリップフロップＦＦ₃の正常な遷移は期待
できず、（Ｇ）の点線で示されるように、たまたまクロ
ックの立下がりが遅れるか、たまたまＡＮＤゲート
Ａ₀、Ａ₁、Ａ₂の遅れが少し小さくなるか、あるいはこ
れらの逆が起こることによってＪＫフリップフロップＦ
Ｆ₃の出力が“１”となったり、あるいは“０”のまま
であったりすることになる。上記のような不安定な現象
は、各ＡＮＤゲートＡ₀、Ａ₁、Ａ₂における遅れの総和
がクロックパルスの周期に対して相対的に大きくなり過
ぎたために起こるものであって、図１１の例では、各Ａ
ＮＤゲートの遅れの総和がクロックパルスの周期の１／
２に達すると正確な計数が出来なくなる。したがって図
１１のタイムチャートに示すごとき遅れの特性とクロッ
クパルスの周期の関係では、高々３ビットまでの計数器
しか構成できないことが判る。上記のように、従来の計
数器においては、桁数が大きくなるとクロックパルスの
周波数を高くした高速の計数器は実現が困難であり、そ
のためメモリからのデータの読み出し、書き込みも高速
化が困難であるという問題があった。

【０００９】本発明は、上記のごとき従来技術の問題点
を解決するためになされたものであり、データの高速読
み書きを可能にした入出力方法および装置を提供するこ
とを目的とする。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載のデータ入
出力方法においては、メモリの番地を指定するための計
数器として、ビット数に対応した数のフリップフロップ
と、それと同数のアンドゲートとを有し、各フリップフ
ロップの出力がそれぞれ一つのアンドゲートを介して次
ビットのフリップフロップの入力に接続され、かつ各ア
ンドゲートの出力が次ビットのアンドゲートの一方の入
力に接続されてアンドゲートの直列キャリーラインを形
成している同期型計数器における上記アンドゲートの直
列キャリーラインに、ｍ（ｍは正の整数）ビット毎にＤ
フリップフロップを直列に挿入した構成を有し、予め定
まった複数の所定の値において正常な計数値を出力する
同期型計数器を用い、その計数器で正常な値を出力しな
い数の部分を補うため、請求項１の（１）〜（５）に示
すごとき手順でメモリの番地を指定するように構成して
いる。なお、請求項１に記載の“２↑(ｍ＋ｎ)−１”に
おける“↑(ｍ＋ｎ)”は２の（ｍ＋ｎ）乗を示す。すな
わち２↑(ｍ＋ｎ)−１は下記（数１）式で示す内容を有
する。以下同様に、↑( ）の符号は括弧内が羃数を示
す。ただし、添字として用いる場合には、２↑(ｍ＋ｎ)
−１をＸとして表示している。

【００１１】

【数１】

【００１２】また、請求項２の入出力装置においては、
請求項１に記載の方法を実現するための構成、すなわ
ち、メモリと、上記の特殊な同期型計数器と、初期値設
定手段と、制御手段と、を備えている。なお、上記の初
期値設定手段および制御手段は、例えば、コンピュータ
（例えば後記図１の中央処理装置３）の機能で構成する
ことが出来る。

【００１３】

【作用】上記のごとく本発明においては、メモリの番地
を指定するための計数器として、上記のごとき特殊な高
速計数器を用いている。上記の同期型計数器において
は、ＡＮＤゲートの直列キャリーラインに、ｍビット毎
にＤフリップフロップを挿入したことにより、中間結果
の伝播距離を短くすることが出来るので、作動周波数の
高い高速計数器を実現することが出来る。すなわち、上
記のｍビット毎にまとめた部分をステージと名付けれ
ば、Ｄフリップフロップを各ステージ毎に挿入すると、
Ｄフリップフロップ間に存在するＡＮＤゲートのキャリ
ー長は高々ｍゲートとなる。つまり、各ステージ毎にＤ
フリップフロップを挿入して、各ＡＮＤゲートにおける
遅れをその点で０にするように構成しているので、直列
キャリーライン上のＡＮＤゲートの全体の数が多くて
も、動作に影響する遅れは各ステージ内の遅れのみに押
さえられる。したがって、ステージ内のビット数がｍの
場合には、全体のビット数が如何に大きい場合でも、動
作に影響する遅れはＡＮＤゲートｍ個分の遅れになるの
で、クロックパルスの周期を高速にすることが出来る。

【００１４】ただし、上記のように構成すると、直列キ
ャリーライン上にＤフリップフロップを挿入したことに
より、真の値と異なる計数値を示す場合が生じる。例え
ばｍ＝２、ｎ＝２の場合、すなわち２ビット毎にまとめ
たステージ２個からなる４ビットカウンタの場合には、
０、１、２、３、５、６、７、９、１０、１１、１３、
１４、１５については正確に計数することが出来るが、
４、８、１２については計数値が正常値と異なってい
る。したがって上記のごとき計数器をデータ入出力装置
に用いる場合には、特別な番地指定方法を用いる必要が
ある。すなわち、正常な計数値となる所定の値をＯＫ値
とし、上記Ｄフリップフロップによって区分けられた段
数をｎとした場合に、０から最大_Xまで番地付けられた
メモリを使用し、該メモリに書き込みまたは読み出され
るデータの系列をＤ₀、Ｄ₁、Ｄ₂、…、Ｄ_i、…、Ｄ_Xと
した場合に、まず、ｎ−１以上の任意のＯＫ値（上記の
例では、２、３、５、６、７、９、１０、１１、１３、
１４、１５）の一つを選び、上記同期型計数器の各フリ
ップフロップをセットまたはリセットして上記同期型計
数器の初期値を上記の選択したＯＫ値にセットする。ま
た上記同期型計数器のＤフリップフロップは全てリセッ
トする。なお、上記のＯＫ値は予め選択し、その値を初
期設定するように構成しておけばよい。次に、最初のデ
ータＤ₀を上記同期型計数器の値、すなわち上記の初期
値で示される番地に書き込む。

【００１５】次に、上記同期型計数器が入力パルス信号
を計数して現在の状態から次の状態へ遷移すると、次の
データを上記同期型計数器の計数値で示される番地へ書
き込む。そして、全てのデータ、すなわち最大でＤ_Xま
での書き込みが終わるまで、上記の操作を繰り返す。ま
た、データ読み出しの場合も上記と同様の手順でメモリ
の番地を指定し、当該番地のデータを読み出す。例え
ば、後記図２に示す同期型計数器のように、ｍ＝２、ｎ
＝３で５ビットの計数器を構成した場合において、上記
の初期値として２を選択した場合には、Ｄ₀〜Ｄ₃₁の各
データと書き込まれる番地の関係は図３に示すようにな
る。図３から判るように、０番地には３番目のデータＤ
₂が、１番地には１６番目のデータＤ₁₅が、２番地には
１番目のデータＤ₀が書き込まれるというように、番地
の順序とそこに書き込まれるデータ番号とは順序が異な
っているが、書き込みと読み出しの際に同じ番地を指定
すれば、何ら問題を生じることがない。

【００１６】なお、本発明においては、前記のごとく一
部に計数値が正常値と異なる値となる特殊な高速計数器
を使用し、計数器で計数できる全ての数（例えば４ビッ
トなら１６個）に対応した番地を全て指定するために、
前記のごとき特別な番地指定方法を用いているが、正常
値と異なる値に相当する番地を欠番とするのであれば、
通常と同様の番地指定方法を用いることが出来る。例え
ば、上記のｍ＝２、ｎ＝２の４ビットカウンタの場合
に、０、１、２、３、５、６、７、９、１０、１１、１
３、１４、１５の１３個の番地のみを使用し、４、８、
１２の３個の番地は欠番としてメモリを使用しないので
あれば、通常通りに０番地には１番目のデータＤ₀、１
番地には２番目のデータＤ₁というように指定すればよ
い。

【００１７】

【実施例】本発明のデータ入出力装置について説明する
前に、まず、本発明に用いる特殊な同期型計数器につい
て説明する。図５は、本発明者等が発明した同期型計数
器の一例のブロック図である。

【００１８】図５において、ＦＦ₀〜ＦＦ₃はそれぞれＪ
Ｋフリップフロップ、Ａ₀〜Ａ₃はそれぞれＡＮＤゲー
ト、ＤＦ₀及びＤＦ₁はＤフリップフロップ（Delayまた
はDataフリップフロップ）、ＣＬＫは計数すべき入力パ
ルス信号（クロックパルス）、ｂ₀〜ｂ₃はそれぞれ各ビ
ットの出力を示す。図５の回路は、ＡＮＤゲートＡ₀〜
Ａ₃とＪＫフリップフロップＦＦ₀〜ＦＦ₃からなる４ビ
ットの同期型計数器において、２ビット毎にまとめた部
分をそれぞれステージと名付ければ、ＡＮＤゲートの直
列キャリーライン上の各ステージから次のステージへ移
る出力へＤフリップフロップを挿入し、そのＤフリップ
フロップの出力を次のステージのキャリー入力とするよ
うに構成したものである。この場合、ｍ＝２であり、か
つ、ステージ数をｎとすれば、ｎ＝２であり、全体のビ
ット数はｍ×ｎ＝４となる。

【００１９】次に作用を説明する。図６は、図５の回路
のタイミングチャートである。図６においては、図５の
回路における各ＪＫフリップフロップの遅れを３ｎse
c、各ＡＮＤゲートの遅れを１ｎsec、各Ｄフリップフロ
ップの遅れを２ｎsecとし、クロックパルスＣＬＫの周
期を６ｎsecとし、各ＪＫフリップフロップをリセット
した状態から計数を開始した場合における特性を、各出
力の値を縦軸に、時間を横軸に取ったグラフで示してい
る。また、図５の各素子はクロックパルスの立下がりで
起動するものであり、この時の各ＪＫフリップフロップ
ＦＦ₀〜ＦＦ₃の値が計数値である。この実施例において
は、Ｄフリップフロップが２ビット毎に挿入されている
ため、Ｄフリップフロップ間に存在するＡＮＤゲートの
キャリー長は高々２ゲートとなっている。すなわち、各
ステージ毎にＤフリップフロップを挿入して、各ＡＮＤ
ゲートにおける遅れをその点で０にするように構成して
いるので、直列キャリーライン上のＡＮＤゲートの全体
の数が多くても、動作に影響する遅れは各ステージ内の
遅れのみに押さえられる。したがって図５の例のごと
く、ステージ内のビット数ｍが２の場合には、全体のビ
ット数が如何に大きい場合でも、動作に影響する遅れは
ＡＮＤゲート２個分の遅れになるので、クロックパルス
の周期を図示のごとく６ｎsecと高速にすることが出来
る。

【００２０】ただし、図５の構成では、直列キャリーラ
イン上にＤフリップフロップを挿入したことにより、計
数値に次のごとき問題を生じる。図７は、図５の回路に
おける各ビット出力と１０進数との対応を示す図表であ
る。図７において、破線で囲んだ部分、つまり、１０進
数で４、８、１２の点では、Ｄフリップフロップの値Ｄ
Ｆが“１”となっており、この部分では計数値が誤って
いる。すなわち、本来４＝“０１００”となるべき値が
“００００”となり、８＝“１０００”が“０１００”
となり、１２＝“１１００”が“１０００”となってい
る。上記のように、この４ビット計数器においては、
０、１、２、３、５、６、７、９、１０、１１、１３、
１４、１５は正確に計数することが出来るが、４、８、
１２は計数することが出来ない。上記の正常に計数でき
る数、すなわち計数可能な数の集合をＯＫ集合と名付け
た場合、一般的には、ＯＫ集合は下記（数１）式で示さ
れる。

【００２１】

【数１】

【００２２】ただし、上記（数１）式において、Ｖは下
記（数２）式で示される値である。

【００２３】

【数２】

【００２４】上記のＯＫにおけるＶの条件は、直列キャ
リーライン上のＤフリップフロップの値が全て０である
ことに相当する。上記のように、図５のごとき計数器に
おいては、高速動作が可能である代わりに、ＯＫ集合に
属する数以外の数は正常に計数することが出来ない。し
たがって、このような計数器を入出力装置におけるアド
レス計数用のカウンタとして用いる場合には、正常値と
異なる値に相当する番地を欠番とするのであれば、通常
と同様の番地指定方法を用いることが出来る。例えば、
上記の４ビットカウンタの場合に、０、１、２、３、
５、６、７、９、１０、１１、１３、１４、１５の１３
個の番地のみを使用し、４、８、１２の３個の番地は欠
番としてメモリを使用しないのであれば、通常通りに０
番地には１番目のデータＤ₀、１番地には２番目のデー
タＤ₁というように指定すればよい。なお、図５の回路
において、計数値がＯＫ集合に属している場合は全ての
Ｄフリップフロップの出力が“０”であるから、各Ｄフ
リップフロップの出力からＮＯＴ回路（否定回路）を介
してＡＮＤゲートに接続すれば、そのＡＮＤゲートの出
力が“１”の場合には、そのときの計数値がＯＫ集合に
属していることを示す。したがって、上記のように欠番
を含む入出力方法の場合には、上記ＡＮＤゲートの出力
が“１”のときにのみ、計数値で番地を指定するように
構成すればよい。

【００２５】しかし、上記の入出力方法では、メモリ内
に使用出来ない番地が出来るので、不経済である。その
ため、上記のごとき特殊な高速計数器を用い、かつメモ
リの全ての番地を有効に活用することが出来るようにし
たのが本発明の入出力方法である。以下、詳細に説明す
る。図１は、本発明のデータ入出力装置の一実施例のブ
ロック図であり、計数値をアドレスとして用いるマイク
ロプログラムのプログラム・カウンタとして前記のごと
き特殊な高速計数器を用いた例を示す。図１において、
１は前記のごとき特殊な計数器であり、例えば図２に示
すごときｍ＝２、ｎ＝３の計数器である。また、２はメ
モリ、３は中央処理装置（ＣＰＵ）、４はアドレスバ
ス、５はデータバスである。また、Ｓ₁およびＳ₂は計数
器１内の各フリップフロップをセットするセット信号、
Ｒ₁およびＲ₂は同じくリセット信号（詳細後述）であ
る。また、ＣＬＫはクロック信号、ＷＲはメモリの書き
込み信号である。この書き込み信号ＷＲが“１”の時、
アドレスバス４の値で示される番地にデータバス５上の
値が書き込まれる。また、計数器１の各ＪＫフリップフ
ロップはメモリ２のアドレスバス４に直接接続されてお
り、各ＪＫフリップフロップの計数値が番地を指定する
ものとなる。

【００２６】次に、図２は、上記の計数器１の詳細を示
すブロック図である。図２において、ＦＦ₀〜ＦＦ₄はＪ
Ｋフリップフロップ、ＤＦ₀、ＤＦ₁はＤフリップフロッ
プ、Ａ₀〜Ａ₃はＡＮＤゲート、ｂ₀〜ｂ₄は各ＪＫフリッ
プフロップの出力である。各ＪＫフリップフロップＦＦ
₀〜ＦＦ₄は、セット端子setとリセット端子resetとを有
し、また各ＤフリップフロップＤＦ₀、ＤＦ₁はリセット
端子resetを有し、後述するごとく初期値を２とする場
合には、中央処理装置３から出力されるセット信号Ｓ₁
は、ＪＫフリップフロップＦＦ₀、ＦＦ₂、ＦＦ₃、ＦＦ₄
のセット端子に与えられ、リセット信号Ｒ₁はＪＫフリ
ップフロップＦＦ₀、ＦＦ₂、ＦＦ₃、ＦＦ₄のリセット端
子およびＤフリップフロップＤＦ₀、ＤＦ₁のリセット端
子に与えられる。一方、セット信号Ｓ₂はＪＫフリップ
フロップＦＦ₁のセット端子に与えられ、リセット信号
Ｒ₂はＪＫフリップフロップＦＦ₁のリセット端子に与え
られる。上記のＪＫフリップフロップおよびＤフリップ
フロップにおけるセット機能とリセット機能は非同期で
動作するようになっており、計数器の初期状態を非同期
で任意の値に設定することが出来る。なお、図４は、図
１の回路における信号波形のタイミングチャートであ
る。

【００２７】以下、作用を説明する。ｍ×ｎビットの計
数器１によってメモリ２の番地を指定するには、メモリ
２として０から最大２↑(ｍ＋ｎ)−１まで番地付けられ
たメモリを使用する。このメモリに記憶されるデータの
系列をＤ₀、Ｄ₁、Ｄ₂、…、Ｄ_i、…、Ｄ_Xとすると、こ
れらのデータのメモリへの書き込みは以下の手順で行な
う。（１）ｎ−１以上の任意のＯＫ値を一つ選び、計数器１
の各ＪＫフリップフロップをセットまたはリセットして
計数器１の初期値を上記の選択したＯＫ値にセットす
る。また計数器１のＤフリップフロップは全てリセット
する。（２）最初のデータＤ₀を計数器１の値、すなわち上記
の初期値で示される番地に書き込む。（３）計数器１が入力パルス信号を計数して現在の状態
から次の状態へ遷移すると、次のデータを計数器１の計
数値で示される番地へ書き込む。（４）全てのデータ、すなわち最大でＤ_Xまでの書き込
みが終わるまで、上記（３）を繰り返す。（５）データ読み出しの場合も上記と同様の手順でメモ
リの番地を指定し、当該番地のデータを読み出す。

【００２８】次に、実例として、図２に示すごときｍ＝
２、ｎ＝３の計数器によって５ビット、すなわちＤ₀、
Ｄ₁、…、Ｄ₃₁までの３２個のデータをメモリ２に書き
込む場合について説明する。なお、この例においては５
ビットとして用いるため、図２においては、第３段目は
ＪＫフリップフロップがＦＦ₄の１個だけ接続されてい
るが、第３段目もＪＫフリップフロップを２個接続すれ
ば、ｍ×ｎ＝２×３＝６ビットで、最大６４個までのデ
ータに用いることが出来る。（１）ｎ＝３、ｎ−１＝２であり、２はＯＫ値であるの
で、この値を初期値とする。この初期値を設定するため
に、図４の信号波形におけるＳ₁、Ｒ₁、Ｓ₂、Ｒ₂に示す
ごときセット信号とリセット信号を与える。すなわち、
ＪＫフリップフロップＦＦ₀、ＦＦ₂、ＦＦ₃、ＦＦ₄のセ
ット端子には“０”（Ｓ₁）、ＪＫフリップフロップＦ
Ｆ₀、ＦＦ₂、ＦＦ₃、ＦＦ₄のリセット端子およびＤフリ
ップフロップＤＦ₀、ＤＦ₁のリセット端子には“１”
（Ｒ₁）、ＪＫフリップフロップＦＦ₁のセット端子には
“１”（Ｓ₂）、ＪＫフリップフロップＦＦ₁のリセット
端子には“０”（Ｒ₂）を与える。これにより、計数器
１の初期値は“０００１０”（＝２）となる。（２）計数器１の計数値で示される番地、すなわち２番
地へ最初のデータＤ₀を書き込む。（３）計数器１がクロック信号ＣＬＫを計数して現在の
状態から次の状態へ遷移すると、次のデータを計数器１
の値で示される番地に書き込む。（４）データが尽きるまで、すなわち３２番目のデータ
Ｄ₃₁を書き込み終わるまで上記（３）を繰り返す。初期値を２に設定して計数すると、図２の計数器におけ
るＪＫフリップフロップの計数値の系列は、２、３、
０、５、６、７、４、９、１０、１１、８、１３、１
４、１５、１２、１、１８、１９、１６、２１、２２、
２３、２０、２５、２６、２７、２４、２９、３０、３
１、２８、１７となる。したがって、この系列で示され
る番地にＤ₀、Ｄ₁、Ｄ₂、…、Ｄ₃₁の順でデータが格納
されることになる。図３は、上記の指定番地と入力され
るデータ番号との対応を示す図である。以下、上記のよ
うに初期値を設定することによって５ビット３２個の番
地を全て指定することが出来る理由について説明する。
図２の計数器においては、ＯＫ集合に属する数は、０、
１、２、３、５、６、７、９、１０、１１、１３、１
４、１５、１８、１９、２１、２２、２３、２５、２
６、２７、２９、３０、３１の２４個であり、ＯＫ集合
に属さない数は、４、８、１２、１６、１７、２０、２
４、２８の８個である。上記のＯＫ集合の２４個のう
ち、０と１とを除いた残りの２２個は値が一意に決定さ
れるため、それらの値をそのまま番地として用いて支障
を来さない。また、ＯＫ集合に属さない８個のうち、
８、１２、１６、２０、２４、２８の６個に関しては、
その計数値が８は４に相当（すなわち、図２の計数器で
は８のときに４の計数値“００１００”となる）し、１
２は８に、１６は１２に、２０は１６に、２４は２０
に、２８は２４に、それぞれ相当することになり、真の
値とはずれているがそれぞれ一意に決定されるので、番
地の内容を計数値に合わせて変更しておくことによって
支障なく使用することが出来る。例えば、値８は計数値
が４となるため、番地の系列としては３番地の次に８番
地が続き、その後は９、１０、１１番地となって次に８
番地が来るように内容を入れ換えておけばよい。しか
し、ＯＫ集合の０と１およびＯＫ集合に属さない４と１
７に関しては、０と４が同じ計数値０（“００００
０”）となり、１と１７が同じ計数値１（“００００
１”）となるので、特別な処置が必要となる。そのた
め、本実施例においては、計数器の初期値を０とせずに
２と設定し、４を０番地、１７を１番地に対応させたも
のである。このようにすることにより、図２の計数器に
おけるＪＫフリップフロップの計数値の系列は、２、
３、０、５、６、７、４、９、１０、１１、８、１３、
１４、１５、１２、１、１８、１９、１６、２１、２
２、２３、２０、２５、２６、２７、２４、２９、３
０、３１、２８、１７の順序で周回することになる。し
たがって上記の順序で番地を指定すれば、図２のごとき
特殊な高速計数器を用いて、メモリの全ての番地を一意
に指定することが可能となる。上記のように、本実施例
においては、２番地に１番目のデータＤ₀が、３番地に
２番目のデータＤ₁が、０番地に３番目のデータＤ₂が書
き込まれるというように、番地の順序とそこに書き込ま
れるデータ番号とは順序が異なっているが、書き込みと
読み出しの際に同じ番地を指定すれば、何ら問題を生じ
ることがない。なお、前記（１）〜（４）の手順を用い
ることにより、図２の計数器に限らず他のｍやｎの値お
よび他のビット数の計数器においても、上記と同様に、
メモリの全ての番地を一意に指定することが可能とな
る。

【００２９】

【発明の効果】以上説明したように、この発明によれ
ば、ＡＮＤゲートの直列キャリーラインに、ｍビット毎
にＤフリップフロップを挿入した特殊な計数器を用い、
かつ前記（１）〜（４）のごとき手順を用いることによ
り、データ入出力装置の読み出し書き込み速度を大幅に
向上させることが出来る、という優れた効果が得られ
る。

【図面の簡単な説明】

【図１】本発明のデータ入出力装置の一実施例のブロッ
ク図。

【図２】図１の装置に用いる同期型計数器の一例のブロ
ック図。

【図３】図１に装置における指定番地とデータ番号との
対照を示す図表。

【図４】図１の回路における動作波形を示すタイミング
チャート。

【図５】同期型計数器の一例のブロック図。

【図６】図５の回路における動作波形を示すタイミング
チャート。

【図７】図５の回路における計数値を示す図表。

【図８】従来の非同期型計数器の一例のブロック図。

【図９】図８の回路における信号波形を示すタイミング
チャート。

【１０】従来の同期型計数器の一例のブロック図。

【図１１】図１０の回路における信号波形を示すタイミ
ングチャート。

【符号の説明】

１…同期型計数器２…メモリ３…中央処理装置４…アドレスバス５…データバスＦＦ₀〜ＦＦ₄…ＪＫフリップフロップＡ₀〜Ａ₃…ＡＮＤゲートＤＦ₀、ＤＦ₁…ＤフリップフロップＣＬＫ…計数すべき入力パルス信号（クロックパルス）ｂ₀〜ｂ₄…各ビットの出力ＷＲ…書き込み信号Ｓ₁…ＦＦ₀、ＦＦ₂、ＦＦ₃、ＦＦ₄、ＤＦ₀およびＤＦ₁
のセット信号Ｓ₂…ＦＦ₁のセット信号Ｒ₁…ＦＦ₀、ＦＦ₂、ＦＦ₃、ＦＦ₄、ＤＦ₀およびＤＦ₁
のリセット信号Ｒ₂…ＦＦ₁のリセット信号

Claims

【特許請求の範囲】

【請求項１】入力パルス信号を計数器で計数し、メモリ
内の上記計数値に対応した番地を指定してデータの入出
力を行なうデータ入出力方法において、上記計数器として、ビット数に対応した数のフリップフ
ロップと、それと同数のアンドゲートとを有し、各フリ
ップフロップの出力がそれぞれ一つのアンドゲートを介
して次ビットのフリップフロップの入力に接続され、か
つ各アンドゲートの出力が次ビットのアンドゲートの一
方の入力に接続されてアンドゲートの直列キャリーライ
ンを形成している同期型計数器における上記アンドゲー
トの直列キャリーラインに、ｍ（ｍは正の整数）ビット
毎にＤフリップフロップを直列に挿入した構成を有し、
予め定まった複数の所定の値において正常な計数値を出
力する同期型計数器を用い、上記正常な計数値となる所定の値をＯＫ値とし、上記Ｄ
フリップフロップによって区分けられた段数をｎとした
場合に、０から最大２↑(ｍ＋ｎ)−１（以下この値をＸ
と表示）まで番地付けられたメモリを使用し、該メモリ
に書き込みまたは読み出されるデータの系列をＤ₀、
Ｄ₁、Ｄ₂、…、Ｄ_i、…、Ｄ_Xとし、これらのデータのメ
モリへの書き込みまたは読み出しを下記の順序で行なう
ことを特徴とするデータ入出力方法。（１）ｎ−１以上の任意のＯＫ値を一つ選び、上記同期
型計数器の各フリップフロップをセットまたはリセット
して上記同期型計数器の初期値を上記の選択したＯＫ値
にセットし、かつ上記同期型計数器のＤフリップフロッ
プは全てリセットする。（２）最初のデータＤ₀を上記同期型計数器の値、すな
わち上記の初期値で示される番地に書き込む。（３）上記同期型計数器が入力パルス信号を計数して現
在の状態から次の状態へ遷移すると、次のデータを上記
同期型計数器の計数値で示される番地へ書き込む。（４）全てのデータ、すなわち最大でＤ_Xまでの書き込
みが終わるまで、上記（３）を繰り返す。（５）データ読み出しの場合も上記と同様の手順でメモ
リの番地を指定し、当該番地のデータを読み出す。
【請求項２】データを記憶するメモリと、ビット数に対応した数のフリップフロップと、それと同
数のアンドゲートとを有し、各フリップフロップの出力
がそれぞれ一つのアンドゲートを介して次ビットのフリ
ップフロップの入力に接続され、かつ各アンドゲートの
出力が次ビットのアンドゲートの一方の入力に接続され
てアンドゲートの直列キャリーラインを形成している同
期型計数器における上記アンドゲートの直列キャリーラ
インに、ｍ（ｍは正の整数）ビット毎にＤフリップフロ
ップを直列に挿入した構成を有し、予め定まった複数の
所定の値において正常な計数値を出力する同期型計数器
と、上記正常な計数値となる所定の値をＯＫ値とし、上記Ｄ
フリップフロップによって区分けられた段数をｎとした
場合に、上記同期型計数器の各フリップフロップをセッ
トまたはリセットすることにより、上記同期型計数器の
初期値をｎ−１以上の予め選択された一つのＯＫ値にセ
ットし、かつ上記同期型計数器のＤフリップフロップは
全てリセットする初期値設定手段と、最初のデータＤ₀を上記同期型計数器の値、すなわち上
記の初期値で示される番地に書き込み、上記同期型計数
器が入力パルス信号を計数して現在の状態から次の状態
へ遷移すると、次のデータを上記同期型計数器の計数値
で示される番地へ書き込み、上記の操作をデータが尽き
るまで繰り返し、またデータ読み出しの場合も上記と同
様の手順でメモリの番地を指定して当該番地のデータを
読み出す制御手段と、を備えたことを特徴とするデータ入出力装置。