JPH05175946A - シリアル信号伝達装置 - Google Patents

Abstract

(57)【要約】 【目的】本体装置と端末装置とを簡単な配線により情報
を双方向に通信すると共に、本体装置から端末装置に給
電する。 【構成】第１のＣＰＵ１５と第１および第２の直流電源
１６，１７を備えた本体装置１２に、第２のＣＰＵ２４
および電気負荷Ｒ８を備えた端末装置１３を、例えば２
芯の信号線１４により接続する。また、第２の電源１７
から第２のＣＰＵ２４に給電される電源電圧を、第１の
ＣＰＵ１５から送出すべき情報に対応して設定された所
定の時間間隔でオフ制御してシリアル信号として送出す
る手段と、第２のＣＰＵ２４に給電される電圧を所定時
間保持して第２電源１７から第２のＣＰＵ２４への給電
のオフ時に第２のＣＰＵ２４へ給電する手段と、第２の
ＣＰＵ２４から送出すべき情報に対応して設定された所
定の時間間隔により前記端末装置１３の電気負荷Ｒ８を
変化させてシリアル信号を形成する手段と、この電源電
圧の負荷の変化を検出したときに、その負荷が変化した
時間の間隔に対応した第２のＣＰＵ２４からのシリアル
信号を第１のＣＰＵ１５で受け取る手段とを設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は本体装置と端末装置との
間で、１本の信号線により給電と共に、情報を双方向に
通信するシリアル信号伝達装置に関する。

【０００２】

【従来の技術】従来、この種のシリアル信号伝達装置の
一例としては、図４に示すものがある。このシリアル信
号伝達装置１は本体装置２のＣＰＵ（中央演算処理装
置）３とその直流電源４に、端末装置５のスイッチ装置
６を２芯の信号線（信号線／ＧＮＤ）７により接続し
て、抵抗Ｒａ〜Ｒｅでネットワークを構成し、任意のス
イッチＳ１〜Ｓ５を押すことにより、適宜インピーダン
スを選択できるようになっている。

【０００３】これにより、本体装置２のＣＰＵ３に入力
されている信号線の電位が端末装置５のスイッチＳ１〜
Ｓ５の開閉状態で変化するので、その電位の変化をＣＰ
Ｕ３により検出することにより、端末装置５の操作状態
を示す情報を受け取ることができる。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のシリアル信号伝達装置１では端末装置５の操
作内容を本体装置２により正しく受信するためには、端
末装置５の各抵抗Ｒｂ〜Ｒｅを含む各インピーダンスの
変化幅を大きく設定し、スイッチを押すことで検出され
る電位の変化を大きくする必要がある。

【０００５】したがって、本体装置２で判断する電位の
設定に余裕を持たせるために、各抵抗Ｒｂ〜Ｒｅを大形
化する必要があり、端末装置５に設置できるスイッチＳ
１〜Ｓ５の数が制限を受ける。

【０００６】そこで、端末装置５に、図示しない第２の
ＣＰＵを組み込めば、本体装置２のＣＰＵ３に対して多
くの操作内容を第２のＣＰＵからシリアル信号で情報を
送ることができる。

【０００７】また、端末装置５の第２のＣＰＵは、本体
装置２のＣＰＵ３と双方向の信号伝達が可能であり、端
末装置５に状態等の表示を行なうこともできる。

【０００８】しかし、これでは端末装置５の第２のＣＰ
Ｕを動作するための電源が必要である上に、従来の信号
線７の他に、この第２のＣＰＵに電源を供給するための
給電線を追加する必要があり、従来の信号線７の配線を
変更する必要が生じ、コストアップを招くという課題が
ある。

【０００９】そこで本発明はこのような事情を考慮して
なされたもので、その目的は、本体装置と端末装置との
間で情報を双方向に通信することができる安価なシリア
ル信号伝達装置を提供することにある。

【００１０】

【課題を解決するための手段】本発明は、端末装置５に
第２のＣＰＵを組み込むと共に、この第２のＣＰＵを含
む端末装置５に給電するための直流電圧にシリアル信号
を重ねて伝達することにより、１本の信号線を給電線と
信号伝送線とに共用するようにしたものであり、次のよ
うに構成される。

【００１１】つまり本発明は、第１のＣＰＵおよび直流
電源を備えた本体装置と、この第１のＣＰＵおよび直流
電源に信号線を介して接続された第２のＣＰＵおよび電
気負荷を備えた端末装置と、前記直流電源から前記第２
のＣＰＵに給電される直流電源電圧を、前記第１のＣＰ
Ｕから送出すべき情報に対応して設定された所定の時間
間隔でオフ制御してシリアル信号として送出する手段
と、前記第２のＣＰＵに給電される電圧を所定時間保持
して前記直流電源からこの第２のＣＰＵへの給電のオフ
時にこの第２のＣＰＵに給電する手段と、前記第２のＣ
ＰＵから送出すべき情報に対応して設定された所定の時
間間隔により前記端末装置の電気負荷を変化させてシリ
アル信号を形成する手段と、前記電源電圧の負荷の変化
を検出したときに、前記第２のＣＰＵからのシリアル信
号を前記第１のＣＰＵで受け取る手段とを有することを
特徴とする。

【００１２】

【作用】本体装置の第１のＣＰＵから、所要の情報を端
末装置の第２のＣＰＵへ伝送するときは、本体装置の直
流電源から端末装置の第２のＣＰＵに給電される直流電
圧が、第１のＣＰＵにより伝送すべき情報に対応して設
定された時間間隔でオフ制御され、シリアル信号として
信号線に送出され、端末装置の第２のＣＰＵに伝送され
ると同時に給電される。

【００１３】また、本体装置の直流電源から端末装置の
第２のＣＰＵへの給電がオフした時間は電源電圧を一定
時間保持する手段から第２のＣＰＵへ給電される。

【００１４】一方、端末装置の第２のＣＰＵから本体装
置の第１のＣＰＵへ情報を伝達するときは、その情報に
対応して設定された所定の時間間隔により電気負荷を変
化させ、その負荷の変化をシリアル信号として第１のＣ
ＰＵにより受け取られる。

【００１５】したがって本発明によれば、本体装置の第
１のＣＰＵと端末装置の第２のＣＰＵとの間で情報を双
方向に通信できる。

【００１６】しかも、本体装置の直流電源から端末装置
へ給電する直流電圧にシリアル信号を重畳して伝送する
ので、１本（例えば２芯）の信号線を、信号伝送用と給
電用とに共用することができ、従来の信号線を変更し、
または給電専用線等を追加する必要がなく、構成の簡単
化とコスト低減とを共に図ることができる。

【００１７】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００１８】図１は本発明の一実施例の全体構成を示す
回路図であり、図において、シリアル信号伝達装置１１
は本体装置１２の一対の入出力端子１２ａ，１２ｂに、
端末装置１３の一対の入出力端子１３ａ，１３ｂを、例
えば２芯の信号線１４により電気的に接続している。信
号線１４は１芯を信号伝送用および給電用に、他芯を接
地用に使用する。

【００１９】本体装置１２は第１のＣＰＵ（中央演算処
理装置）１５と、その直流電源である第１の電源１６
と、第２の電源１７とを有する。

【００２０】第２の電源１７はコンパレータ１８の入力
側と、スイッチング用の第１のトランジスタ１９のエミ
ッタとに接続されて、この第１のトランジスタ１９のベ
ースはエミッタ接地の第２のトランジスタ２０を介して
第１のＣＰＵ１５の出力ポートＰ２０に接続され、入力
ポートＰ２１にはコンパレータ１８の出力端がダイオー
ド１８ａを介して接続されている。

【００２１】第１のＣＰＵ１５は第１の電源１６から給
電されて駆動し、第２の電源から本体装置１２の入出力
端子１２ａ，１２ｂに印加される直流電圧を、伝送すべ
き情報に従ってオフ制御し、“０”，“１”の２値符号
をシリアルに送出する手段と、入力ポートＰ２１の印加
電圧の変化を検出したときに第２のＣＰＵ１３からのシ
リアル信号を受け取る手段とを有する。

【００２２】一方、端末装置１３はその信号入出力端１
３ａに、ダイオード２１と、スイッチング素子の第３の
トランジスタ２２と、第４のトランジスタ２３とをそれ
ぞれ並列に接続してから、第２のＣＰＵ２４の電源端子
Ｐ２５，入力ポートＰ２６、出力ポートＰ２７にそれぞ
れ接続している。

【００２３】また、ダイオード２１と電源端子Ｐ２５と
を結ぶ配線の途中には、大容量コンデンサ２８とノイズ
軽減用の小容量コンデンサ２９とをそれぞれ並列に接続
し、本体装置１２の第２の電源１７から供給される直流
電圧を充電して、その給電のオフ時に第２のＣＰＵ２４
に給電するようになっている。図１中、Ｒ１〜Ｒ１２は
抵抗を示す。

【００２４】一方、第２のＣＰＵ２４は電気負荷である
抵抗Ｒ８を第４のトランジスタ２３を介して接地させる
ことにより、本体装置１２の第２の直流電源１７の電気
負荷を増大させ、第１のＣＰＵ１５に伝送すべき情報を
“０”，“１”の２値符号の信号で信号線１４にシリア
ルに伝送する手段を有する。

【００２５】次に本実施例の作用を説明する。

【００２６】まず、本体装置１２の第１のＣＰＵ１５か
ら端末装置１３の第２のＣＰＵ２４へ情報を伝達する場
合について説明する。

【００２７】第１のＣＰＵ１５は、第２の電源１７から
一方の入出力端子１２ａに印加される直流電圧が、図２
（Ａ）の電圧波形のように、所定の単位時間Ｔ１だけ
“Ｌ”にする動作を、伝達すべき情報内容に従ってＴ
Ｓ，ＴＨ，ＴＬの間隔をあけて繰り返すように、出力ポ
ートＰ２０の電位を制御する。

【００２８】つまり、出力ポートＰ２０の電位が“Ｌ”
になると、第２のトランジスタ２０がオフになり、抵抗
Ｒ２が開放となるので、第１のトランジスタ１９がオフ
状態になる。

【００２９】このために、端末装置１３には図２（Ｂ）
の電圧波形のように電源電圧が供給されなくなる。

【００３０】したがって、第１のトランジスタ１９がオ
フとなるが、このように電源電圧が供給されない時間Ｔ
１は大容量コンデンサ２８と逆流防止ダイオード２１と
によって、第２のＣＰＵ２４の電圧が図２（Ｃ）の波形
のように保持される。

【００３１】そして、信号線１４を通して、端末装置１
３に供給される電源電圧の状態は、抵抗Ｒ６を通して第
３のトランジスタ２２に加えられ、第２のＣＰＵ２４の
入力ポートＰ２６の電位が、図２（Ｄ）の波形のように
なり、第２のＣＰＵ２４は第１のＣＰＵ１５の出力ポー
トＰ２０の電位の状態を検出することができる。

【００３２】図２の波形の例では、端末装置１３に電源
電圧が供給されない時間Ｔ１の開始位置の間隔をＴＳは
Ｔ１＊２、ＴＬはＴ１＊４、ＴＨはＴ１＊８として表わ
している。

【００３３】ところで、第１のＣＰＵ１５からシリアル
信号を送信するときに操作する、出力ポートＰ２０の電
位は、第２のＣＰＵ１３の入力ポートＰ２６に反転され
て入力される。

【００３４】これにより、第１のＣＰＵ１５がシリアル
信号の送信を開始し、出力ポートＰ２０の電位を“Ｌ”
にすると、第２のＣＰＵ２４の入力ポートＰ２６は
“Ｌ”から“Ｈ”に反転する。

【００３５】第１のＣＰＵ１５はシリアル信号によるデ
ータのスタートを、第２のＣＰＵ２４に伝えるため、出
力ポートＰ２０を単位時間Ｔ１の間だけ“Ｌ”にしてか
ら“Ｈ”に戻し、出力ポートＰ２０を“Ｌ”にした時点
からスタート時間ＴＳの間隔をあけて再び出力ポートＰ
２０を単位時間Ｔ１の間“Ｌ”にする。

【００３６】さらに、第１のＣＰＵ１５は、送信するデ
ータの内容に従って“０”を送信するときはＴＬ時間、
“１”を送信するときはＴＬ時間より長い時間ＴＨの間
隔をそれぞれあけて出力ポートＰ２０を単位時間の間
“Ｌ”にする。したがって図２の波形の例では、“０１
００”の４ビットデータを送信していることになる。

【００３７】一方、第２のＣＰＵ２４は入力ポートＰ２
６の電位を検出し、この入力ポートＰ２６の電位が
“Ｈ”になると、時間の計測を開始する。入力ポートＰ
２６が“Ｌ”から“Ｈ”になり、再び“Ｌ”から“Ｈ”
になるまでの時間がＴＳであれば、データ伝送のスター
トとして送信データの取込みを開始し、入力ポートＰ２
６が“Ｌ”から“Ｈ”になるまでの時間を計測する。こ
の計測した時間がＴＬであれば“０”、ＴＨであれば
“１”として、シリアル信号データを変換して受け取
る。

【００３８】次に、第２のＣＰＵ２４から第１のＣＰＵ
１５に情報を伝達する場合について説明する。

【００３９】まず、第２のＣＰＵ２４は出力ポートＰ２
７の電位を、図３（Ａ）の電圧波形のように、時間Ｔ１
だけ“Ｈ”にする動作を、伝送すべき情報内容に従って
ＴＳ，ＴＬ，ＴＨの間隔をあけて繰り返すように制御す
る。出力ポートＰ２７の電位が“Ｈ”になると、第４の
トランジスタ２３はオンになり、抵抗Ｒ８が接地される
ので、供給されている電源電圧の負荷が増える。

【００４０】電源電圧の負荷が増えると、抵抗Ｒ４の電
圧降下が増えるので、抵抗Ｒ４の負荷側の電位が図３
（Ｂ）の波形のように下がる。この点の電位は、コンパ
レータ１８の非反転入力端子に入力されているので、反
転入力端子の第２の電源１７から抵抗Ｒ９，Ｒ１０によ
り設定された基準電位ＶＲより、この電位が低くなる
と、コンパレータ１８の出力は図３（Ｃ）の波形のよう
にマイナス側に振り切れる。

【００４１】一方、トランジスタ２３がオフの状態では
抵抗Ｒ８が開放されているので、抵抗Ｒ４での電圧降下
は小さく、コンパレータ１８の非反転入力の電位は、基
準電位ＶＲよりも高いので、コンパレータ１８の出力は
プラス側に振り切れる。

【００４２】このコンパレータ１８の出力は、ダイオー
ド１８ａを通して抵抗Ｒ１１，Ｒ１２により図３（Ｄ）
の波形のように第１のＣＰＵ１５へ入力可能な電圧に変
換してから、第１のＣＰＵ１５の入力ポートＰ２１に入
力される。

【００４３】一方、第２のＣＰＵ２４に要求されている
電源電圧の負荷が、第２のＣＰＵ２４の出力ポート２７
により第４のトランジスタ２３がオンして、増大してい
る状態で、コンパレータ１８の出力がマイナス側に振り
切れるように、抵抗Ｒ８，Ｒ９，Ｒ１０の設定を行なう
と、第２のＣＰＵ２４からシリアル信号を送信するとき
に操作を行なう出力ポート２７の電位は、第１のＣＰＵ
１５の入力ポートＰ２１に反転されて入力される。

【００４４】図３の波形の例では、供給される電源電圧
の負荷が増大する時間Ｔ１の開始位置の間隔がＴＳはＴ
１＊２、ＴＬはＴ１＊４、ＴＨはＴ１＊８として表わさ
れている。

【００４５】そして、第２のＣＰＵ２４がシリアル信号
の送信を開始し、出力ポートＰ２７の電位を“Ｈ”にす
ると、第１のＣＰＵ１５の入力ポートＰ２１の電位は
“Ｈ”から“Ｌ”に反転する。

【００４６】第２のＣＰＵ２４はシリアル信号によるデ
ータのスタートを、第１のＣＰＵ１５に伝えるため、出
力ポートＰ２７の電位を単位時間Ｔ１の間“Ｈ”にして
から、“Ｌ”に戻し、出力ポートＰ２７を“Ｈ”にした
時点からスタート時間ＴＳの間隔をあけて再び出力ポー
トＰ２７を時間Ｔ１の間“Ｈ”にする。

【００４７】続いて第２のＣＰＵ２４は、送信するデー
タの内容に従って“０”を送信するときはＴＬ、“１”
を送信するときはＴＨ、の各間隔をあけて出力ポートＰ
２７を時間Ｔ１の間“Ｈ”にする。図３の波形の例では
“０００１”の４ビットデータの送信を行なっている。

【００４８】一方、第１のＣＰＵ１５は入力ポートＰ２
７の電位を検出し、その電位が“Ｌ”になると、時間の
計測を開始する。入力ポートＰ２１が“Ｌ”から“Ｈ”
になり、再び“Ｈ”から“Ｌ”になるまでの時間がＴＳ
であれば、送信データの取込みを開始し、入力ポートＰ
２６が“Ｈ”から“Ｌ”になるまでの時間を計測する。
この計測した時間がＴＬであれば“０”、ＴＨであれば
“１”として、シリアル信号データを変換して受け取
る。

【００４９】

【発明の効果】以上説明したように本発明は、本体装置
の電源から端末装置に給電される直流電圧に、シリアル
信号を重ねて伝送するので、本体装置と端末装置とを２
芯の信号線により接続することにより、本体装置と端末
装置の両ＣＰＵ相互で双方向の通信が可能となる。ま
た、本体装置から端末装置に給電することができるの
で、端末装置に電源を設ける必要がなく、端末装置の小
型化と構成の簡単化とを共に図ることができる。

【図面の簡単な説明】

【図１】本発明に係るシリアル信号伝達装置の一実施例
の構成を示す回路図。

【図２】（Ａ）〜（Ｄ）は図１で示す実施例において第
１のＣＰＵから第２のＣＰＵへデータを伝送する際の各
部の波形を示すタイミングチャート。

【図３】図１で示す実施例において、第２のＣＰＵから
第１のＣＰＵへデータを伝送する際の各部の波形を示す
タイミングチャート。

【図４】従来例の構成を示す回路図。

【符号の説明】

１１ シリアル信号伝達装置 １２ 本体装置 １３ 端末装置 １４ 信号線 １５ 第１のＣＰＵ １６，１７ 電源 １８ コンパレータ １９ 第１のトランジスタ ２０ 第２のトランジスタ ２１ 逆流防止ダイオード ２２ 第３のトランジスタ ２３ 第４のトランジスタ ２４ 第２のＣＰＵ ２８，２９ コンデンサ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１のＣＰＵおよび直流電源を備えた本
   体装置と、この第１のＣＰＵおよび直流電源に信号線を
   介して接続された第２のＣＰＵおよび電気負荷を備えた
   端末装置と、前記直流電源から前記第２のＣＰＵに給電
   される直流電源電圧を、前記第１のＣＰＵから送出すべ
   き情報に対応して設定された所定の時間間隔でオフ制御
   してシリアル信号として送出する手段と、前記第２のＣ
   ＰＵに給電される電圧を所定時間保持して前記直流電源
   からこの第２のＣＰＵへの給電のオフ時にこの第２のＣ
   ＰＵに給電する手段と、前記第２のＣＰＵから送出すべ
   き情報に対応して設定された所定の時間間隔により前記
   端末装置の電気負荷を変化させてシリアル信号を形成す
   る手段と、前記直流電源電圧の負荷の変化を検出したと
   きに、前記第２のＣＰＵからのシリアル信号を前記第１
   のＣＰＵで受け取る手段とを有することを特徴とするシ
   リアル信号伝達装置。