JPH05182984A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH05182984A JPH05182984A JP35991691A JP35991691A JPH05182984A JP H05182984 A JPH05182984 A JP H05182984A JP 35991691 A JP35991691 A JP 35991691A JP 35991691 A JP35991691 A JP 35991691A JP H05182984 A JPH05182984 A JP H05182984A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- insulating film
- semiconductor active
- film transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000010408 film Substances 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 15
- 238000005530 etching Methods 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 エッチングによる半導体活性層の膜質の劣化
を回避して、電気的特性が優れた薄膜トランジスタを得
る。 【構成】 透明絶縁基板１上に、ゲート電極２、ゲート
絶縁膜３、半導体活性層４及び層間絶縁膜５を順次形成
する。その後、層間絶縁膜５の所定領域に一対のコンタ
クト孔６ａ，６ｂを形成し、これらのコンタクト孔６
ａ，６ｂに導電性が高い半導体物質を埋め込んで、ソー
ス・ドレイン電極であるオーミック電極７ａ，７ｂを形
成する。
を回避して、電気的特性が優れた薄膜トランジスタを得
る。 【構成】 透明絶縁基板１上に、ゲート電極２、ゲート
絶縁膜３、半導体活性層４及び層間絶縁膜５を順次形成
する。その後、層間絶縁膜５の所定領域に一対のコンタ
クト孔６ａ，６ｂを形成し、これらのコンタクト孔６
ａ，６ｂに導電性が高い半導体物質を埋め込んで、ソー
ス・ドレイン電極であるオーミック電極７ａ，７ｂを形
成する。
Description
【０００１】
【産業上の利用分野】本発明は、電気的特性が優れ、光
デバイスとしても使用可能の薄膜トランジスタを製造で
きる薄膜トランジスタの製造方法に関する。
デバイスとしても使用可能の薄膜トランジスタを製造で
きる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】図８（ａ）は従来の薄膜トランジスタを
示す断面図、図８（ｂ）は同じくその平面図である。な
お、図８（ａ）は、図８（ｂ）のＡ−Ａ線による断面図
である。
示す断面図、図８（ｂ）は同じくその平面図である。な
お、図８（ａ）は、図８（ｂ）のＡ−Ａ線による断面図
である。
【０００３】透明絶縁基板１１上には、所定の形状でゲ
ート電極１２が形成されている。また、基板１１上に
は、ゲート電極１２を覆うようにしてゲート絶縁膜１３
が形成されている。更に、このゲート絶縁膜１３上に
は、ゲート電極１２を覆うようにして半導体活性層１４
が形成されている。
ート電極１２が形成されている。また、基板１１上に
は、ゲート電極１２を覆うようにしてゲート絶縁膜１３
が形成されている。更に、このゲート絶縁膜１３上に
は、ゲート電極１２を覆うようにして半導体活性層１４
が形成されている。
【０００４】この半導体活性層１４上には、ソース・ド
レイン電極である一対のオーミック電極１７ａ，１７ｂ
が形成されている。そして、基板１１上には、オーミッ
ク電極１７ａ，１７ｂに夫々接続された配線層１８ａ，
１８ｂが所定のパターンで形成されている。なお、オー
ミック電極１７ａ，１７ｂは、平面視でその一部がゲー
ト電極１２に若干重なるように配置されている。
レイン電極である一対のオーミック電極１７ａ，１７ｂ
が形成されている。そして、基板１１上には、オーミッ
ク電極１７ａ，１７ｂに夫々接続された配線層１８ａ，
１８ｂが所定のパターンで形成されている。なお、オー
ミック電極１７ａ，１７ｂは、平面視でその一部がゲー
ト電極１２に若干重なるように配置されている。
【０００５】このように構成された従来の薄膜トランジ
スタにおいて、ゲート電極１２及びソース・ドレイン電
極（オーミック電極１７ａ，１７ｂ）に夫々所定の電圧
を印加すると、ゲート電極１２の上方の半導体活性層１
４に電界が印加され、ゲート絶縁膜１３と半導体活性層
１４との界面に反転層が発生する。これにより、薄膜ト
ランジスタとしての所定の動作が可能になる。
スタにおいて、ゲート電極１２及びソース・ドレイン電
極（オーミック電極１７ａ，１７ｂ）に夫々所定の電圧
を印加すると、ゲート電極１２の上方の半導体活性層１
４に電界が印加され、ゲート絶縁膜１３と半導体活性層
１４との界面に反転層が発生する。これにより、薄膜ト
ランジスタとしての所定の動作が可能になる。
【０００６】次に、上述した薄膜トランジスタの製造方
法について、図８（ａ），（ｂ）を参照して説明する。
法について、図８（ａ），（ｂ）を参照して説明する。
【０００７】先ず、透明絶縁基板１１上にゲート電極１
２を選択的に形成する。その後、このゲート電極１２上
を含む基板１１上の領域にゲート絶縁膜１３を形成す
る。
２を選択的に形成する。その後、このゲート電極１２上
を含む基板１１上の領域にゲート絶縁膜１３を形成す
る。
【０００８】次に、このゲート絶縁膜１３上の所定領域
に半導体活性層１４及び導電性が高い半導体物質からな
るオーミック層を順次形成する。
に半導体活性層１４及び導電性が高い半導体物質からな
るオーミック層を順次形成する。
【０００９】次に、エッチング法を使用して、前記オー
ミック層の表面から半導体活性層１４に到達する溝１９
を形成することにより前記オーミック層をゲート電極１
２の上方で電気的に２分割し、オーミック電極１７ａ，
１７ｂを得る。この場合に、平面視で、オーミック電極
１７ａ，１７ｂの一部がゲート電極１２に重なるように
する。
ミック層の表面から半導体活性層１４に到達する溝１９
を形成することにより前記オーミック層をゲート電極１
２の上方で電気的に２分割し、オーミック電極１７ａ，
１７ｂを得る。この場合に、平面視で、オーミック電極
１７ａ，１７ｂの一部がゲート電極１２に重なるように
する。
【００１０】次いで、オーミック電極１７ａ，１７ｂに
接触する配線層１８ａ，１８ｂを所定のパターンで形成
する。これにより、薄膜トランジスタが完成する。
接触する配線層１８ａ，１８ｂを所定のパターンで形成
する。これにより、薄膜トランジスタが完成する。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た従来の薄膜トランジスタの製造方法には、以下に示す
問題点がある。即ち、従来、半導体活性層１４上に導電
性が高い半導体物質からなる薄膜（即ち、オーミック
層）を形成した後、例えばドライエッチング法によりこ
の薄膜に溝１９を設けることによりオーミック電極１７
ａ，１７ｂを形成している。この場合に、オーミック電
極１７ａ，１７ｂが相互に電気的に短絡しないように、
溝１９の底面がオーミック層の下面よりも若干下方に位
置するように、半導体活性層１４の表面も若干エッチン
グする必要がある。このため、ゲート電極１２の上方の
活性領域（即ち、ゲート絶縁膜１３と半導体活性層１４
との界面近傍の領域）及び半導体活性層１４のエッチン
グにより露出した部分は、エッチングガス及び電界の印
加により著しくダメージを受けて、膜質が劣化してしま
う。従って、薄膜トランジスタの電気的特性も劣化す
る。特に、半導体活性層１４の層厚が薄い場合は、エッ
チングにおけるダメージの影響大きく、電気的特性の劣
化が著しい。
た従来の薄膜トランジスタの製造方法には、以下に示す
問題点がある。即ち、従来、半導体活性層１４上に導電
性が高い半導体物質からなる薄膜（即ち、オーミック
層）を形成した後、例えばドライエッチング法によりこ
の薄膜に溝１９を設けることによりオーミック電極１７
ａ，１７ｂを形成している。この場合に、オーミック電
極１７ａ，１７ｂが相互に電気的に短絡しないように、
溝１９の底面がオーミック層の下面よりも若干下方に位
置するように、半導体活性層１４の表面も若干エッチン
グする必要がある。このため、ゲート電極１２の上方の
活性領域（即ち、ゲート絶縁膜１３と半導体活性層１４
との界面近傍の領域）及び半導体活性層１４のエッチン
グにより露出した部分は、エッチングガス及び電界の印
加により著しくダメージを受けて、膜質が劣化してしま
う。従って、薄膜トランジスタの電気的特性も劣化す
る。特に、半導体活性層１４の層厚が薄い場合は、エッ
チングにおけるダメージの影響大きく、電気的特性の劣
化が著しい。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、エッチングによる半導体活性層のダメージ
を低減し、電気的特性が優れた薄膜トランジスタを製造
することができる薄膜トランジスタの製造方法を提供す
ることを目的とする。
のであって、エッチングによる半導体活性層のダメージ
を低減し、電気的特性が優れた薄膜トランジスタを製造
することができる薄膜トランジスタの製造方法を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】本発明に係る薄膜トラン
ジスタの製造方法は、少なくともその表面が絶縁体から
なる基板の表面上にゲート電極を選択的に形成する工程
と、このゲート電極上を含む前記基板上の領域にゲート
絶縁膜を形成する工程と、このゲート絶縁膜上に半導体
活性層を選択的に形成する工程と、この半導体活性層上
に層間絶縁膜を形成する工程と、この層間絶縁膜におけ
る平面視で前記ゲート電極の両側部の領域に前記半導体
活性層の表面に到達する一対のコンタクト孔を形成する
工程と、これらのコンタクト孔を半導体物質で埋め込ん
でオーミック電極を形成する工程と、を有することを特
徴とする。
ジスタの製造方法は、少なくともその表面が絶縁体から
なる基板の表面上にゲート電極を選択的に形成する工程
と、このゲート電極上を含む前記基板上の領域にゲート
絶縁膜を形成する工程と、このゲート絶縁膜上に半導体
活性層を選択的に形成する工程と、この半導体活性層上
に層間絶縁膜を形成する工程と、この層間絶縁膜におけ
る平面視で前記ゲート電極の両側部の領域に前記半導体
活性層の表面に到達する一対のコンタクト孔を形成する
工程と、これらのコンタクト孔を半導体物質で埋め込ん
でオーミック電極を形成する工程と、を有することを特
徴とする。
【００１４】
【作用】本発明においては、半導体活性層上に層間絶縁
膜を形成し、この層間絶縁膜の所定領域に一対のコンタ
クト孔を設け、これらのコンタクト孔を半導体物質で埋
め込んでオーミック電極を形成する。従って、本発明に
おいては、半導体活性層をエッチングしなくてもオーミ
ック電極を形成することができる。また、コンタクト孔
形成時には半導体活性層が層間絶縁膜で被覆されている
ため、コンタクト孔形成時のエッチングによる半導体活
性層のダメージを回避できる。これにより、電気的特性
が優れた薄膜トランジスタを得ることができる。
膜を形成し、この層間絶縁膜の所定領域に一対のコンタ
クト孔を設け、これらのコンタクト孔を半導体物質で埋
め込んでオーミック電極を形成する。従って、本発明に
おいては、半導体活性層をエッチングしなくてもオーミ
ック電極を形成することができる。また、コンタクト孔
形成時には半導体活性層が層間絶縁膜で被覆されている
ため、コンタクト孔形成時のエッチングによる半導体活
性層のダメージを回避できる。これにより、電気的特性
が優れた薄膜トランジスタを得ることができる。
【００１５】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１６】図１乃至図６は本発明の実施例に係る薄膜
トランジスタの製造方法を工程順に示す断面図、図７
（ａ）は本実施例方法により製造した薄膜トランジスタ
を示す断面図、図７（ｂ）は同じくその平面図である。
なお、図７（ａ）は図７（ｂ）のＡ−Ａ線による断面図
である。
トランジスタの製造方法を工程順に示す断面図、図７
（ａ）は本実施例方法により製造した薄膜トランジスタ
を示す断面図、図７（ｂ）は同じくその平面図である。
なお、図７（ａ）は図７（ｂ）のＡ−Ａ線による断面図
である。
【００１７】先ず、図１に示すように、透明絶縁基板１
上に、Ｍｏ、Ｃｒ若しくはＡｌ等の金属又は半導体導電
膜により、ゲート電極２を選択的に形成する。
上に、Ｍｏ、Ｃｒ若しくはＡｌ等の金属又は半導体導電
膜により、ゲート電極２を選択的に形成する。
【００１８】次に、図２に示すように、ゲート電極２上
を含む基板１上の領域に、窒化シリコン（ＳｉＮX ）又
は酸化シリコン（ＳｉＯ2 ）等により、ゲート絶縁膜３
を形成する。
を含む基板１上の領域に、窒化シリコン（ＳｉＮX ）又
は酸化シリコン（ＳｉＯ2 ）等により、ゲート絶縁膜３
を形成する。
【００１９】次に、図３に示すように、このゲート絶縁
膜３上に、単結晶シリコン薄膜又は多結晶シリコン薄膜
等の半導体膜からなる半導体活性層４を選択的に形成す
る。
膜３上に、単結晶シリコン薄膜又は多結晶シリコン薄膜
等の半導体膜からなる半導体活性層４を選択的に形成す
る。
【００２０】次に、図４に示すように、半導体活性層４
上に、窒化シリコン（ＳｉＮX ）又は酸化シリコン（Ｓ
ｉＯ2 ）等により層間絶縁膜５を形成する。その後、ド
ライエッチング又はウエットエッチングにより、層間絶
縁膜５における平面視でゲート電極２の両側部の領域に
半導体活性層４の表面に到達する一対のコンタクト孔６
ａ，６ｂを形成する。なお、これらのコンタクト孔６
ａ，６ｂは、平面視でゲート電極２に若干重なるように
する。
上に、窒化シリコン（ＳｉＮX ）又は酸化シリコン（Ｓ
ｉＯ2 ）等により層間絶縁膜５を形成する。その後、ド
ライエッチング又はウエットエッチングにより、層間絶
縁膜５における平面視でゲート電極２の両側部の領域に
半導体活性層４の表面に到達する一対のコンタクト孔６
ａ，６ｂを形成する。なお、これらのコンタクト孔６
ａ，６ｂは、平面視でゲート電極２に若干重なるように
する。
【００２１】次に、図５に示すように、導電性が高い半
導体物質でコンタクト穴６ａ，６ｂを埋め込むことによ
り、オーミック電極７ａ，７ｂを形成する。この場合
に、オーミック電極７ａ，７ｂが層間絶縁膜５上に若干
延出するようにする。
導体物質でコンタクト穴６ａ，６ｂを埋め込むことによ
り、オーミック電極７ａ，７ｂを形成する。この場合
に、オーミック電極７ａ，７ｂが層間絶縁膜５上に若干
延出するようにする。
【００２２】次に、図６に示すように、オーミック電極
７ａ，７ｂに接続する配線層８ａ，８ｂを、例えばＣ
ｒ、Ｍｏ又はＡｌ等の導電体で基板１上に選択的に形成
する。これにより、図７（ａ），（ｂ）に示す薄膜トラ
ンジスタが完成する。
７ａ，７ｂに接続する配線層８ａ，８ｂを、例えばＣ
ｒ、Ｍｏ又はＡｌ等の導電体で基板１上に選択的に形成
する。これにより、図７（ａ），（ｂ）に示す薄膜トラ
ンジスタが完成する。
【００２３】本実施例においては、コンタクト孔６ａ，
６ｂに導電性が高い半導体物質を埋め込むことによりオ
ーミック電極７ａ，７ｂを形成するため、薄膜トランジ
スタの活性領域となる半導体活性層４をエッチングする
必要がない。また、コンタクト孔６ａ，６ｂ形成時に
は、半導体活性層４の表面は層間絶縁膜５で覆われてい
るため、コンタクト孔６ａ，６ｂ形成時のエッチングに
よる半導体活性層４の膜質の劣化を防止することができ
る。従って、本実施例方法により、電気的特性が優れた
薄膜トランジスタを得ることができる。
６ｂに導電性が高い半導体物質を埋め込むことによりオ
ーミック電極７ａ，７ｂを形成するため、薄膜トランジ
スタの活性領域となる半導体活性層４をエッチングする
必要がない。また、コンタクト孔６ａ，６ｂ形成時に
は、半導体活性層４の表面は層間絶縁膜５で覆われてい
るため、コンタクト孔６ａ，６ｂ形成時のエッチングに
よる半導体活性層４の膜質の劣化を防止することができ
る。従って、本実施例方法により、電気的特性が優れた
薄膜トランジスタを得ることができる。
【００２４】更に、本実施例方法により製造された薄膜
トランジスタは、半導体活性層４の膜質が安定している
ため、例えば活性層領域に外部から光等が入射しても、
半導体活性層表面でキャリヤが特異な挙動をすることが
ない。このため、本実施例方法により、光デバイスとし
て使用可能の薄膜トランジスタを製造することができ
る。
トランジスタは、半導体活性層４の膜質が安定している
ため、例えば活性層領域に外部から光等が入射しても、
半導体活性層表面でキャリヤが特異な挙動をすることが
ない。このため、本実施例方法により、光デバイスとし
て使用可能の薄膜トランジスタを製造することができ
る。
【００２５】
【発明の効果】以上説明したように本発明によれば、半
導体活性層上に層間絶縁膜を形成し、この層間絶縁膜に
一対のコンタクト孔を設け、これらのコンタクト孔を半
導体物質で埋め込んでオーミック電極を形成するから、
エッチングによる半導体活性層の膜質の劣化を回避でき
て、電気的特性が優れた薄膜トランジスタを製造するこ
とができる。また、本発明方法により製造した薄膜トラ
ンジスタは、半導体活性層の膜質が安定しているため、
光デバイスとして使用することができる。
導体活性層上に層間絶縁膜を形成し、この層間絶縁膜に
一対のコンタクト孔を設け、これらのコンタクト孔を半
導体物質で埋め込んでオーミック電極を形成するから、
エッチングによる半導体活性層の膜質の劣化を回避でき
て、電気的特性が優れた薄膜トランジスタを製造するこ
とができる。また、本発明方法により製造した薄膜トラ
ンジスタは、半導体活性層の膜質が安定しているため、
光デバイスとして使用することができる。
【図１】本発明の実施例に係る薄膜トランジスタの製造
方法における一工程を示す断面図である。
方法における一工程を示す断面図である。
【図２】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図３】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図４】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図５】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図６】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図７】（ａ）は本発明の実施例方法により製造された
薄膜トランジスタを示す断面図、（ｂ）は同じくその平
面図である。
薄膜トランジスタを示す断面図、（ｂ）は同じくその平
面図である。
【図８】（ａ）は従来の薄膜トランジスタを示す断面
図、（ｂ）は同じくその平面図である。
図、（ｂ）は同じくその平面図である。
１，１１；基板 ２，１２；ゲート電極 ３，１３；ゲート絶縁膜 ４，１４；半導体活性層 ５；層間絶縁膜 ６ａ，６ｂ；コンタクト孔 ７ａ，７ｂ，１７ａ，１７ｂ；オーミック電極 ８ａ，８ｂ，１８ａ，１８ｂ；配線層
Claims (1)
- 【請求項１】 少なくともその表面が絶縁体からなる基
板の表面上にゲート電極を選択的に形成する工程と、こ
のゲート電極上を含む前記基板上の領域にゲート絶縁膜
を形成する工程と、このゲート絶縁膜上に半導体活性層
を選択的に形成する工程と、この半導体活性層上に層間
絶縁膜を形成する工程と、この層間絶縁膜における平面
視で前記ゲート電極の両側部の領域に前記半導体活性層
の表面に到達する一対のコンタクト孔を形成する工程
と、これらのコンタクト孔を半導体物質で埋め込んでオ
ーミック電極を形成する工程と、を有することを特徴と
する薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35991691A JPH05182984A (ja) | 1991-12-28 | 1991-12-28 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35991691A JPH05182984A (ja) | 1991-12-28 | 1991-12-28 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05182984A true JPH05182984A (ja) | 1993-07-23 |
Family
ID=18466961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35991691A Pending JPH05182984A (ja) | 1991-12-28 | 1991-12-28 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05182984A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470310A (zh) * | 2016-01-21 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
-
1991
- 1991-12-28 JP JP35991691A patent/JPH05182984A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470310A (zh) * | 2016-01-21 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| US10347631B2 (en) | 2016-01-21 | 2019-07-09 | Boe Technology Group Co., Ltd. | Thin film transistor and method of manufacturing the same, array substrate, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410959B2 (en) | Method of fabricating semiconductor device | |
| KR0139573B1 (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| CN111755512B (zh) | 一种半导体器件及其制备方法 | |
| US8252638B2 (en) | Method for forming under a thin layer of a first material portions of another material and/or empty areas | |
| US4035829A (en) | Semiconductor device and method of electrically isolating circuit components thereon | |
| US5173753A (en) | Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance | |
| KR20010098847A (ko) | Ｓｏｉ 기판 내의 트렌치 커패시터 및 그 형성방법 | |
| US12237422B2 (en) | Thin film transistor, method for manufacturing the same, shift register and gate driving circuit | |
| JPH11354756A (ja) | 半導体装置及びその製造方法 | |
| KR960039222A (ko) | 반도체장치 및 그 제조방법 | |
| JP2733909B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6297093B1 (en) | Method of making an electrically programmable memory cell | |
| JPH05182984A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03185840A (ja) | 薄膜トランジスタ | |
| KR0135691B1 (ko) | 트랜지스터 및 그 제조방법 | |
| JPS59977B2 (ja) | 絶縁ゲ−ト型集積回路 | |
| JP2632995B2 (ja) | 半導体装置およびその製造方法 | |
| CN112786453A (zh) | 薄膜晶体管及其制作方法和显示装置及其制作方法 | |
| JPH0298939A (ja) | 半導体装置の製造方法 | |
| JP2000077678A (ja) | 半導体素子とその製造方法 | |
| KR100286775B1 (ko) | 에스오아이 소자의 제조방법 | |
| JPH0142147B2 (ja) | ||
| KR20020013071A (ko) | 반도체소자의 모스펫 형성방법 | |
| JPS63307775A (ja) | キャパシタおよびその製造方法 | |
| CN115000157A (zh) | 薄膜晶体管、显示面板、显示装置和制备方法 |