JPH05183773A - ビデオ信号の処理装置 - Google Patents
ビデオ信号の処理装置Info
- Publication number
- JPH05183773A JPH05183773A JP4137864A JP13786492A JPH05183773A JP H05183773 A JPH05183773 A JP H05183773A JP 4137864 A JP4137864 A JP 4137864A JP 13786492 A JP13786492 A JP 13786492A JP H05183773 A JPH05183773 A JP H05183773A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- fbas
- signal
- clamp
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Synchronizing For Television (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 行に分割されたビデオ信号FBASを処理す
るための装置であって、処理のために必要な同期クロッ
ク信号Syncを発生するために同期分離段を有する装
置を、ディジタル同期化装置が確実にビデオ信号の同期
信号成分にロックし得るように構成する。 【構成】 同期化装置2の入力端1の前に、クランプコ
ンデンサ3を有し、また予め定められた変換範囲を有す
るアナログ‐ディジタル変換器装置5を後段に接続され
ているクランプ回路4が接続されており、クランプ回路
によりビデオ信号FBASが予め定められた相い異なる
電位V1 、V2 …にクランプ可能であり、またクランプ
回路4と接続されており、またビデオ信号FBASのク
ランプを予め定められた相い異なる電位V1 、V2 …
に、ビデオ信号FBASの同期信号成分がアナログ‐デ
ィジタル変換器装置5の変換範囲内のクランプレベルに
もたらされるように制御し得る制御回路6が設けられて
いる。
るための装置であって、処理のために必要な同期クロッ
ク信号Syncを発生するために同期分離段を有する装
置を、ディジタル同期化装置が確実にビデオ信号の同期
信号成分にロックし得るように構成する。 【構成】 同期化装置2の入力端1の前に、クランプコ
ンデンサ3を有し、また予め定められた変換範囲を有す
るアナログ‐ディジタル変換器装置5を後段に接続され
ているクランプ回路4が接続されており、クランプ回路
によりビデオ信号FBASが予め定められた相い異なる
電位V1 、V2 …にクランプ可能であり、またクランプ
回路4と接続されており、またビデオ信号FBASのク
ランプを予め定められた相い異なる電位V1 、V2 …
に、ビデオ信号FBASの同期信号成分がアナログ‐デ
ィジタル変換器装置5の変換範囲内のクランプレベルに
もたらされるように制御し得る制御回路6が設けられて
いる。
Description
【0001】
【産業上の利用分野】本発明は、行に分割されたビデオ
信号を処理するための装置であって、処理のために必要
な同期クロック信号を発生するために同期信号分離段を
有する装置に関する。
信号を処理するための装置であって、処理のために必要
な同期クロック信号を発生するために同期信号分離段を
有する装置に関する。
【0002】
【従来の技術】このような装置、たとえばテレビジョン
装置またはビデオレコーダでは常に、ビデオ信号の同期
信号成分からビデオ信号の適時処理のために必要な同期
クロック信号を発生する同期化装置が使用される。この
ような同期化装置は原理的に位相ロックループである。
装置またはビデオレコーダでは常に、ビデオ信号の同期
信号成分からビデオ信号の適時処理のために必要な同期
クロック信号を発生する同期化装置が使用される。この
ような同期化装置は原理的に位相ロックループである。
【0003】このような同期化装置では、たとえばFB
AS信号であってよいビデオ信号の定常成分およびその
振幅がかなり変動し得ることが問題である。特に、ビデ
オ信号源から他のビデオ信号源へ切換えられる場合に上
記の問題が生ずる。さらに、たとえば装置における送信
交替の時間中に、ビデオ信号の代わりにノイズのみが同
期化装置の入力端に存在し得る。
AS信号であってよいビデオ信号の定常成分およびその
振幅がかなり変動し得ることが問題である。特に、ビデ
オ信号源から他のビデオ信号源へ切換えられる場合に上
記の問題が生ずる。さらに、たとえば装置における送信
交替の時間中に、ビデオ信号の代わりにノイズのみが同
期化装置の入力端に存在し得る。
【0004】この問題を解決するため、同期パルスの最
大または最小値(=シンクロベース)もしくはビデオ信
号の黒ペデスタルの電位を一定の基準電位にクランプす
るいわゆるクランプ回路が使用される。
大または最小値(=シンクロベース)もしくはビデオ信
号の黒ペデスタルの電位を一定の基準電位にクランプす
るいわゆるクランプ回路が使用される。
【0005】このようなクランプ回路の例はなかんずく
ドイツ連邦共和国特許第 3625702号またはドイツ連邦共
和国特許出願公開第 2549626A1号明細書に記載されてい
る。
ドイツ連邦共和国特許第 3625702号またはドイツ連邦共
和国特許出願公開第 2549626A1号明細書に記載されてい
る。
【0006】同期化装置として、たとえば文献「エレク
トロニク(Elektronik)」5/6、1987年、第10
5〜108頁から公知のディジタルHPLL回路のよう
なディジタル同期化装置が使用されると、ディジタル同
期化装置に、アナログ‐ディジタル変換器装置を介して
得られたディジタルビデオ信号が供給されなければなら
ない。しかしこのようなアナログ‐ディジタル変換器装
置は制限された変換範囲のみを有し、すなわちアナログ
入力信号は下位の値を下方超過してはならず、また上位
の値を上方超過してはならない。しかし、ビデオ信号の
冒頭に記載した変動は、ビデオ信号が限界を下方または
上方超過することに通じ、そのためにディジタル同期化
装置はもはや“ロック”し得ず、また同期パルスのベー
スまたはビデオ信号の黒値への同期クランプがもはや可
能でない。
トロニク(Elektronik)」5/6、1987年、第10
5〜108頁から公知のディジタルHPLL回路のよう
なディジタル同期化装置が使用されると、ディジタル同
期化装置に、アナログ‐ディジタル変換器装置を介して
得られたディジタルビデオ信号が供給されなければなら
ない。しかしこのようなアナログ‐ディジタル変換器装
置は制限された変換範囲のみを有し、すなわちアナログ
入力信号は下位の値を下方超過してはならず、また上位
の値を上方超過してはならない。しかし、ビデオ信号の
冒頭に記載した変動は、ビデオ信号が限界を下方または
上方超過することに通じ、そのためにディジタル同期化
装置はもはや“ロック”し得ず、また同期パルスのベー
スまたはビデオ信号の黒値への同期クランプがもはや可
能でない。
【0007】
【発明が解決しようとする課題】本発明の課題は、ディ
ジタル同期化装置が確実にビデオ信号の同期信号成分に
ロックし得るようにする装置を提供することである。こ
の装置は、ビデオ信号の定常成分が変動していること、
および/または未知であることが問題にならない装置で
なければならない。
ジタル同期化装置が確実にビデオ信号の同期信号成分に
ロックし得るようにする装置を提供することである。こ
の装置は、ビデオ信号の定常成分が変動していること、
および/または未知であることが問題にならない装置で
なければならない。
【0008】
【課題を解決するための手段】この課題は請求項1の特
徴により解決される。
徴により解決される。
【0009】本発明の実施態様は請求項2以下の対象で
ある。
ある。
【0010】
【発明の効果】本発明による装置の特に有利な点は、ビ
デオ信号のすべての可能な出力状況から確実にこのビデ
オ信号の同期信号成分へのロック過程が可能にされ、そ
の際に同期化装置がビデオ信号のその他の信号成分に応
答しないことである。さらに、本発明による装置は、迅
速に同期信号分離段の同期状態に達することを許す。
デオ信号のすべての可能な出力状況から確実にこのビデ
オ信号の同期信号成分へのロック過程が可能にされ、そ
の際に同期化装置がビデオ信号のその他の信号成分に応
答しないことである。さらに、本発明による装置は、迅
速に同期信号分離段の同期状態に達することを許す。
【0011】
【実施例】以下、6つの図面により本発明を一層詳細に
説明する。
説明する。
【0012】図1には本発明による装置の実施例として
テレビジョン装置の原理回路図が示されている。このテ
レビジョン装置はテレテキスト信号の受信に適してお
り、また多数のテレテキストページの記憶のための装置
20を設けられており、その際にテレビジョン装置は図
示されているアンテナ11または図示されていないケー
ブル端子からHF入力信号を受信する入力側のチューナ
12を有している。チューナ12の後にビデオIF増幅
器13が接続されており、その出力信号FBASは水平
および垂直偏向段14にも、後段に接続されているビデ
オ出力段16を有するカラーデコーダ15にも供給され
ている。テレビジョン管18は水平および垂直偏向段1
4およびビデオ出力段16により駆動される。
テレビジョン装置の原理回路図が示されている。このテ
レビジョン装置はテレテキスト信号の受信に適してお
り、また多数のテレテキストページの記憶のための装置
20を設けられており、その際にテレビジョン装置は図
示されているアンテナ11または図示されていないケー
ブル端子からHF入力信号を受信する入力側のチューナ
12を有している。チューナ12の後にビデオIF増幅
器13が接続されており、その出力信号FBASは水平
および垂直偏向段14にも、後段に接続されているビデ
オ出力段16を有するカラーデコーダ15にも供給され
ている。テレビジョン管18は水平および垂直偏向段1
4およびビデオ出力段16により駆動される。
【0013】ビデオ信号FBASの垂直帰線消去期間中
に伝送されるテレテキスト信号を受信するため、ビデオ
IF段13の出力端は、ビデオテキスト信号のなかのテ
レテキスト信号を認識し、またこのテレテキスト信号の
データフローを同期分離段17のなかでビデオ信号FB
ASの残部(カラーバースト、同期信号など)から分離
する上記の装置20、いわゆるテレテキストデコーダと
接続されている。さらに、この装置20のなかで、テレ
テキスト信号のデータクロックに同期化されているデー
タクロックが発生される。続いて、テレテキスト信号処
理段19のなかでテレテキスト信号の本来のデータ処理
が行われる。
に伝送されるテレテキスト信号を受信するため、ビデオ
IF段13の出力端は、ビデオテキスト信号のなかのテ
レテキスト信号を認識し、またこのテレテキスト信号の
データフローを同期分離段17のなかでビデオ信号FB
ASの残部(カラーバースト、同期信号など)から分離
する上記の装置20、いわゆるテレテキストデコーダと
接続されている。さらに、この装置20のなかで、テレ
テキスト信号のデータクロックに同期化されているデー
タクロックが発生される。続いて、テレテキスト信号処
理段19のなかでテレテキスト信号の本来のデータ処理
が行われる。
【0014】テレテキスト信号を適時に処理し得るため
には、テレテキスト信号の適時の処理のために必要な同
期したクロック信号Syncを発生し得るように、装置
20のなかでビデオIF増幅器13により用意されたア
ナログビデオ信号FBASから同期信号成分を分離する
ことが必要である。Sync分離は原理的には、垂直偏
向段14またはカラーデコーダ15(図1参照)のなか
で行われ、またそこから授受することもできる。しか
し、ディスプレイおよびテレテキストが互いに同期化さ
れていない相い異なる信号により動作する場合もある。
従って、装置20のなかに、アナログビデオ信号FBA
Sを入力され、同期クロック信号Syncならびにディ
ジタルビデオ信号dFBAS、ここではディジタルテレ
テキスト信号を出力する同期信号分離段17が設けられ
ている。同期クロック信号Syncおよびディジタルテ
レテキスト信号dFBASは次いで本来のテレテキスト
信号処理端19に供給され、そこでテレテキスト信号の
データ処理が行われる。テレテキスト信号のデータ処理
の際に求められたテレテキストデータはテレテキストデ
コーダのなかで別個のメモリ装置のなかに格納され、ま
たその内容が文字発生器を介してテレビジョン装置のビ
デオ段16に供給され、それによってテレテキストペー
ジがテレビジョン装置のテレビジョン像管18の上に必
要の際に挿入可能である。
には、テレテキスト信号の適時の処理のために必要な同
期したクロック信号Syncを発生し得るように、装置
20のなかでビデオIF増幅器13により用意されたア
ナログビデオ信号FBASから同期信号成分を分離する
ことが必要である。Sync分離は原理的には、垂直偏
向段14またはカラーデコーダ15(図1参照)のなか
で行われ、またそこから授受することもできる。しか
し、ディスプレイおよびテレテキストが互いに同期化さ
れていない相い異なる信号により動作する場合もある。
従って、装置20のなかに、アナログビデオ信号FBA
Sを入力され、同期クロック信号Syncならびにディ
ジタルビデオ信号dFBAS、ここではディジタルテレ
テキスト信号を出力する同期信号分離段17が設けられ
ている。同期クロック信号Syncおよびディジタルテ
レテキスト信号dFBASは次いで本来のテレテキスト
信号処理端19に供給され、そこでテレテキスト信号の
データ処理が行われる。テレテキスト信号のデータ処理
の際に求められたテレテキストデータはテレテキストデ
コーダのなかで別個のメモリ装置のなかに格納され、ま
たその内容が文字発生器を介してテレビジョン装置のビ
デオ段16に供給され、それによってテレテキストペー
ジがテレビジョン装置のテレビジョン像管18の上に必
要の際に挿入可能である。
【0015】図2にはディジタル同期化装置2、アナロ
グ‐ディジタル変換器装置5、制御装置6ならびにクラ
ンプ回路4を有する同期分離段17の原理回路図が示さ
れている。
グ‐ディジタル変換器装置5、制御装置6ならびにクラ
ンプ回路4を有する同期分離段17の原理回路図が示さ
れている。
【0016】同期分離段17は下記のように構成されて
いる。たとえばFBAS信号であってよいアナログビデ
オ信号がクランプ回路4の入力端子Aに供給される。こ
のクランプ回路4の出力端Bは、予め定められた変換範
囲を有するアナログ‐ディジタル変換器装置5の入力端
と接続されている。変換範囲は下限VL および上限VH
により決定されており、完全なアナログ‐ディジタル変
換を達成するために、それらの間にアナログ‐ディジタ
ル変換器装置5の入力信号が位置しなければならない。
下限VL としてはたとえば0Vが、また上限VH として
は2Vが利用される。このアナログ‐ディジタル変換器
装置の出力端から、後でまた詳細に説明する同期化装置
2に供給されるディジタルビデオ信号dFBASが取り
出され得る。追加的にアナログ‐ディジタル変換器装置
5は2つの別の出力端をも有し、そこから第1の状態信
号Uおよび第2の状態信号UFが取り出され得る。第1
の状態信号Uは、アナログ‐ディジタル変換器装置5の
変換範囲内に位置するしきいVU (後でまた説明する)
が下方超過されるか否かを指示する。第2の状態信号U
Fは、クランプ回路4の出力端Bにおける信号がアナロ
グ‐ディジタル変換器装置5の下限VL の下側に位置す
るか否かを指示する。
いる。たとえばFBAS信号であってよいアナログビデ
オ信号がクランプ回路4の入力端子Aに供給される。こ
のクランプ回路4の出力端Bは、予め定められた変換範
囲を有するアナログ‐ディジタル変換器装置5の入力端
と接続されている。変換範囲は下限VL および上限VH
により決定されており、完全なアナログ‐ディジタル変
換を達成するために、それらの間にアナログ‐ディジタ
ル変換器装置5の入力信号が位置しなければならない。
下限VL としてはたとえば0Vが、また上限VH として
は2Vが利用される。このアナログ‐ディジタル変換器
装置の出力端から、後でまた詳細に説明する同期化装置
2に供給されるディジタルビデオ信号dFBASが取り
出され得る。追加的にアナログ‐ディジタル変換器装置
5は2つの別の出力端をも有し、そこから第1の状態信
号Uおよび第2の状態信号UFが取り出され得る。第1
の状態信号Uは、アナログ‐ディジタル変換器装置5の
変換範囲内に位置するしきいVU (後でまた説明する)
が下方超過されるか否かを指示する。第2の状態信号U
Fは、クランプ回路4の出力端Bにおける信号がアナロ
グ‐ディジタル変換器装置5の下限VL の下側に位置す
るか否かを指示する。
【0017】ディジタルビデオ信号dFBASから同期
化装置2がビデオ信号のその後の処理のために必要な同
期クロック信号Syncを発生する。追加的に同期化装
置2のなかに、同じく後でまた説明するクランプパルス
KPを取り出し得る別の出力端が設けられている。
化装置2がビデオ信号のその後の処理のために必要な同
期クロック信号Syncを発生する。追加的に同期化装
置2のなかに、同じく後でまた説明するクランプパルス
KPを取り出し得る別の出力端が設けられている。
【0018】さらに図2の回路は前記の制御装置6を有
し、この制御装置はクランプ回路4と接続されており、
またこの制御装置によりビデオ信号FBASのクランプ
が予め定められた相い異なる電位V1、V2に、ビデオ
信号FBASの同期信号成分が確実にアナログ‐ディジ
タル変換器5の変換範囲VL −VH にもたらされるよう
に制御可能である。そのために制御装置6は前記の第1
および第2の状態信号U、UFおよびクランプパルスK
Pを供給される。制御装置6の出力端からクランプ回路
4の制御のために第1、第2および第3の状態信号K
1、K2、K3、パルスKおよび第2の状態信号UFが
取り出され得る。制御装置6は、アナログ‐ディジタル
変換器5の変換範囲内に位置するしきいUU が少なくと
も1回ビデオ信号FBASの1つの行の継続時間中に下
方超過されるか否かに関して、第1の状態信号Uをチェ
ックする。第2の状態信号UFは、後でまた説明する調
節がノイズを含むビデオ信号レベルに応答しないよう
に、低域通過フィルタ10を介して導かれる。次いでこ
の低域通過フィルタ10の出力端から低域通過フィルタ
された状態信号UFFが取り出され得る。この低域通過
フィルタされた状態信号UFFならびに第1、第2およ
び第3の状態信号K1、K2、K3およびパルスKがク
ランプ回路4に供給され、それによってビデオ信号FB
ASが予め定められた相い異なる電位V1 、V2 にクラ
ンプ可能である。
し、この制御装置はクランプ回路4と接続されており、
またこの制御装置によりビデオ信号FBASのクランプ
が予め定められた相い異なる電位V1、V2に、ビデオ
信号FBASの同期信号成分が確実にアナログ‐ディジ
タル変換器5の変換範囲VL −VH にもたらされるよう
に制御可能である。そのために制御装置6は前記の第1
および第2の状態信号U、UFおよびクランプパルスK
Pを供給される。制御装置6の出力端からクランプ回路
4の制御のために第1、第2および第3の状態信号K
1、K2、K3、パルスKおよび第2の状態信号UFが
取り出され得る。制御装置6は、アナログ‐ディジタル
変換器5の変換範囲内に位置するしきいUU が少なくと
も1回ビデオ信号FBASの1つの行の継続時間中に下
方超過されるか否かに関して、第1の状態信号Uをチェ
ックする。第2の状態信号UFは、後でまた説明する調
節がノイズを含むビデオ信号レベルに応答しないよう
に、低域通過フィルタ10を介して導かれる。次いでこ
の低域通過フィルタ10の出力端から低域通過フィルタ
された状態信号UFFが取り出され得る。この低域通過
フィルタされた状態信号UFFならびに第1、第2およ
び第3の状態信号K1、K2、K3およびパルスKがク
ランプ回路4に供給され、それによってビデオ信号FB
ASが予め定められた相い異なる電位V1 、V2 にクラ
ンプ可能である。
【0019】クランプ回路4は、入力端Aと出力端Bと
の間に接続されているクランプコンデンサ3と、出力端
Bと基準電位との間に接続されているスイッチ装置7と
を有する。このスイッチ装置7は、ビデオ信号FBAS
が予め定められた電位V1 、V2 の制御装置6により予
め定められた継続時間にわたり接続され得るように構成
されている。
の間に接続されているクランプコンデンサ3と、出力端
Bと基準電位との間に接続されているスイッチ装置7と
を有する。このスイッチ装置7は、ビデオ信号FBAS
が予め定められた電位V1 、V2 の制御装置6により予
め定められた継続時間にわたり接続され得るように構成
されている。
【0020】制御装置6により相い異なる電位V1 、V
2 へのビデオ信号FBASのクランプが少なくとも次の
3つの相で行われる。−ビデオ信号FBASがビデオ信
号の多くの行の継続時間にわたり第1の制御信号K1に
関係してアナログ‐ディジタル変換器装置5の変換範囲
VL −VH のなかの下位の電位V1 にクランプ可能であ
る第1の相、−ビデオ信号FBASが予め定められた時
間にわたり第2の制御信号K2に関係してアナログ‐デ
ィジタル変換器装置5の変換範囲VL −VH のなかの上
位の電位V2 にクランプ可能である第2の相、−ビデオ
信号FBASが第3の制御信号K3に関係してビデオ信
号FBASに同期してパルス状にクランプ電位V3 にク
ランプ可能である第3の相。
2 へのビデオ信号FBASのクランプが少なくとも次の
3つの相で行われる。−ビデオ信号FBASがビデオ信
号の多くの行の継続時間にわたり第1の制御信号K1に
関係してアナログ‐ディジタル変換器装置5の変換範囲
VL −VH のなかの下位の電位V1 にクランプ可能であ
る第1の相、−ビデオ信号FBASが予め定められた時
間にわたり第2の制御信号K2に関係してアナログ‐デ
ィジタル変換器装置5の変換範囲VL −VH のなかの上
位の電位V2 にクランプ可能である第2の相、−ビデオ
信号FBASが第3の制御信号K3に関係してビデオ信
号FBASに同期してパルス状にクランプ電位V3 にク
ランプ可能である第3の相。
【0021】スイッチ装置7がそのために並列に接続さ
れており、またそれぞれ制御装置6により能動化可能な
スイッチ装置7a、7b、7cを有することは目的にか
なっている。
れており、またそれぞれ制御装置6により能動化可能な
スイッチ装置7a、7b、7cを有することは目的にか
なっている。
【0022】図3にはこのようなスイッチ装置7a、7
bおよび7cの原理回路図が示されている。その際に、
下位の電位V1 としてアナログ‐ディジタル変換器装置
5の変換範囲の下限VL が、また上位の電位V2 として
VL よりも大きい、特にVL <VD <VU の適当な電位
VD が選ばれることが前提とされる。可能なスイッチ装
置7aとしてはたとえば、クランプ回路4の出力端Bと
電位VL との間に配置され、制御装置6の第1の制御信
号K1により制御可能であるスイッチS1が設けられ得
る。電位VL へのビデオ信号の最大値のダイオードクラ
ンピングを達成するため、追加的にスイッチS1と電位
VL との間にダイオードD1が、その負極端子が電位V
L と接続され、またその正極端子がスイッチS1と接続
されているように接続され得る。
bおよび7cの原理回路図が示されている。その際に、
下位の電位V1 としてアナログ‐ディジタル変換器装置
5の変換範囲の下限VL が、また上位の電位V2 として
VL よりも大きい、特にVL <VD <VU の適当な電位
VD が選ばれることが前提とされる。可能なスイッチ装
置7aとしてはたとえば、クランプ回路4の出力端Bと
電位VL との間に配置され、制御装置6の第1の制御信
号K1により制御可能であるスイッチS1が設けられ得
る。電位VL へのビデオ信号の最大値のダイオードクラ
ンピングを達成するため、追加的にスイッチS1と電位
VL との間にダイオードD1が、その負極端子が電位V
L と接続され、またその正極端子がスイッチS1と接続
されているように接続され得る。
【0023】第2のスイッチ装置7bは、クランプ回路
4の出力端Bと電位VD との間に2つのスイッチS2、
S3が直列に位置し、スイッチS2が制御装置6の第2
の制御信号K2により、またスイッチS3が低域通過フ
ィルタされた第2の状態信号UFFにより制御可能であ
るように構成されていてよい。さらに第2のスイッチ装
置7bはスイッチS2しか有していなくてもよい。この
場合、ダイオードD2がその負極端子でスイッチS2
に、またその正極端子で電位VD に接続されなければな
らない。その場合、低域通過フィルタされた第2の状態
信号UFFに関係しての制御は省略される。
4の出力端Bと電位VD との間に2つのスイッチS2、
S3が直列に位置し、スイッチS2が制御装置6の第2
の制御信号K2により、またスイッチS3が低域通過フ
ィルタされた第2の状態信号UFFにより制御可能であ
るように構成されていてよい。さらに第2のスイッチ装
置7bはスイッチS2しか有していなくてもよい。この
場合、ダイオードD2がその負極端子でスイッチS2
に、またその正極端子で電位VD に接続されなければな
らない。その場合、低域通過フィルタされた第2の状態
信号UFFに関係しての制御は省略される。
【0024】第3のスイッチ装置7cは同じく、クラン
プ回路の出力端Bと予め定められた電位との間に直列に
接続されたスイッチS4、S5を有し、これらのうちス
イッチS4は第3の制御信号K3により、またスイッチ
S5はパルスKにより制御される。予め定められた電位
は、ビデオ信号のシンクベースにクランプされるべき
か、黒値レベルにクランプされるべきかに関係する。ビ
デオ信号のシンクベースにクランプされるならば、予め
定められた電位はVL である。それに対してビデオ信号
の黒値にクランプされるべきであれば、予め定められた
電位は黒値クランプレベルVB である。
プ回路の出力端Bと予め定められた電位との間に直列に
接続されたスイッチS4、S5を有し、これらのうちス
イッチS4は第3の制御信号K3により、またスイッチ
S5はパルスKにより制御される。予め定められた電位
は、ビデオ信号のシンクベースにクランプされるべき
か、黒値レベルにクランプされるべきかに関係する。ビ
デオ信号のシンクベースにクランプされるならば、予め
定められた電位はVL である。それに対してビデオ信号
の黒値にクランプされるべきであれば、予め定められた
電位は黒値クランプレベルVB である。
【0025】図4には、それぞれMOSトランジスタT
1、T2およびT3をスイッチとして有し、第1、第2
および第3の制御信号K1、K2、K3、低域通過フィ
ルタされた第2の状態信号UFFならびにパルスKによ
り論理装置28を介して制御される3つの並列接続され
たスイッチ装置7a、7bおよび7cを有するスイッチ
装置7の実施例が示されている。
1、T2およびT3をスイッチとして有し、第1、第2
および第3の制御信号K1、K2、K3、低域通過フィ
ルタされた第2の状態信号UFFならびにパルスKによ
り論理装置28を介して制御される3つの並列接続され
たスイッチ装置7a、7bおよび7cを有するスイッチ
装置7の実施例が示されている。
【0026】以下に図2による本発明による装置の機能
の仕方を、図5に示されているフローチャートならびに
それに付属の図6に示されているビデオ信号FBASの
可能なレベル位置により説明する。図6にはアナログ‐
ディジタル変換器装置の変換範囲が前記の上限VH およ
び下限VL により定められている。VU はアナログ‐デ
ィジタル変換器装置5の監視のために設けられなければ
ならない監視レベルを示す。VB はビデオ信号FBAS
を黒値にクランプするために必要な黒値クランプレベル
を示す。それに対して、シンクベースにクランプされる
べきであれば、クランプレベルとしてVL が設けられな
ければならない。ビデオ信号FBASは前記のシンクベ
ースSyならびに黒値ショルダーBPを有する。
の仕方を、図5に示されているフローチャートならびに
それに付属の図6に示されているビデオ信号FBASの
可能なレベル位置により説明する。図6にはアナログ‐
ディジタル変換器装置の変換範囲が前記の上限VH およ
び下限VL により定められている。VU はアナログ‐デ
ィジタル変換器装置5の監視のために設けられなければ
ならない監視レベルを示す。VB はビデオ信号FBAS
を黒値にクランプするために必要な黒値クランプレベル
を示す。それに対して、シンクベースにクランプされる
べきであれば、クランプレベルとしてVL が設けられな
ければならない。ビデオ信号FBASは前記のシンクベ
ースSyならびに黒値ショルダーBPを有する。
【0027】クランプ過程は時点t=0で一般にリセッ
ト信号POR(図2参照)またはたとえば送信機切換の
際に制御装置6に供給される他の外部信号により開始す
る。同期化装置6は信号RESETによりその出発状態
にもたらされる。クランプ回路4の入力端Aに与えられ
ているビデオ信号FBASはたとえば図6中に符号aを
付されている位置を有し得る。この実施例では、クラン
プ過程の開始時にビデオ信号FBASが節点Bにおいて
アナログ‐ディジタル変換器5の変換範囲の上限VH の
上に位置していることが前提とされている。
ト信号POR(図2参照)またはたとえば送信機切換の
際に制御装置6に供給される他の外部信号により開始す
る。同期化装置6は信号RESETによりその出発状態
にもたらされる。クランプ回路4の入力端Aに与えられ
ているビデオ信号FBASはたとえば図6中に符号aを
付されている位置を有し得る。この実施例では、クラン
プ過程の開始時にビデオ信号FBASが節点Bにおいて
アナログ‐ディジタル変換器5の変換範囲の上限VH の
上に位置していることが前提とされている。
【0028】クランプ過程の第1の相P1では制御装置
6は、図3中の7aに示されている第1のスイッチS1
をビデオ信号の複数の行、たとえば5ないし10行の継
続時間t1にわたり閉じるために、第1の制御信号K1
を与える。この時間の間にクランプ回路4のなかのクラ
ンプコンデンサ3はビデオ信号FBASの直流成分の平
均値に充電される。クランプ回路4の出力端Bがスイッ
チS1の閉路によりVL の後の短絡を示すこの第1の相
P1の間のビデオ信号FBASは符号bを付して示され
ている。第1の相P1の間は、ビデオ信号FBASのシ
ンクベースSyがVL の下側に位置することが保証され
る。図6中でbはクランプコンデンサ3が充電する相P
1の間のビデオ信号を示す。この相P1の終了時のビデ
オ信号はダイオードクランピングの場合に対してcで示
されている。ビデオ信号FBASの直流成分に関係して
クランプ回路の出力端におけるこの第1の相P1の終了
時のビデオ信号FBASもdで示されている経過を有し
得る。
6は、図3中の7aに示されている第1のスイッチS1
をビデオ信号の複数の行、たとえば5ないし10行の継
続時間t1にわたり閉じるために、第1の制御信号K1
を与える。この時間の間にクランプ回路4のなかのクラ
ンプコンデンサ3はビデオ信号FBASの直流成分の平
均値に充電される。クランプ回路4の出力端Bがスイッ
チS1の閉路によりVL の後の短絡を示すこの第1の相
P1の間のビデオ信号FBASは符号bを付して示され
ている。第1の相P1の間は、ビデオ信号FBASのシ
ンクベースSyがVL の下側に位置することが保証され
る。図6中でbはクランプコンデンサ3が充電する相P
1の間のビデオ信号を示す。この相P1の終了時のビデ
オ信号はダイオードクランピングの場合に対してcで示
されている。ビデオ信号FBASの直流成分に関係して
クランプ回路の出力端におけるこの第1の相P1の終了
時のビデオ信号FBASもdで示されている経過を有し
得る。
【0029】時間t1の後に制御装置6により第2の相
P2が開始される。この第2の相P2ではビデオ信号F
BASのシンクベースSyがアナログ‐ディジタル変換
器5の変換範囲VL −VH の下部にずらされる。このこ
とは、下限VL よりも大きくかつ監視レベルVU よりも
小さい電位VD へのダイオードクランピングにより、も
しくはいわゆるアンダーフロー調節により達成される。
その際に出力端Bは、ビデオ信号の電圧が下限VL を下
方超過するときに、充電される。
P2が開始される。この第2の相P2ではビデオ信号F
BASのシンクベースSyがアナログ‐ディジタル変換
器5の変換範囲VL −VH の下部にずらされる。このこ
とは、下限VL よりも大きくかつ監視レベルVU よりも
小さい電位VD へのダイオードクランピングにより、も
しくはいわゆるアンダーフロー調節により達成される。
その際に出力端Bは、ビデオ信号の電圧が下限VL を下
方超過するときに、充電される。
【0030】寄生的電流に基づく正の直流電圧位置への
ビデオ信号FBASのドリフトは非常に小さい放電電流
によりかつ/またはアナログ‐ディジタル変換器5の変
換範囲VL −VH の監視により、出力端Bにおける信号
が監視レベルVU を行あたり少なくとも1回下方超過し
ないときに第1の相P1が再び開始されるように回避さ
れ得る。この相P2は制御装置6によりスイッチS2、
S3またはスイッチS2の閉路によりダイオードクラン
ピングの際に達成される(図3中の7bを参照)。スイ
ッチS2は第2の相P2で継続時間t2にわたり閉じら
れる。この相P2の終了時にシンクベースSyは定義に
よりアナログ‐ディジタル変換器5の変換範囲VL −V
H の下部に位置している。それによって同期化装置2は
ビデオ信号FBASの同期化信号、ここではシンクベー
スSyにロックインし得る。すなわち同期化装置2の出
力端から、ビデオ信号FBASのなかのシンクベースS
yの生起に同期している同期クロック信号Syncが取
り出され得る。時間t2は、同期化装置2の確実なロッ
クインが可能にされるように選ばれるのが目的にかなっ
ている。
ビデオ信号FBASのドリフトは非常に小さい放電電流
によりかつ/またはアナログ‐ディジタル変換器5の変
換範囲VL −VH の監視により、出力端Bにおける信号
が監視レベルVU を行あたり少なくとも1回下方超過し
ないときに第1の相P1が再び開始されるように回避さ
れ得る。この相P2は制御装置6によりスイッチS2、
S3またはスイッチS2の閉路によりダイオードクラン
ピングの際に達成される(図3中の7bを参照)。スイ
ッチS2は第2の相P2で継続時間t2にわたり閉じら
れる。この相P2の終了時にシンクベースSyは定義に
よりアナログ‐ディジタル変換器5の変換範囲VL −V
H の下部に位置している。それによって同期化装置2は
ビデオ信号FBASの同期化信号、ここではシンクベー
スSyにロックインし得る。すなわち同期化装置2の出
力端から、ビデオ信号FBASのなかのシンクベースS
yの生起に同期している同期クロック信号Syncが取
り出され得る。時間t2は、同期化装置2の確実なロッ
クインが可能にされるように選ばれるのが目的にかなっ
ている。
【0031】この時間t2の後に相P2から相P3へ切
換えられる。この第3の相P3ではビデオ信号FBAS
は制御装置6のパルスKによりビデオ信号FBASに同
期してパルス状にシンクベースクランピングの際の電位
VL に、または黒値クランピングの際の電位VB にクラ
ンプまたは調節される。ビデオ信号FBASのクランプ
または調節はその際にビデオ信号FBASのなかのシン
クベースSyの生起に同期して行われる。従ってパルス
Kのインパルスは制御装置6によりそれぞれシンクベー
スSyの出現後の予め定められた継続時間の後にたとえ
ばシンクベースSyの中央で用意され得る。こうしてパ
ルスKのインパルスのパルス状の用意によりビデオ信号
FBASに同期した下位の電位VL またはVB へのビデ
オ信号FBASのクランピングが保証される。このパル
ス状のクランピングは図5のフローチャート中に同期ク
ランピングとして示される。
換えられる。この第3の相P3ではビデオ信号FBAS
は制御装置6のパルスKによりビデオ信号FBASに同
期してパルス状にシンクベースクランピングの際の電位
VL に、または黒値クランピングの際の電位VB にクラ
ンプまたは調節される。ビデオ信号FBASのクランプ
または調節はその際にビデオ信号FBASのなかのシン
クベースSyの生起に同期して行われる。従ってパルス
Kのインパルスは制御装置6によりそれぞれシンクベー
スSyの出現後の予め定められた継続時間の後にたとえ
ばシンクベースSyの中央で用意され得る。こうしてパ
ルスKのインパルスのパルス状の用意によりビデオ信号
FBASに同期した下位の電位VL またはVB へのビデ
オ信号FBASのクランピングが保証される。このパル
ス状のクランピングは図5のフローチャート中に同期ク
ランピングとして示される。
【0032】同期化装置2はクランプパルスKPを用意
し、それによりクランプ回路4の出力端Bにおけるビデ
オ信号FBASの適時のパルス状のクランプが保証され
る。これらのクランプパルスKPは内部で同期化装置2
のなかで導き出される。詳細には同期化装置2は、水平
同期信号をディジタルビデオ信号dFBASから分離す
るための入力側の段21を有する。水平同期信号は位相
ロックループ22、たとえばディジタルHPLL回路に
供給され、その出力端が同期化装置2の出力端を形成
し、またそこから同期クロック信号Syncが取り出さ
れ得る。追加的に同期化装置は位相ロックループ22な
らびに段21を調節するための制御段23を有する。
し、それによりクランプ回路4の出力端Bにおけるビデ
オ信号FBASの適時のパルス状のクランプが保証され
る。これらのクランプパルスKPは内部で同期化装置2
のなかで導き出される。詳細には同期化装置2は、水平
同期信号をディジタルビデオ信号dFBASから分離す
るための入力側の段21を有する。水平同期信号は位相
ロックループ22、たとえばディジタルHPLL回路に
供給され、その出力端が同期化装置2の出力端を形成
し、またそこから同期クロック信号Syncが取り出さ
れ得る。追加的に同期化装置は位相ロックループ22な
らびに段21を調節するための制御段23を有する。
【0033】このクランプパルスKPの正しい位置に関
する報知を与える信号ST2が発せられるならば、時間
t2は短縮され得る。この信号ST2が、クランプパル
スKPが適時に同期化装置2により発生されることを指
示すると直ちに、同期クランピングに第3の相P3で切
換えられる。こうして、それによってもはや時間t2の
経過が待たれる必要はない。
する報知を与える信号ST2が発せられるならば、時間
t2は短縮され得る。この信号ST2が、クランプパル
スKPが適時に同期化装置2により発生されることを指
示すると直ちに、同期クランピングに第3の相P3で切
換えられる。こうして、それによってもはや時間t2の
経過が待たれる必要はない。
【0034】第3の相P3でアナログ‐ディジタル変換
器装置5が監視される。その役割は前記の第1および第
2の状態信号U、UFがする。一方では第1の状態信号
Uにより、アナログ‐ディジタル変換器装置3の変換範
囲のなかに位置するしきいVU が少なくとも1回1つの
行の継続時間のなかでビデオ信号FBASにより下方超
過されるか否かが指示される。否であれば、制御装置6
がクランプ過程を新たに開始する。クランプ回路4の出
力端Bにおける電位がアナログ‐ディジタル変換器装置
5の下限VL の下側に位置するか否かを指示する第2の
状態信号UFに関係して、制御装置6はこの第2の状態
信号UFの生起の継続時間にわたり、クランプコンデン
サ3が、クランプ回路4の出力端Bの電位が再びアナロ
グ‐ディジタル変換器装置5の変換範囲の内側に位置す
るまで、充電されるようにする。
器装置5が監視される。その役割は前記の第1および第
2の状態信号U、UFがする。一方では第1の状態信号
Uにより、アナログ‐ディジタル変換器装置3の変換範
囲のなかに位置するしきいVU が少なくとも1回1つの
行の継続時間のなかでビデオ信号FBASにより下方超
過されるか否かが指示される。否であれば、制御装置6
がクランプ過程を新たに開始する。クランプ回路4の出
力端Bにおける電位がアナログ‐ディジタル変換器装置
5の下限VL の下側に位置するか否かを指示する第2の
状態信号UFに関係して、制御装置6はこの第2の状態
信号UFの生起の継続時間にわたり、クランプコンデン
サ3が、クランプ回路4の出力端Bの電位が再びアナロ
グ‐ディジタル変換器装置5の変換範囲の内側に位置す
るまで、充電されるようにする。
【0035】調節がノイズを含むシンクベースに応答し
ないように、第2の状態信号UFを前記の低域通過フィ
ルタ装置を介してフィルタすることは目的にかなってい
る。ビデオ信号の黒値レベルへのクランピングの際にこ
の調節は、第2の状態信号UFが同期インパルスよりも
幅が広いときに初めて応答し得る。この監視が応答する
と、同期クランピングは抑制される。図6中で符号gを
付されているのは、黒調節レベルVB へのクランピング
の際のビデオ信号FBASであり、また符号eを付され
ているのは、VL へのシンクベースSyのクランピング
の際のビデオ信号FBASである。符号fを付されてい
るのは、VD へのダイオードクランピングの際の相P2
の終了時の出力端Bにおけるビデオ信号FBASであ
る。
ないように、第2の状態信号UFを前記の低域通過フィ
ルタ装置を介してフィルタすることは目的にかなってい
る。ビデオ信号の黒値レベルへのクランピングの際にこ
の調節は、第2の状態信号UFが同期インパルスよりも
幅が広いときに初めて応答し得る。この監視が応答する
と、同期クランピングは抑制される。図6中で符号gを
付されているのは、黒調節レベルVB へのクランピング
の際のビデオ信号FBASであり、また符号eを付され
ているのは、VL へのシンクベースSyのクランピング
の際のビデオ信号FBASである。符号fを付されてい
るのは、VD へのダイオードクランピングの際の相P2
の終了時の出力端Bにおけるビデオ信号FBASであ
る。
【0036】要約すると、下記のようになる。3つの異
なるクランプ相P1、P2、P3の連続により、本発明
によれば、任意の直流成分を有するビデオ信号がその同
期化レベルに関して最適にアナログ‐ディジタル変換器
装置5の変換範囲VL −VH のなかへずらされることが
保証される。たとえば相い異なる直流成分を有するビデ
オ信号源の切換により生ずる擾乱はアナログ‐ディジタ
ル変換器装置5の変換範囲からの突然のずれに通じ得
る。ビデオ信号があまりに負に位置すると、第2の状態
信号UFが発生され、また後調節が制御装置のなかで行
われる。それに対してビデオ信号FBASがあまりに正
に位置すると、変換監視が応答する。第1の状態信号U
が発生されることによって変換監視が応答し、このこと
はクランプ過程の新しい開始に通ずる。
なるクランプ相P1、P2、P3の連続により、本発明
によれば、任意の直流成分を有するビデオ信号がその同
期化レベルに関して最適にアナログ‐ディジタル変換器
装置5の変換範囲VL −VH のなかへずらされることが
保証される。たとえば相い異なる直流成分を有するビデ
オ信号源の切換により生ずる擾乱はアナログ‐ディジタ
ル変換器装置5の変換範囲からの突然のずれに通じ得
る。ビデオ信号があまりに負に位置すると、第2の状態
信号UFが発生され、また後調節が制御装置のなかで行
われる。それに対してビデオ信号FBASがあまりに正
に位置すると、変換監視が応答する。第1の状態信号U
が発生されることによって変換監視が応答し、このこと
はクランプ過程の新しい開始に通ずる。
【0037】上記のクランプ過程における時間条件を、
特に同期カウンタ状態装置2からの水平インパルスをカ
ウントするカウンタにより実現することは目的にかなっ
ている。
特に同期カウンタ状態装置2からの水平インパルスをカ
ウントするカウンタにより実現することは目的にかなっ
ている。
【0038】第2の状態信号UFを低域通過フィルタす
るために、相い異なる回路装置、たとえばリセット可能
なカウンタによるパルス幅監視が使用され得る。
るために、相い異なる回路装置、たとえばリセット可能
なカウンタによるパルス幅監視が使用され得る。
【0039】ビデオ信号FBASの振幅調節は、同期化
インバルスがアナログ‐ディジタル変換器装置5の変換
範囲よりもはるかに大きくないかぎり、同期化過程に対
して必要でない。しかし、振幅調節は、ディジタル化さ
れたビデオ信号dFBASの他の信号成分が爾後処理さ
れるべきときに有意義である。こうして振幅調節のため
に、アナログ‐ディジタル変換器装置5の上限VH の上
方超過を指示する信号がアナログ‐ディジタル変換器装
置5により評価される。
インバルスがアナログ‐ディジタル変換器装置5の変換
範囲よりもはるかに大きくないかぎり、同期化過程に対
して必要でない。しかし、振幅調節は、ディジタル化さ
れたビデオ信号dFBASの他の信号成分が爾後処理さ
れるべきときに有意義である。こうして振幅調節のため
に、アナログ‐ディジタル変換器装置5の上限VH の上
方超過を指示する信号がアナログ‐ディジタル変換器装
置5により評価される。
【図1】同期分離段を有するビデオ信号を処理するため
の本発明による装置の原理回路図。
の本発明による装置の原理回路図。
【図2】クランプ回路、アナログ‐ディジタル変換器装
置、制御装置および同期化装置を有する同期分離段の原
理回路図。
置、制御装置および同期化装置を有する同期分離段の原
理回路図。
【図3】スイッチ装置が図2のクランプ回路のなかにど
のように使用可能であるかを示す原理回路図。
のように使用可能であるかを示す原理回路図。
【図4】相い異なる電位にビデオ信号をクランプするた
めの可能なスイッチ装置を有する図2のクランプ回路の
原理回路図。
めの可能なスイッチ装置を有する図2のクランプ回路の
原理回路図。
【図5】図2の原理回路図の機能を説明するためのフロ
ーチャート。
ーチャート。
【図6】図2の装置のなかのビデオ信号の可能なレベル
位置。
位置。
FBAS ビデオ信号 Sync 同期クロック信号 1 入力端 2 同期化装置 3 クランプダイオード 4 クランプ回路 5 アナログ‐ディジタル変換器 6 制御装置 7 スイッチ装置 10 低域通過フィルタ 11 アンテナ 12 チューナ 13 ビデオ1F段 14 水平および垂直偏向段 15 カラーデコーダ 16 ビデオ出力段 17 同期信号分離段 18 テレビジョン管 19 テレテキスト信号処理段 28 論理装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギルベルト キユンメルレ ドイツ連邦共和国 8000 ミユンヘン 19 ホーエンローエシユトラーセ 19
Claims (10)
- 【請求項1】 行に分割されたビデオ信号(FBAS)
を処理するための装置であって、処理のために必要な同
期クロック信号(Sync)を発生するために同期分離
段(17)を有する装置において、 同期化装置(2)の入力端(1)の前に、クランプコン
デンサ(3)を有し、また予め定められた変換範囲(V
L −VH )を有するアナログ‐ディジタル変換器装置
(5)を後段に接続されているクランプ回路(4)が接
続されており、 クランプ回路(4)によりビデオ信号(FBAS)が予
め定められた相い異なる電位(V1 、V1 …)にクラン
プ可能であり、またクランプ回路(4)と接続されてお
り、またビデオ信号(FBAS)のクランプを予め定め
られた相い異なる電位(V1 、V2 …)に、ビデオ信号
(FBAS)の同期信号成分(Sy、BP)がアナログ
‐ディジタル変換器装置(5)の変換範囲(VL −
VH )内のクランプレベル(VB 、VL )にもたらされ
るように制御し得る制御回路(6)が設けられているこ
とを特徴とする同期分離段を有する行に分割されたビデ
オ信号の処理装置。 - 【請求項2】 クランプ回路(4)が入力端(A)およ
び出力端(B)を有し、入力端(A)と出力端(B)と
の間にクランプコンデンサ(3)が配置されており、ま
た出力端(B)が、ビデオ信号(FBAS)を制御装置
(6)から予め定められた継続時間にわたり予め定めら
れた電位(V1 、V2 …)の1つに接続するため、それ
ぞれ制御装置(6)により能動化可能な並列接続されて
いるスイッチ装置(7;7a、7b、7c)と接続され
ていることを特徴とする請求項1記載の装置。 - 【請求項3】 ビデオ信号(FBAS)のクランプを少
なくとも3つの相(P1、P2、P3)で可能にするた
め、制御装置(6)によりクランプ回路(4)に対する
第1、第2および第3の制御信号(K1、K2、K3)
が用意可能であり、 第1の相(P1)ではビデオ信号(FBAS)が多くの
行の継続時間にわたり第1の制御信号(K1)に関係し
てアナログ‐ディジタル変換器装置(5)の下位の電位
(V1 )にクランプ可能であり、 第2の相(P2)ではビデオ信号(FBAS)が予め定
められ得る時間にわたり第2の制御信号(K2)に関係
してアナログ‐ディジタル変換器装置(5)の変換範囲
(VL −VH )内の上位の電位(V2 )にクランプ可能
であり、 第3の相(P3)ではビデオ信号(FBAS)が第3の
制御信号(K3)に関係してビデオ信号(FBAS)と
同期してパルス状にクランプ電位(VL 、VB )にクラ
ンプ可能であることを特徴とする請求項1記載の装置。 - 【請求項4】 制御装置(6)が予め定められた継続時
間の経過後に同期信号成分(Sy、BP)の出現後にそ
れぞれパルス(K)を発生し、また、同期化装置(2)
が整定した状態に達した後に、パルス(K)が同期化装
置(2)の同期クロック信号(Sync)から導き出さ
れたクランプパルス(KP)に関係して発生されること
を特徴とする請求項3記載の装置。 - 【請求項5】 第1の状態信号(U)を監視するための
手段として、アナログ‐ディジタル変換器装置(5)の
変換範囲内に位置するしきい(VU )がビデオ信号(F
BAS)の1つの行の継続時間中に少なくとも1回下方
超過されるか否かを指示する手段が設けられており、ま
た制御装置(6)がこの第1の状態の生起に関係してク
ランプ過程を新たに開始することを特徴とする請求項1
ないし4の1つに記載の装置。 - 【請求項6】 第2の状態信号(UF)を発生するため
の手段として、クランプ回路(4)の出力端(B)にお
ける電位がアナログ‐ディジタル変換器装置(5)の下
限(VL )の下側に位置するか否かを指示する手段が設
けられており、また制御装置(6)がこの第2の状態
(UF)の生起の継続時間にわたり、クランプコンデン
サ(3)が充電し得るように、クランプ回路(4)の出
力端(B)をアナログ‐ディジタル変換器装置(5)の
変換範囲(VL −VH )内の電位にクランプすることを
特徴とする請求項1あいし4の1つに記載の装置。 - 【請求項7】 第2の状態信号(UF)が低域通過フィ
ルタ装置(10)を介して導かれていることを特徴とす
る請求項6記載の装置。 - 【請求項8】 ビデオ信号(FBAS)のシンクベース
(Sy)にクランプするためのクランプ回路(4)が設
けられていることを特徴とする請求項1ないし7の1つ
に記載の装置。 - 【請求項9】 ビデオ信号(FBAS)の黒値レベル
(B)にクランプするためのクランプ回路(4)が設け
られていることを特徴とする請求項1ないし7の1つに
記載の装置。 - 【請求項10】 同期化装置(2)がディジタルHPL
L回路を有することを特徴とする請求項1ないし9の1
つに記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP91107187A EP0512130B1 (de) | 1991-05-03 | 1991-05-03 | Schaltung zur Klemmung von Videosignalen |
| AT91107187.6 | 1991-05-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183773A true JPH05183773A (ja) | 1993-07-23 |
Family
ID=8206692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4137864A Withdrawn JPH05183773A (ja) | 1991-05-03 | 1992-04-30 | ビデオ信号の処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0512130B1 (ja) |
| JP (1) | JPH05183773A (ja) |
| DE (1) | DE59108031D1 (ja) |
| ES (1) | ES2090171T3 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1132423C (zh) | 1998-04-22 | 2003-12-24 | 因芬尼昂技术股份公司 | 接收视频和图文电视信号的接收设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6087574A (ja) * | 1983-10-20 | 1985-05-17 | Toshiba Corp | クランプ回路 |
| JPS6139625A (ja) * | 1984-07-28 | 1986-02-25 | Victor Co Of Japan Ltd | アナログ/デイジタル変換装置 |
| JPH074002B2 (ja) * | 1986-08-20 | 1995-01-18 | 松下電器産業株式会社 | テレビジヨン信号クランプ装置 |
| JPS63222582A (ja) * | 1987-03-12 | 1988-09-16 | Sanyo Electric Co Ltd | クランプ回路 |
| JPH0687574A (ja) * | 1992-09-10 | 1994-03-29 | Hitachi Ltd | エレベータの端階安全装置 |
-
1991
- 1991-05-03 ES ES91107187T patent/ES2090171T3/es not_active Expired - Lifetime
- 1991-05-03 EP EP91107187A patent/EP0512130B1/de not_active Expired - Lifetime
- 1991-05-03 DE DE59108031T patent/DE59108031D1/de not_active Expired - Fee Related
-
1992
- 1992-04-30 JP JP4137864A patent/JPH05183773A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0512130B1 (de) | 1996-07-24 |
| ES2090171T3 (es) | 1996-10-16 |
| EP0512130A1 (de) | 1992-11-11 |
| DE59108031D1 (de) | 1996-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307979B1 (ko) | 보조비디오데이타슬라이서 | |
| US8233092B2 (en) | Video signal processing device | |
| JPH03238973A (ja) | 映像重合せ制御回路 | |
| US5815212A (en) | Video overlay circuit for synchronizing and combining analog and digital signals | |
| EP0244239A2 (en) | A sync separator | |
| KR100433526B1 (ko) | 영상 처리를 위한 코스트 신호 발생 방법 및 장치 | |
| EP0281169B1 (en) | Line synchronising circuit in a picture display device | |
| US3991270A (en) | Circuit arrangement for line synchronization in a television receiver | |
| JPH0669214B2 (ja) | クランプパルスの発生回路装置 | |
| JPH0969965A (ja) | 垂直同期信号安定化回路、集積回路及びテレビジヨン信号処理装置 | |
| US4506297A (en) | Integrated circuit for television receivers comprising a sonic separator with a clamping circuit | |
| JP3198203B2 (ja) | 同期分離装置 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| KR100404581B1 (ko) | 동기신호 생성회로 | |
| JP3106477B2 (ja) | ビデオカメラの信号処理回路 | |
| JPH0583590A (ja) | 同期検出回路 | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| JPH0568183A (ja) | 入力切り換えpll | |
| JPS644712B2 (ja) | ||
| JPH0322764A (ja) | クランプ回路 | |
| JPH03154572A (ja) | 直流再生回路,同期分離回路及びそのいずれかを有するテレビジョン受像機 | |
| JPS61192173A (ja) | ゴ−スト除去装置 | |
| JPH04140978A (ja) | 映像信号同期分離回路 | |
| JPH04307872A (ja) | 非標準同期信号検出回路およびテレビジョン受像機 | |
| JPH04105765U (ja) | 水平同期信号補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |