JPS644712B2 - - Google Patents
Info
- Publication number
- JPS644712B2 JPS644712B2 JP16173482A JP16173482A JPS644712B2 JP S644712 B2 JPS644712 B2 JP S644712B2 JP 16173482 A JP16173482 A JP 16173482A JP 16173482 A JP16173482 A JP 16173482A JP S644712 B2 JPS644712 B2 JP S644712B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- horizontal
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジヨン受像機に用いることの
できるデイジタル式の水平同期装置に関する。
できるデイジタル式の水平同期装置に関する。
従来例と構成とその問題点
従来、テレビジヨン受像機に用いられる水平同
期回路はアナログ回路によるもので第１図の如く
構成されているのが一般的である。まず、第１図
の従来例について説明する。
期回路はアナログ回路によるもので第１図の如く
構成されているのが一般的である。まず、第１図
の従来例について説明する。
この図で、入力信号は合成映像信号である。１
は入力の合成映像信号（アナログ信号）から水平
パルス、垂直パルス及び等価パルスを含む同期信
号を得るための同期分離回路、２は位相検波回
路、３はループフイルタ、４は電圧制御発振回路
（VCO）、５は水平ドライブ回路、６は水平出力
回路、７は比較信号発生回路である。
は入力の合成映像信号（アナログ信号）から水平
パルス、垂直パルス及び等価パルスを含む同期信
号を得るための同期分離回路、２は位相検波回
路、３はループフイルタ、４は電圧制御発振回路
（VCO）、５は水平ドライブ回路、６は水平出力
回路、７は比較信号発生回路である。
第１図の動作について大略を説明すると、ま
ず、同期分離回路１の出力である同期信号Ａと、
水平出力回路６の出力パルスＥ（例えば、水平フ
ライバツクパルス）を抵抗とコンデンサで構成さ
れたローパスフイルタを用いて積分を行なうよう
にした比較信号発生回路７に加えて得られた鋸歯
状波形の比較信号Ｂとを一般に、鋸歯状波AFC
回路やパルス幅AFC回路等が用いられる位相検
波回路２に加えて、その位相検波回路２の出力と
して同期信号Ａと比較信号Ｂとの位相差に相応す
る位相誤差信号Ｃを得る。この位相誤差信号Ｃを
抵抗とコンデンサで構成されたリードラグフイル
タが用いられるループフイルタ３に加えて平均化
し、位相誤差信号Ｃをほぼ直流の制御信号Ｄに変
換する。この制御信号Ｄは電圧制御発振回路
（VCO）４に印加し、その発振周波数と位相とを
入力の水平同期信号に一致させるように制御す
る。その制御の結果、制御信号Ｄは零に近ずいて
いく。VCO４の出力は水平ドライブ回路５を介
して、水平出力回路６に加え、その出力として、
水平偏向出力信号（フライバツクパルスを含む）
を得る。
ず、同期分離回路１の出力である同期信号Ａと、
水平出力回路６の出力パルスＥ（例えば、水平フ
ライバツクパルス）を抵抗とコンデンサで構成さ
れたローパスフイルタを用いて積分を行なうよう
にした比較信号発生回路７に加えて得られた鋸歯
状波形の比較信号Ｂとを一般に、鋸歯状波AFC
回路やパルス幅AFC回路等が用いられる位相検
波回路２に加えて、その位相検波回路２の出力と
して同期信号Ａと比較信号Ｂとの位相差に相応す
る位相誤差信号Ｃを得る。この位相誤差信号Ｃを
抵抗とコンデンサで構成されたリードラグフイル
タが用いられるループフイルタ３に加えて平均化
し、位相誤差信号Ｃをほぼ直流の制御信号Ｄに変
換する。この制御信号Ｄは電圧制御発振回路
（VCO）４に印加し、その発振周波数と位相とを
入力の水平同期信号に一致させるように制御す
る。その制御の結果、制御信号Ｄは零に近ずいて
いく。VCO４の出力は水平ドライブ回路５を介
して、水平出力回路６に加え、その出力として、
水平偏向出力信号（フライバツクパルスを含む）
を得る。
以上のような制御ループにより水平の発振周波
数と位相を自動的に制御して水平偏向出力信号を
入力の同期信号に同期させその状態を保持させ
る。
数と位相を自動的に制御して水平偏向出力信号を
入力の同期信号に同期させその状態を保持させ
る。
ところが、このような従来の装置はアナログ的
な信号処理によつて動作をしているものであるた
め、コンデンサ等を多く含んでいて半導体集積回
路素子化が困難であり、かつ大形になり、生産の
合理化を図ることができないとともに、回路部品
のばらつき等のために回路の動作が一定化しなか
つたり不安定になつたりする問題があつた。
な信号処理によつて動作をしているものであるた
め、コンデンサ等を多く含んでいて半導体集積回
路素子化が困難であり、かつ大形になり、生産の
合理化を図ることができないとともに、回路部品
のばらつき等のために回路の動作が一定化しなか
つたり不安定になつたりする問題があつた。
発明の目的
本発明はかかる従来の欠点を解消して、デイジ
タル信号処理によりテレビジヨン受像機の水平同
期動作を達成することのできる装置を提供するこ
とを目的とする。
タル信号処理によりテレビジヨン受像機の水平同
期動作を達成することのできる装置を提供するこ
とを目的とする。
発明の構成
本発明においては、まず、合成映像信号を２進
数値に量子化したデイジタル信号に変換し、この
Ａ−Ｄ変換したデイジタル信号から水平パルス、
垂直パルス及び等価パルスを含む同期信号を得
る。一方、加算器、乗算器及び単位遅延回路を用
いて構成した比較信号発生回路により水平出力回
路の出力パルスを積分して比較信号を発生させ、
同期分離回路からの同期信号とこの比較信号発生
回路からの比較信号とを乗算器、加算器及び単位
遅延回路を用いて構成した位相検波回路に加えて
位相比較する。位相検波回路の位相検波出力を、
加算器、乗算器及び単位遅延回路を用いて構成し
その伝達関数を Ｈ（ｚ）＝１−α1／２・１＋z-1／１−α1z-1・１−α
2／１−α3・１−α3z-1／１−α2z-1 （但し、α1、α2、α3は乗算器の乗算係数、z-1は
単位遅延を表わす）で表わされるものとしたルー
プフイルタにより平均化する。このループフイル
タの出力を制御信号として計数器を用いて構成し
た発振回路を制御して、水平出力回路の出力パル
スの周波数と位相とを水平同期信号に同期させる
ように制御する。さらに、この発振回路の発振出
力の位相をループフイルタの出力の制御信号の一
部を用いて微調整する。かくして得た遅延時間制
御回路の出力によつて水平ドライブ回路および水
平出力回路を駆動する。
数値に量子化したデイジタル信号に変換し、この
Ａ−Ｄ変換したデイジタル信号から水平パルス、
垂直パルス及び等価パルスを含む同期信号を得
る。一方、加算器、乗算器及び単位遅延回路を用
いて構成した比較信号発生回路により水平出力回
路の出力パルスを積分して比較信号を発生させ、
同期分離回路からの同期信号とこの比較信号発生
回路からの比較信号とを乗算器、加算器及び単位
遅延回路を用いて構成した位相検波回路に加えて
位相比較する。位相検波回路の位相検波出力を、
加算器、乗算器及び単位遅延回路を用いて構成し
その伝達関数を Ｈ（ｚ）＝１−α1／２・１＋z-1／１−α1z-1・１−α
2／１−α3・１−α3z-1／１−α2z-1 （但し、α1、α2、α3は乗算器の乗算係数、z-1は
単位遅延を表わす）で表わされるものとしたルー
プフイルタにより平均化する。このループフイル
タの出力を制御信号として計数器を用いて構成し
た発振回路を制御して、水平出力回路の出力パル
スの周波数と位相とを水平同期信号に同期させる
ように制御する。さらに、この発振回路の発振出
力の位相をループフイルタの出力の制御信号の一
部を用いて微調整する。かくして得た遅延時間制
御回路の出力によつて水平ドライブ回路および水
平出力回路を駆動する。
実施例の説明
以下、本発明の一実施例について図面を参照し
て説明する。
て説明する。
第２図に概略構成を示す。図において、８は入
力の合成映像信号を２進数値に量子化したデイジ
タル信号に変換するＡ−Ｄ変換器、９はそのデイ
ジタル信号から水平パルス、垂直パルス、等価パ
ルスを含む同期信号を得る同期離回路である。１
０は位相検波回路、１１はループフイルタ、１２
は水平の発振回路であつて、これらはデイジタル
回路により構成する。さらに、１３はデイジタル
制御される遅延時間制御回路、１４は水平ドライ
ブ回路、１５は水平出力回路、１６はデイジタル
信号の比較信号を作成する回路である。
力の合成映像信号を２進数値に量子化したデイジ
タル信号に変換するＡ−Ｄ変換器、９はそのデイ
ジタル信号から水平パルス、垂直パルス、等価パ
ルスを含む同期信号を得る同期離回路である。１
０は位相検波回路、１１はループフイルタ、１２
は水平の発振回路であつて、これらはデイジタル
回路により構成する。さらに、１３はデイジタル
制御される遅延時間制御回路、１４は水平ドライ
ブ回路、１５は水平出力回路、１６はデイジタル
信号の比較信号を作成する回路である。
次に、その動作と、各部の詳細について説明す
る。Ａ−Ｄ変換器８の出力である合成映像信号を
２進数値に量子化したデイジタル信号Ｓは、一般
に映像信号、色信号を含めて７〜８ビツト必要と
され、その中で、水平及び垂直同期信号は５〜６
ビツトあればよい。従つて、同期分離回路９は信
号Ｓ（７〜８ビツト）の中の上位ビツトから５〜
６ビツトを用いて同期信号とする。同期分離回路
９の出力Ｔは５〜６ビツトのデイジタル信号（同
期信号）であるが、これらの５〜６ビツトはゲー
トを介して１ビツトの信号として取り扱つてもよ
い。
る。Ａ−Ｄ変換器８の出力である合成映像信号を
２進数値に量子化したデイジタル信号Ｓは、一般
に映像信号、色信号を含めて７〜８ビツト必要と
され、その中で、水平及び垂直同期信号は５〜６
ビツトあればよい。従つて、同期分離回路９は信
号Ｓ（７〜８ビツト）の中の上位ビツトから５〜
６ビツトを用いて同期信号とする。同期分離回路
９の出力Ｔは５〜６ビツトのデイジタル信号（同
期信号）であるが、これらの５〜６ビツトはゲー
トを介して１ビツトの信号として取り扱つてもよ
い。
この同期信号Ｔは位相検波回路１０に第一の入
力として加える。一方、水平出力回路１５の出力
パルスＥ（例えばフライバツクパルス）を比較信
号発生回路１６に加えて、出力パルスＥの中心で
零となる様なデイジタル比較信号ｕを得、位相検
波回路１０に第２の入力として加える。
力として加える。一方、水平出力回路１５の出力
パルスＥ（例えばフライバツクパルス）を比較信
号発生回路１６に加えて、出力パルスＥの中心で
零となる様なデイジタル比較信号ｕを得、位相検
波回路１０に第２の入力として加える。
ここで、比較信号発生回路１６は基本的には第
３図に示した如く、係数１−α0／２ の乗算器１７、及び係数α0の乗算器１８と、加算
器１９，２０と、１サンプリング間隔の遅延z-1
をする遅延回路２１とで構成され、その伝達関数
は次の式１で表わされる。
３図に示した如く、係数１−α0／２ の乗算器１７、及び係数α0の乗算器１８と、加算
器１９，２０と、１サンプリング間隔の遅延z-1
をする遅延回路２１とで構成され、その伝達関数
は次の式１で表わされる。
H1（Ｚ）＝１−α0／２・１＋Z-1／１−α0Z-1 １
ここに、サンプリング周波数を4fsc（fscは色副
搬送波周波数：NTSC方式では14.31818MHz）と
し、カツトオフ周波数を3.2KHzとした場合、α0
＝0.9986、１−α0／２＝0.0007となる。
搬送波周波数：NTSC方式では14.31818MHz）と
し、カツトオフ周波数を3.2KHzとした場合、α0
＝0.9986、１−α0／２＝0.0007となる。
また、この比較信号発生回路１６は、第４図に
示した如く構成することもできる。
示した如く構成することもできる。
第４図において、２２，２３はトライステート
スイツチであり、それらのコントロール端子に
は、各々水平出力回路１５の出力パルスＥと、こ
れをインバータ２４を介して接続している。従つ
て、第５図ａのような出力パルスの高レベルの期
間（帰線期間）trにはトライステートスイツチ２
２がオンになつて定数C1が加算器２５に加えら
れ、走査期間tsにはトライステートスイツチ２３
がオンになつて定数C2（負の数）が加算器２５に
加えられる。加算器２５の出力信号Ｙは単位遅延
回路２６を介して帰還されるとともに、更に加算
器２７には信号Ｙと信号Ｙの最大値Ymaxの1/2
の信号が係数1/2の乗算器２８を介して加えられ、
出力Ｚとして比較信号ｕが得られる。
スイツチであり、それらのコントロール端子に
は、各々水平出力回路１５の出力パルスＥと、こ
れをインバータ２４を介して接続している。従つ
て、第５図ａのような出力パルスの高レベルの期
間（帰線期間）trにはトライステートスイツチ２
２がオンになつて定数C1が加算器２５に加えら
れ、走査期間tsにはトライステートスイツチ２３
がオンになつて定数C2（負の数）が加算器２５に
加えられる。加算器２５の出力信号Ｙは単位遅延
回路２６を介して帰還されるとともに、更に加算
器２７には信号Ｙと信号Ｙの最大値Ymaxの1/2
の信号が係数1/2の乗算器２８を介して加えられ、
出力Ｚとして比較信号ｕが得られる。
第５図は、第４図の回路の各部の動作信号を示
している。ａは水平のフライバツクパルス、ｂは
加算器２５の出力信号Ｙ（これは実際の２値デイ
ジタル信号を仮にアナログ量として表わしてい
る）ｃはその出力信号Ｙの最大値の1/2の信号1/2
Ymax、ｄは出力の比較信号ｕ（同上）である。
している。ａは水平のフライバツクパルス、ｂは
加算器２５の出力信号Ｙ（これは実際の２値デイ
ジタル信号を仮にアナログ量として表わしてい
る）ｃはその出力信号Ｙの最大値の1/2の信号1/2
Ymax、ｄは出力の比較信号ｕ（同上）である。
次に、位相検波回路１０は、水平同期信号Ｔと
比較信号ｕとをサンプリング周期で乗算し、その
乗算結果を積算し、その結果を積算回数で除して
平均化することにより、１水平周期の位相検波出
力Ｖを得る様に動作する。第６図にその構成を示
す。第６図において２９は乗算器、３０は加算
器、３１は１サンプリング期間の遅延の遅延回
路、３２は係数1/Nの乗算器である。ここで、Ｎ
は加算器３０での加算回数であり、水平同期信号
の時間間隔をサンプリング周期で計数することに
より得る。
比較信号ｕとをサンプリング周期で乗算し、その
乗算結果を積算し、その結果を積算回数で除して
平均化することにより、１水平周期の位相検波出
力Ｖを得る様に動作する。第６図にその構成を示
す。第６図において２９は乗算器、３０は加算
器、３１は１サンプリング期間の遅延の遅延回
路、３２は係数1/Nの乗算器である。ここで、Ｎ
は加算器３０での加算回数であり、水平同期信号
の時間間隔をサンプリング周期で計数することに
より得る。
また、位相検波回路１０は、第７図に示した如
く構成することもできる。
く構成することもできる。
第７図において、３３は水平同期信号Ｔの立上
り及び立下りエツジの検出回路である。このエツ
ジ検出回路３３の出力である立上りエツジ検出出
力は乗算器３４に入力され、他方の入力である比
較信号ｕとの乗算結果X1が得られる。一方、立
下りエツジ検出出力は乗算器３５に入力され、同
様に比較信号ｕとの乗算結果X2が得られる。
り及び立下りエツジの検出回路である。このエツ
ジ検出回路３３の出力である立上りエツジ検出出
力は乗算器３４に入力され、他方の入力である比
較信号ｕとの乗算結果X1が得られる。一方、立
下りエツジ検出出力は乗算器３５に入力され、同
様に比較信号ｕとの乗算結果X2が得られる。
X1，X2は加算器３６にて加算され、乗算器３
７で1/2になされて、その出力として位相検波出
力Ｖが得られる。
７で1/2になされて、その出力として位相検波出
力Ｖが得られる。
第８図は第７図の回路の各部の動作信号を示し
ている。ここで、ｄは第５図のｄと同じ比較信号
ｕ，ｅは水平同期信号Ｔ，ｆは乗算出力X1（この
例では負の値）、ｇは乗算出力X2、ｈは位相検波
出力Ｖである。
ている。ここで、ｄは第５図のｄと同じ比較信号
ｕ，ｅは水平同期信号Ｔ，ｆは乗算出力X1（この
例では負の値）、ｇは乗算出力X2、ｈは位相検波
出力Ｖである。
この位相検波回路１０の出力Ｖはループフイル
タ１１に加えて平均化し、ほぼ直流信号に変換さ
れた制御信号Ｗを得る。
タ１１に加えて平均化し、ほぼ直流信号に変換さ
れた制御信号Ｗを得る。
ループフイルタ１１は、基本的には第９図に示
した如く、乗算器３８，３９，４０，４１，４２
と、加算器４３，４４，４５，４６と、１水平周
期の遅延Z-1回路４７，４８とで構成され、その
伝達関数は次の式２で表わされる。
した如く、乗算器３８，３９，４０，４１，４２
と、加算器４３，４４，４５，４６と、１水平周
期の遅延Z-1回路４７，４８とで構成され、その
伝達関数は次の式２で表わされる。
H2（ｚ）＝１−α1／２・１＋Z-1／１−α1Z-1・１−α
2／１−α3・１−α3Z-1／１−α2Z-1２ NTSC方式では、水平同期信号の周波数fHは
15.734KHzであり、３８，３９，４３，４４，４
７で構成されるローパスフイルタのカツトオフ周
波数を1.6KHzとし、また、４０，４１，４２，
４５，４６，４８で構成されるフエーズラグフイ
ルタのカツトオフ周波数を5.0Hzとした場合、各
乗算器の係数は次の値になる。
2／１−α3・１−α3Z-1／１−α2Z-1２ NTSC方式では、水平同期信号の周波数fHは
15.734KHzであり、３８，３９，４３，４４，４
７で構成されるローパスフイルタのカツトオフ周
波数を1.6KHzとし、また、４０，４１，４２，
４５，４６，４８で構成されるフエーズラグフイ
ルタのカツトオフ周波数を5.0Hzとした場合、各
乗算器の係数は次の値になる。
α1＝0.5、１−α1／２＝0.25
α2＝0.99805、α3＝0.98438
１−α2／１−α3＝0.125
このようなループフイルタ１１の出力である制
御信号Ｗを計数器で構成された発振回路１２に加
えて、発振回路１２の出力の周波数と位相を入力
の水平同期信号Ｔに同期させるように制御する。
この結果、制御信号Ｗは零に近づいていき同期が
保持される。
御信号Ｗを計数器で構成された発振回路１２に加
えて、発振回路１２の出力の周波数と位相を入力
の水平同期信号Ｔに同期させるように制御する。
この結果、制御信号Ｗは零に近づいていき同期が
保持される。
発振回路１２の出力は遅延時間制御回路１３に
加え、ループフイルタ１１の出力Ｗの一部（例え
ば下位２ビツトα、β）を用いて位相の微調整を
行なう。
加え、ループフイルタ１１の出力Ｗの一部（例え
ば下位２ビツトα、β）を用いて位相の微調整を
行なう。
この遅延時間制御回路１３の構成例を第１０図
に示す。第１０図において、位相検波出力を平均
化したループフイルタ１１の出力Ｗの一部（下位
２ビツトα、β）を各々インバータ４９，５０と
バツフアアンプ５１，５２に加え、それらの各出
力を組み合せてANDゲート５３，５４，５５，
５６に加えて、（α、β）の組み合せ（０、０）、
（０、１）、（１、０）、（１、１）をデコードする。
その出力でトライステートスイツチ５７，５８，
５９，６０を各々制御する。６１，６２，６３は
トライステートスイツチ５７，５８，５９，６０
と共に一定の遅延時間ｔを有する遅延ゲートであ
る。
に示す。第１０図において、位相検波出力を平均
化したループフイルタ１１の出力Ｗの一部（下位
２ビツトα、β）を各々インバータ４９，５０と
バツフアアンプ５１，５２に加え、それらの各出
力を組み合せてANDゲート５３，５４，５５，
５６に加えて、（α、β）の組み合せ（０、０）、
（０、１）、（１、０）、（１、１）をデコードする。
その出力でトライステートスイツチ５７，５８，
５９，６０を各々制御する。６１，６２，６３は
トライステートスイツチ５７，５８，５９，６０
と共に一定の遅延時間ｔを有する遅延ゲートであ
る。
この構成により、入出力間に下記の如き遅延時
間制御を行うことができる。但しｔはサンプリン
グ周波数4fscに対する１サンプリング時間の1/4
よりも小さな値である。
間制御を行うことができる。但しｔはサンプリン
グ周波数4fscに対する１サンプリング時間の1/4
よりも小さな値である。
（α、β）＝（０、０）の時、入出力間の遅延時
間はｔ （α、β）＝（０、１）の時、入出力間の遅延時
間は2t （α、β）＝（１、０）の時、入出力間の遅延時
間は3t （α、β）＝（１、１）の時、入出力間の遅延時
間は4t 次に、遅延時間制御回路１３の出力は、水平ド
ライブ回路１４を経て水平出力回路１５に加えら
れ、その出力として水平偏向出力信号が得られ
る。
間はｔ （α、β）＝（０、１）の時、入出力間の遅延時
間は2t （α、β）＝（１、０）の時、入出力間の遅延時
間は3t （α、β）＝（１、１）の時、入出力間の遅延時
間は4t 次に、遅延時間制御回路１３の出力は、水平ド
ライブ回路１４を経て水平出力回路１５に加えら
れ、その出力として水平偏向出力信号が得られ
る。
上述の如き、デイジタル信号処理を用いた制御
ループにより、水平の発振周波数と位相を制御
し、水平偏向出力信号を入力の同期信号に同期保
持することができる。
ループにより、水平の発振周波数と位相を制御
し、水平偏向出力信号を入力の同期信号に同期保
持することができる。
発明の効果
このように、本発明によれば、テレビジヨン受
像機における水平同期装置をデイジタル回路によ
り構成したので、従来のアナログ方式の装置にお
けるような抵抗やコンデンサの如き部品を殆んど
必要とすることがないために、半導体集積回路に
より構成できてしかも高集積化ができ、回路部品
と生産工程の大巾な合理化が可能となる。更に、
デイジタル信号処理方式はアナログ方式における
回路部品のばらつき等による回路の不安定要素が
殆んどないため、極めて安定な動作を得ることが
できる。
像機における水平同期装置をデイジタル回路によ
り構成したので、従来のアナログ方式の装置にお
けるような抵抗やコンデンサの如き部品を殆んど
必要とすることがないために、半導体集積回路に
より構成できてしかも高集積化ができ、回路部品
と生産工程の大巾な合理化が可能となる。更に、
デイジタル信号処理方式はアナログ方式における
回路部品のばらつき等による回路の不安定要素が
殆んどないため、極めて安定な動作を得ることが
できる。
第１図は従来例の水平同期装置のブロツク図、
第２図は本発明の一実施例における水平同期装置
のブロツク図、第３図、第４図は同装置に用いら
れる比較信号発生回路の回路図、第５図はその各
部の波形図、第６図、第７図は同装置に用いられ
る位相検波回路の回路図、第８図はその各部の波
形図、第９図は同装置に用いられるループフイル
タの回路図、第１０図は同装置に用いられる遅延
時間制御回路の回路図である。 ８……Ａ−Ｄ変換器、９……同期分離回路、１
０……位相検波回路、１１……ループフイルタ、
１２……発振回路、１３……遅延時間制御回路、
１４……水平ドライブ回路、１５……水平出力回
路、１６……比較信号発生回路。
第２図は本発明の一実施例における水平同期装置
のブロツク図、第３図、第４図は同装置に用いら
れる比較信号発生回路の回路図、第５図はその各
部の波形図、第６図、第７図は同装置に用いられ
る位相検波回路の回路図、第８図はその各部の波
形図、第９図は同装置に用いられるループフイル
タの回路図、第１０図は同装置に用いられる遅延
時間制御回路の回路図である。 ８……Ａ−Ｄ変換器、９……同期分離回路、１
０……位相検波回路、１１……ループフイルタ、
１２……発振回路、１３……遅延時間制御回路、
１４……水平ドライブ回路、１５……水平出力回
路、１６……比較信号発生回路。
Claims (1)
- 【特許請求の範囲】 １ 合成映像信号を２進値に量子化したデイジタ
ル信号に変換するＡ−Ｄ変換器と、上記Ａ−Ｄ変
換したデイジタル信号から水平パルス、垂直パル
ス及び等価パルスを含む同期信号を得る同期分離
回路と、水平出力回路の出力パルスを積分してデ
イジタル比較信号を発生させるように加算器、乗
算器及び単位遅延回路を用いて構成した比較信号
発生回路と、前記同期分離回路からの水平同期信
号と前記比較信号発生回路からのデイジタル比較
信号とを加えて位相比較するように乗算器、加算
器及び単位遅延回路を用いて構成した位相検波回
路と、前記位相検波回路の位相検波出力信号を平
均化するように加算器、乗算器及び単位遅延回路
を用いて構成しその伝達関数を Ｈ（ｚ）＝１−α1／２・１＋z-1／１−α1z-1・１−α
2／１−α3・１−α3z- 1／１−α2z-1 （但し、α1、α2、α3は乗算器の乗算係数、z-1は
単位遅延を表わす）で表わされるものとしたルー
プフイルタと、上記ループフイルタの出力を制御
信号として前記水平出力回路の出力パルスの周波
数と位相とを水平同期信号に同期させるように制
御する計数器を用いて構成した水平発振回路と、
前記水平発振回路の発振出力信号の位相を前記ル
ープフイルタの出力の前記制御信号の一部を用い
て徴調整する遅延時間制御回路と、前記遅延時間
制御回路の出力により駆動した水平ドライブ回路
および水平出力回路とを設けたことを特徴とする
水平同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161734A JPS5950669A (ja) | 1982-09-16 | 1982-09-16 | 水平同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161734A JPS5950669A (ja) | 1982-09-16 | 1982-09-16 | 水平同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5950669A JPS5950669A (ja) | 1984-03-23 |
| JPS644712B2 true JPS644712B2 (ja) | 1989-01-26 |
Family
ID=15740865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57161734A Granted JPS5950669A (ja) | 1982-09-16 | 1982-09-16 | 水平同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950669A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10329890A (ja) * | 1997-05-30 | 1998-12-15 | Koei:Kk | 粉粒体供給装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028404B2 (ja) * | 1976-09-29 | 1985-07-04 | 株式会社日立製作所 | 対数増幅回路 |
| DE3027828A1 (de) * | 1980-07-23 | 1982-03-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Frequenz/phasenregelschleife |
-
1982
- 1982-09-16 JP JP57161734A patent/JPS5950669A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5950669A (ja) | 1984-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0472332A1 (en) | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| EP0368314A2 (en) | Television receiver | |
| US5303061A (en) | Apparatus for rejecting time base error of video signal | |
| US5325093A (en) | Analog-to-digital converter for composite video signals | |
| CN1091232A (zh) | 防止视频处理器图象劣化的方法及其电路 | |
| JP2001095005A (ja) | クロック発生回路 | |
| JPS62159981A (ja) | ビデオ装置用同期回路 | |
| JP4461521B2 (ja) | サンプリングクロック生成回路 | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| JP3118395B2 (ja) | クロマ信号処理装置 | |
| JPS5950669A (ja) | 水平同期装置 | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| JPH0683434B2 (ja) | 自動利得制御装置 | |
| JPS62164379A (ja) | ブランキング用信号発生回路 | |
| JPH0573311B2 (ja) | ||
| JP3186547B2 (ja) | サンプリング装置 | |
| JP2576269B2 (ja) | Ｎｔｓｃ信号／ｐａｌ信号判定回路 | |
| JP2760565B2 (ja) | 時間ずれ検出回路 | |
| JP2589126B2 (ja) | デジタルテレビジョン受像機の色信号処理回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JP3171980B2 (ja) | フェーズロックドループ回路 | |
| JP2609936B2 (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| JP2914268B2 (ja) | 映像信号処理装置およびその処理方法 | |
| JPS581006Y2 (ja) | 同期回路 |