JPH0518395B2 - - Google Patents
Info
- Publication number
- JPH0518395B2 JPH0518395B2 JP61153017A JP15301786A JPH0518395B2 JP H0518395 B2 JPH0518395 B2 JP H0518395B2 JP 61153017 A JP61153017 A JP 61153017A JP 15301786 A JP15301786 A JP 15301786A JP H0518395 B2 JPH0518395 B2 JP H0518395B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- alarm
- output
- flip
- frequency dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electromechanical Clocks (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテスト機能付集積回路に関するもので
ある。
ある。
例えば水晶時計用の集積回路においては、高い
精度と信頼性が要求される。そのため製造時に
は、分周回路が正常に動作するかどうか集積回路
の一つ一つをテストする必要があり、このテスト
に要する時間が大きな問題となる。
精度と信頼性が要求される。そのため製造時に
は、分周回路が正常に動作するかどうか集積回路
の一つ一つをテストする必要があり、このテスト
に要する時間が大きな問題となる。
従来はこのテストを行うために、集積回路にテ
スト用の端子を設け、この端子から分周回路の途
中段にテスト用の高速の外部クロツクパルスを供
給してテストを行つている。このテストの際には
前段の分周段を停止させておく必要があるため、
上記テスト用の端子の他にストツプ用の端子も設
けていた。
スト用の端子を設け、この端子から分周回路の途
中段にテスト用の高速の外部クロツクパルスを供
給してテストを行つている。このテストの際には
前段の分周段を停止させておく必要があるため、
上記テスト用の端子の他にストツプ用の端子も設
けていた。
従来のものでは、テスト用およびストツプ用の
端子を必要とし、そのために集積回路のチツプサ
イズが大きくなり、コストアツプにつながるもの
であつた。
端子を必要とし、そのために集積回路のチツプサ
イズが大きくなり、コストアツプにつながるもの
であつた。
本発明は、テスト専用の端子を付加することな
く機能回路のテストが行えるようにしたテスト機
能付集積回路を提供するものである。
く機能回路のテストが行えるようにしたテスト機
能付集積回路を提供するものである。
本発明は、アラーム端子に外部からテスト用ク
ロツクパルスを供給することにより所望の分周段
をリセツトするとともに機能回路に上記テスト用
クロツクパルスを供給してテストを行うとともに
アラーム制御回路のテストも同時に行うようにし
たものである。
ロツクパルスを供給することにより所望の分周段
をリセツトするとともに機能回路に上記テスト用
クロツクパルスを供給してテストを行うとともに
アラーム制御回路のテストも同時に行うようにし
たものである。
第１図において、１は発振器、２，３は分周
段、４はモータの駆動回路である。この駆動回路
４および分周段３がテストを受ける機能回路を構
成するものである。５はアラーム制御回路で、そ
の入力端子が“１”の間アラーム信号を発生する
ものである。６はアラーム端子、７，８はフリツ
プフロツプ回路、９，１０，１１はゲート回路で
ある。
段、４はモータの駆動回路である。この駆動回路
４および分周段３がテストを受ける機能回路を構
成するものである。５はアラーム制御回路で、そ
の入力端子が“１”の間アラーム信号を発生する
ものである。６はアラーム端子、７，８はフリツ
プフロツプ回路、９，１０，１１はゲート回路で
ある。
以上の構成において、通常時は、アラーム端子
６が“０”になつており、フリツプフロツプ回路
７の出力Ｑが“０”保持されている。したがつて
アラーム制御回路５は不動作状態に保持され、ゲ
ート回路９，１０の出力が“０”に保持されて分
周段２が動作し、分周段３からの出力によつて駆
動回路４からモータの駆動パルスが発生する。
６が“０”になつており、フリツプフロツプ回路
７の出力Ｑが“０”保持されている。したがつて
アラーム制御回路５は不動作状態に保持され、ゲ
ート回路９，１０の出力が“０”に保持されて分
周段２が動作し、分周段３からの出力によつて駆
動回路４からモータの駆動パルスが発生する。
そしてアラーム時刻にアラームスイツチが動作
して第２図Ａのようにアラーム端子６が“１”
になると、その後の分周段３の出力Q3からの出
力の立下り（第２図F3図示）によつてフリツプ
フロツプ回路７の出力Ｑ，Ｑがそれぞれ第２図
PA，PRのように“１”，“０”になり、アラーム
制御回路５が動作してアラーム信号が発生する。
して第２図Ａのようにアラーム端子６が“１”
になると、その後の分周段３の出力Q3からの出
力の立下り（第２図F3図示）によつてフリツプ
フロツプ回路７の出力Ｑ，Ｑがそれぞれ第２図
PA，PRのように“１”，“０”になり、アラーム
制御回路５が動作してアラーム信号が発生する。
一方、ゲート回路９の出力が第２図Pcのように
“１”になるが、フリツプフロツプ回路８の出力
Ｑは第２図PEのように“０”に保持されたまま
であり、ゲート回路１０の出力が第２図PTのよ
うに“０”に保持される。したがつて分周段２，
３の動作はそのまま保持される。
“１”になるが、フリツプフロツプ回路８の出力
Ｑは第２図PEのように“０”に保持されたまま
であり、ゲート回路１０の出力が第２図PTのよ
うに“０”に保持される。したがつて分周段２，
３の動作はそのまま保持される。
鳴止めを行うと、アラーム端子６が“０”に反
転し、ゲート回路９の出力が第２図PCのように
“０”に反転し、フリツプフロツプ回路８の出力
Ｑが第２図PEのように“１”に反転する。とこ
ろがこのときゲート回路１０は閉じているため、
ゲート回路１０の出力は“０”に保持されたまま
である。その後の分周段３の出力Q3の立下りに
よつてフリツプフロツプ回路７からの出力Ｑ，Ｑ
がそれぞれ第２図PA，PRのように“０”，“１”
に反転する。そのためアラーム制御回路５からの
アラーム信号が停止してアラーム音が停止する。
またフリツプフロツプ回路８がリセツトされて通
常状態に復帰する。
転し、ゲート回路９の出力が第２図PCのように
“０”に反転し、フリツプフロツプ回路８の出力
Ｑが第２図PEのように“１”に反転する。とこ
ろがこのときゲート回路１０は閉じているため、
ゲート回路１０の出力は“０”に保持されたまま
である。その後の分周段３の出力Q3の立下りに
よつてフリツプフロツプ回路７からの出力Ｑ，Ｑ
がそれぞれ第２図PA，PRのように“０”，“１”
に反転する。そのためアラーム制御回路５からの
アラーム信号が停止してアラーム音が停止する。
またフリツプフロツプ回路８がリセツトされて通
常状態に復帰する。
つぎにテスト動作について説明する。この場合
には、アラーム端子６を一旦“１”にしたのち、
第３図Ａのようにテスト用クロツクパルスを供
給する。このクロツクパルスが“０”の状態で分
周段３の出力Q3からのパルスが立下がらなけれ
ば、フリツプフロツプ回路７の出力Ｑ，Ｑはそれ
ぞれ“１”，“０”に保持され、アラーム制御回路
５からアラーム信号が発生するとともにゲート回
路９から上記クロツクパルスが通過する。このク
ロツクパルスによつてフリツプフロツプ回路８の
出力Ｑが“１”に保持される。そのため上記クロ
ツクパルスが第３図PTのようにゲート回路１０
を通過し、さらにゲート回路１１を通過して分周
段３に供給される。
には、アラーム端子６を一旦“１”にしたのち、
第３図Ａのようにテスト用クロツクパルスを供
給する。このクロツクパルスが“０”の状態で分
周段３の出力Q3からのパルスが立下がらなけれ
ば、フリツプフロツプ回路７の出力Ｑ，Ｑはそれ
ぞれ“１”，“０”に保持され、アラーム制御回路
５からアラーム信号が発生するとともにゲート回
路９から上記クロツクパルスが通過する。このク
ロツクパルスによつてフリツプフロツプ回路８の
出力Ｑが“１”に保持される。そのため上記クロ
ツクパルスが第３図PTのようにゲート回路１０
を通過し、さらにゲート回路１１を通過して分周
段３に供給される。
一方、上記クロツクパルスは分周段２のリセツ
ト端子に供給され、リセツトがかけられる。上記
クロツクパルスの“０”レベルのパルス幅は分周
段２からの出力パルスのパルス幅の１／２より短
く設定しておくことにより、上記クロツクパルス
の周波数によらず、分周段２から出力が発生する
ことはない。
ト端子に供給され、リセツトがかけられる。上記
クロツクパルスの“０”レベルのパルス幅は分周
段２からの出力パルスのパルス幅の１／２より短
く設定しておくことにより、上記クロツクパルス
の周波数によらず、分周段２から出力が発生する
ことはない。
したがつて上記クロツクパルスによつて分周段
３および駆動回路４がテストされる。
３および駆動回路４がテストされる。
またフリツプフロツプ回路７の出力Ｑによつて
アラーム制御回路５が動作し、そのテストも同時
に行われる。
アラーム制御回路５が動作し、そのテストも同時
に行われる。
なお上記の実施例では、機能回路として分周段
およびモータの駆動回路をテストする場合につい
て説明したが、これに限らず、例えばスヌーズ用
のカウンタ等をテストするようにしてもよい。
およびモータの駆動回路をテストする場合につい
て説明したが、これに限らず、例えばスヌーズ用
のカウンタ等をテストするようにしてもよい。
本発明によれば、専用のテスト端子を設けるこ
となく、極めて簡単な構成で機能回路のテストが
行え、集積回路のチツプサイズが小さくてすみコ
ストダウンを図ることができる。しかも同時にア
ラーム音を発生させてアラーム制御回路のテスト
も行うことができる。
となく、極めて簡単な構成で機能回路のテストが
行え、集積回路のチツプサイズが小さくてすみコ
ストダウンを図ることができる。しかも同時にア
ラーム音を発生させてアラーム制御回路のテスト
も行うことができる。
特に、機能回路として分周段をテストする場合
には、分周段の途中段からテスト用クロツクパル
スを供給でき、高速でテストが行えるものであ
る。
には、分周段の途中段からテスト用クロツクパル
スを供給でき、高速でテストが行えるものであ
る。
第１図は本発明の一実施例を示した論理回路
図、第２図および第３図は動作説明のためのタイ
ムチヤートである。 ２，３……分周段、４……駆動回路、５……ア
ラーム制御回路、６……アラーム端子、７，８…
…フリツプフロツプ回路、９，１０，１１……ゲ
ート回路。
図、第２図および第３図は動作説明のためのタイ
ムチヤートである。 ２，３……分周段、４……駆動回路、５……ア
ラーム制御回路、６……アラーム端子、７，８…
…フリツプフロツプ回路、９，１０，１１……ゲ
ート回路。
Claims (1)
- １ 基準周波数信号を分周する分周回路と、この
分周回路からの出力を受けて動作する機能回路
と、アラームスイツチの動作によつて所望の電位
レベルになるアラーム端子と、このアラーム端子
が上記所望の電位レベルになつたときに一出力を
生じるフリツプフロツプ回路と、このフリツプフ
ロツプ回路から上記一出力が生じたときにアラー
ム信号を発生するアラーム制御回路と、上記フリ
ツプフロツプ回路から上記一出力が発生した状態
で上記アラーム端子にテスト用クロツクパルスを
供給することによつて上記分周回路の所望の分周
段をリセツトするとともに上記機能回路に上記テ
スト用クロツクパルスを供給する制御回路とから
なるテスト機能付集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15301786A JPS638587A (ja) | 1986-06-30 | 1986-06-30 | テスト機能付集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15301786A JPS638587A (ja) | 1986-06-30 | 1986-06-30 | テスト機能付集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS638587A JPS638587A (ja) | 1988-01-14 |
| JPH0518395B2 true JPH0518395B2 (ja) | 1993-03-11 |
Family
ID=15553142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15301786A Granted JPS638587A (ja) | 1986-06-30 | 1986-06-30 | テスト機能付集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS638587A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201885A (en) * | 1981-06-08 | 1982-12-10 | Seiko Instr & Electronics Ltd | Electronic circuit |
| JPS58154688A (ja) * | 1982-03-09 | 1983-09-14 | Sanyo Electric Co Ltd | 電子時計用集積回路 |
-
1986
- 1986-06-30 JP JP15301786A patent/JPS638587A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS638587A (ja) | 1988-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0562705B2 (ja) | ||
| US4031448A (en) | Motor driving system and circuit therefor | |
| US4011516A (en) | Frequency correction arrangement | |
| JPS6261911B2 (ja) | ||
| JPS634151B2 (ja) | ||
| US5086441A (en) | Frequency divider circuit | |
| US4801875A (en) | Integrated circuit with frequency dividing test function | |
| JPS6129577B2 (ja) | ||
| JPS638587A (ja) | テスト機能付集積回路 | |
| JP3670067B2 (ja) | 集積回路装置 | |
| GB1214980A (en) | Electronic watch | |
| JPS6148726B2 (ja) | ||
| JPS62285090A (ja) | テスト機能付集積回路 | |
| US4247932A (en) | Electronic timepiece | |
| JPH07244124A (ja) | 集積回路チップ | |
| JPS60113532A (ja) | Ａｄコンバ−タ | |
| JPS635713B2 (ja) | ||
| JPH0158697B2 (ja) | ||
| JPS6252837B2 (ja) | ||
| JPH045037Y2 (ja) | ||
| JPH0125033B2 (ja) | ||
| JP2723741B2 (ja) | 半導体集積回路のクロック発生回路 | |
| JPS6036640B2 (ja) | 交通信号制御装置 | |
| JPS59232394A (ja) | 表示駆動回路 | |
| JPS6239951B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |