JPS638587A - テスト機能付集積回路 - Google Patents
テスト機能付集積回路Info
- Publication number
- JPS638587A JPS638587A JP15301786A JP15301786A JPS638587A JP S638587 A JPS638587 A JP S638587A JP 15301786 A JP15301786 A JP 15301786A JP 15301786 A JP15301786 A JP 15301786A JP S638587 A JPS638587 A JP S638587A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- alarm
- frequency dividing
- clock pulse
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はテスト機能付集積回路に関するものである。
［従来の技術］
例えば水晶時計用の集積回路においては、高い精度と信
頼性が要求される。そのため製造時には、分周回路が正
常に動作するかどうか集積回路の一つ一つをテストする
必要があり、このテストに要する時間が大きな問題とな
る。
頼性が要求される。そのため製造時には、分周回路が正
常に動作するかどうか集積回路の一つ一つをテストする
必要があり、このテストに要する時間が大きな問題とな
る。
従来はこのテストを行うために、集積回路にテスト用の
端子を設け、この端子から分周回路の途中段にテスト用
の高速の外部クロックパルスを供給してテストを行って
いる。このテストの際には前段の分周段を停止させてお
く必要があるため、上記テスト用の端子の他にストップ
用の端子も設けていた。
端子を設け、この端子から分周回路の途中段にテスト用
の高速の外部クロックパルスを供給してテストを行って
いる。このテストの際には前段の分周段を停止させてお
く必要があるため、上記テスト用の端子の他にストップ
用の端子も設けていた。
［発明が解決しようとする問題点］
従来のものでは、テスト用およびストップ用の端子を必
要とし、そのために集積回路のチップサイズが大きくな
り、コストアップにつながるものであった。
要とし、そのために集積回路のチップサイズが大きくな
り、コストアップにつながるものであった。
本発明は、テスト専用の端子を付加することなく機能回
路のテストが行えるようにしたテスト機能付集積回路を
提供するものである。
路のテストが行えるようにしたテスト機能付集積回路を
提供するものである。
［問題を解決するための手段］
本発明は、アラーム端子に外部からテスト用クロックパ
ルスを供給することにより所望の分周段をリセットする
とともに機能回路に上記テスト用クロックパルスを供給
してテストを行うようにしたものである。
ルスを供給することにより所望の分周段をリセットする
とともに機能回路に上記テスト用クロックパルスを供給
してテストを行うようにしたものである。
［実施例］
第１図において、１は発振器、２，３は分周段、４はモ
ータの駆動回路である。この駆動回路４および分周段３
がテストを受ける機能回路を構成するものである。５は
アラーム制御回路で、その入力端子が“１”の間アラー
ム信号を発生するものである。６はアラーム端子、７，
８はフリップフロップ回路、９，１０．１１はゲート回
路である。
ータの駆動回路である。この駆動回路４および分周段３
がテストを受ける機能回路を構成するものである。５は
アラーム制御回路で、その入力端子が“１”の間アラー
ム信号を発生するものである。６はアラーム端子、７，
８はフリップフロップ回路、９，１０．１１はゲート回
路である。
以上の構成において、通常時は、アラーム端子６が“０
”になっており、フリップフロップ回路７の出力Ｑが“
Ｏ”に保持されている。したがってアラーム制御回路５
は不動作状態に保持され、ゲート回路９，１０の出力が
０”に保持されて分周段２が動作し、分周段３からの出
力によって駆動回路４からモータの駆動パルスが発生す
る。
”になっており、フリップフロップ回路７の出力Ｑが“
Ｏ”に保持されている。したがってアラーム制御回路５
は不動作状態に保持され、ゲート回路９，１０の出力が
０”に保持されて分周段２が動作し、分周段３からの出
力によって駆動回路４からモータの駆動パルスが発生す
る。
そしてアラーム時刻にアラームスイッチが動作して第２
図ＡＩのようにアラーム端子６が“１”になると、その
後の分周段３の出力Ｑ３からの出力の立下り（第２図Ｆ
３図示）によってフリップフロップ回路７の出力Ｑ、Ｑ
がそれぞれ第２図Ｐ 、Ｐ のように１’、”０”にな
り、アラＲ −ム制御回路５が動作してアラーム信号が発生する。
図ＡＩのようにアラーム端子６が“１”になると、その
後の分周段３の出力Ｑ３からの出力の立下り（第２図Ｆ
３図示）によってフリップフロップ回路７の出力Ｑ、Ｑ
がそれぞれ第２図Ｐ 、Ｐ のように１’、”０”にな
り、アラＲ −ム制御回路５が動作してアラーム信号が発生する。
一方、ゲート回路９の出力が第２図Ｐ のように１″に
なるが、フリップフロップ回路８の出力Ｑは第２図ＰＨ
のように“０“に保持されたままであり、ゲート回路１
０の出力が第２図Ｐｒのように１０”に保持される。し
たがって分周段２゜３の動作はそのまま保持される。
なるが、フリップフロップ回路８の出力Ｑは第２図ＰＨ
のように“０“に保持されたままであり、ゲート回路１
０の出力が第２図Ｐｒのように１０”に保持される。し
たがって分周段２゜３の動作はそのまま保持される。
鳴止めを行うと、アラーム端子６が“０°に反転し、ゲ
ート回路９の出力が第２図Ｐｃのように“Ｏ“に反転し
、フリップフロップ回路８の出力Ｑが第２図Ｐｐのよう
に“１”に反転する。ところがこのときゲート回路１０
は閉じているため、ゲート回路１０の出力は“０”に保
持されたままである。その後の分周段３の出力Ｑ３の立
下りによってフリップフロップ回路７からの出力Ｑ、
Ｑがそれぞれ第２図Ｐ 、Ｐ のよう・に“０”。
ート回路９の出力が第２図Ｐｃのように“Ｏ“に反転し
、フリップフロップ回路８の出力Ｑが第２図Ｐｐのよう
に“１”に反転する。ところがこのときゲート回路１０
は閉じているため、ゲート回路１０の出力は“０”に保
持されたままである。その後の分周段３の出力Ｑ３の立
下りによってフリップフロップ回路７からの出力Ｑ、
Ｑがそれぞれ第２図Ｐ 、Ｐ のよう・に“０”。
Ｒ
“１”に反転する。そのためアラーム制御回路５からの
アラーム信号が停止してアラーム音が停止する。またフ
リップフロップ回路８がリセットされて通常状態に復帰
する。
アラーム信号が停止してアラーム音が停止する。またフ
リップフロップ回路８がリセットされて通常状態に復帰
する。
つぎにテスト動作について説明する。この場合には、ア
ラーム端子６を一旦′１″にしたのち、第３図ＡＩのよ
うにテスト用クロックパルスを供給する。このクロック
パルスが“Ｏｍの状態で分周段３の出力Ｑ３からのパル
スが立下がらなければ、フリップフロップ回路７の出力
Ｑ、Ｑはそれぞれ“１″、“０”に保持され、アラーム
制御回路５からアラーム信号が発生するとともにゲート
回路９から上記クロックパルスが通過する。このクロッ
クパルスによってフリップフロップ回路８の出力Ｑが“
１”に保持される。そのため上記クロックパルスが第３
図Ｐｒのようにゲート回路１０を通過し、さらにゲート
回路１１を通過して分周段３に供給される。
ラーム端子６を一旦′１″にしたのち、第３図ＡＩのよ
うにテスト用クロックパルスを供給する。このクロック
パルスが“Ｏｍの状態で分周段３の出力Ｑ３からのパル
スが立下がらなければ、フリップフロップ回路７の出力
Ｑ、Ｑはそれぞれ“１″、“０”に保持され、アラーム
制御回路５からアラーム信号が発生するとともにゲート
回路９から上記クロックパルスが通過する。このクロッ
クパルスによってフリップフロップ回路８の出力Ｑが“
１”に保持される。そのため上記クロックパルスが第３
図Ｐｒのようにゲート回路１０を通過し、さらにゲート
回路１１を通過して分周段３に供給される。
一方、上記クロックパルスは分周段２のリセット端子に
供給され、リセットがかけられる。」二足クロックパル
スの“０ルベルのパルス幅は分周段２からの出力パルス
のパルス幅の１／２より短く設定しておくことにより、
上記クロックパルスの周波数によらず、分周段２から出
力が発生することはない。
供給され、リセットがかけられる。」二足クロックパル
スの“０ルベルのパルス幅は分周段２からの出力パルス
のパルス幅の１／２より短く設定しておくことにより、
上記クロックパルスの周波数によらず、分周段２から出
力が発生することはない。
したがって上記クロックパルスによって分周段３および
駆動回路４がテストされる。
駆動回路４がテストされる。
またフリップフロップ回路７の出力Ｑによってアラーム
制′ｒ８日路５が動作し１、そのテストも同時に行われ
る。
制′ｒ８日路５が動作し１、そのテストも同時に行われ
る。
なお上記の実施例では、機能回路として分周段およびモ
ータの駆動回路をテストする場合について説明したが、
これに限らず、例えばスヌーズ用のカウンタ等をテスト
するようにしてもよい。
ータの駆動回路をテストする場合について説明したが、
これに限らず、例えばスヌーズ用のカウンタ等をテスト
するようにしてもよい。
［発明の効果］
本発明によれば、アラーム端子にテスト用クロツクパル
スを供給することにより所望の分周段をリセットすると
ともに機能回路に上記クロックパルスを供給するように
したので、専用のテスト端子を設けることなく機能回路
のテストが行え、集積回路のチップサイズが小さくてす
みコストダウンを図ることができる。
スを供給することにより所望の分周段をリセットすると
ともに機能回路に上記クロックパルスを供給するように
したので、専用のテスト端子を設けることなく機能回路
のテストが行え、集積回路のチップサイズが小さくてす
みコストダウンを図ることができる。
特に、機能回路として分周段をテストする場合には、分
周段の途中段からテスト用クロックパルスを供給でき、
高速でテストが行えるものである。
周段の途中段からテスト用クロックパルスを供給でき、
高速でテストが行えるものである。
第１図は本発明の一実施例を示した論理回路図、第２図
および第３図は動作説明のためのタイムチャートである
。 ２．３・・・分周段 ４・・・駆動回路 ５・・・アラーム制御回路 ６・・・アラーム端子 ７．８・・・フリップフロップ回路 ９．１０．１１・・・ゲート回路 以 上 第１図 第２１・４ ＰＴ□
および第３図は動作説明のためのタイムチャートである
。 ２．３・・・分周段 ４・・・駆動回路 ５・・・アラーム制御回路 ６・・・アラーム端子 ７．８・・・フリップフロップ回路 ９．１０．１１・・・ゲート回路 以 上 第１図 第２１・４ ＰＴ□
Claims (1)
- 基準周波数信号を分周する分周回路と、この分周回路か
らの出力を受けて動作する機能回路と、アラームスイッ
チの動作によって所望の電位レベルになるアラーム端子
と、このアラーム端子が上記所望の電位レベルになった
ときにアラーム信号を発生するアラーム制御回路と、上
記アラーム端子にテスト用クロックパルスを供給するこ
とによって上記分周回路の所望の分周段をリセットする
とともに上記機能回路に上記テスト用クロックパルスを
供給する制御回路とからなるテスト機能付集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15301786A JPS638587A (ja) | 1986-06-30 | 1986-06-30 | テスト機能付集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15301786A JPS638587A (ja) | 1986-06-30 | 1986-06-30 | テスト機能付集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS638587A true JPS638587A (ja) | 1988-01-14 |
| JPH0518395B2 JPH0518395B2 (ja) | 1993-03-11 |
Family
ID=15553142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15301786A Granted JPS638587A (ja) | 1986-06-30 | 1986-06-30 | テスト機能付集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS638587A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201885A (en) * | 1981-06-08 | 1982-12-10 | Seiko Instr & Electronics Ltd | Electronic circuit |
| JPS58154688A (ja) * | 1982-03-09 | 1983-09-14 | Sanyo Electric Co Ltd | 電子時計用集積回路 |
-
1986
- 1986-06-30 JP JP15301786A patent/JPS638587A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201885A (en) * | 1981-06-08 | 1982-12-10 | Seiko Instr & Electronics Ltd | Electronic circuit |
| JPS58154688A (ja) * | 1982-03-09 | 1983-09-14 | Sanyo Electric Co Ltd | 電子時計用集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0518395B2 (ja) | 1993-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0471390A2 (en) | A frequency divider circuit | |
| JPS638587A (ja) | テスト機能付集積回路 | |
| US4801875A (en) | Integrated circuit with frequency dividing test function | |
| US3979681A (en) | System and method for decoding reset signals of a timepiece for providing internal control | |
| GB1214980A (en) | Electronic watch | |
| JPH09184870A (ja) | 集積回路装置 | |
| JPS62285090A (ja) | テスト機能付集積回路 | |
| JP3124912B2 (ja) | タイマ装置 | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPS6252837B2 (ja) | ||
| US4247932A (en) | Electronic timepiece | |
| JPS642229B2 (ja) | ||
| JPS6123835Y2 (ja) | ||
| JPS635713B2 (ja) | ||
| JPH0232595B2 (ja) | ||
| JPH0567949A (ja) | フリツプフロツプ回路 | |
| JPH02180428A (ja) | リセット回路 | |
| JPS6036640B2 (ja) | 交通信号制御装置 | |
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| JPS6126948Y2 (ja) | ||
| JPH03214329A (ja) | 集積回路装置のテスト回路 | |
| JPH0125033B2 (ja) | ||
| JPH01192215A (ja) | 半導体集積論理回路 | |
| JPH03165617A (ja) | 初期時クロック発生回路 | |
| JPS6157881A (ja) | 時計ｉｃにおけるテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |