JPH05188401A - 大型薄膜トランジスタ（ＴＦＴ）液晶ディスプレイパネル（ＬＣＤ ｐａｎｅｌ）の製造方法 - Google Patents
大型薄膜トランジスタ（ＴＦＴ）液晶ディスプレイパネル（ＬＣＤ ｐａｎｅｌ）の製造方法Info
- Publication number
- JPH05188401A JPH05188401A JP16459592A JP16459592A JPH05188401A JP H05188401 A JPH05188401 A JP H05188401A JP 16459592 A JP16459592 A JP 16459592A JP 16459592 A JP16459592 A JP 16459592A JP H05188401 A JPH05188401 A JP H05188401A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- liquid crystal
- drain
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】大型化に従う収率低下を防止する。また、ゲー
トバス線の抵抗を小さくすると共に、ゲート絶縁膜又は
配線交差部からの配線間の短絡を最少化する。 【構成】ポリイミド支持台（３３）上に単位薄膜トラン
ジスタパネルを製造する工程と、ガラス基板（１７）上
に単位薄膜トランジスタパネルを行列に整列固定した
後、接合される上記単位薄膜トランジスタパネルの端部
分のドレインバス線とゲートバス線同士をインクジェッ
ト方法により電気的連結をして接合する工程とを含む。
単位薄膜トランジスタパネルは、Ｃｒ／Ｃｕ／Ｃｒ３層
のゲート金属を形成して、ポリイミド薄膜の上・下部面
に、各々ゲートバス線とドレインバス線を形成し、ブァ
イアホール工程によりドレインパットとドレインバス線
を連結する。
トバス線の抵抗を小さくすると共に、ゲート絶縁膜又は
配線交差部からの配線間の短絡を最少化する。 【構成】ポリイミド支持台（３３）上に単位薄膜トラン
ジスタパネルを製造する工程と、ガラス基板（１７）上
に単位薄膜トランジスタパネルを行列に整列固定した
後、接合される上記単位薄膜トランジスタパネルの端部
分のドレインバス線とゲートバス線同士をインクジェッ
ト方法により電気的連結をして接合する工程とを含む。
単位薄膜トランジスタパネルは、Ｃｒ／Ｃｕ／Ｃｒ３層
のゲート金属を形成して、ポリイミド薄膜の上・下部面
に、各々ゲートバス線とドレインバス線を形成し、ブァ
イアホール工程によりドレインパットとドレインバス線
を連結する。
Description
【０００１】
【産業上の利用分野】この発明は、大型薄膜トランジス
タ液晶ディスプレイパネル（ＬｉｑｕｉｄＣｒｙｓｔａ
ｌ Ｄｉｓｐｌａｙ ｐａｎｅｌ）の製造方法に関し、
更に詳しくは、５〜１５インチ（ｉｎｃｈ）のポリイミ
ド（ｐｏｌｙｉｍｉｄｅ）基板上下面を利用し薄膜トラ
ンジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏ
ｒ：ＴＦＴ）アレイ（ＡＲＲＡＹ）を形成し、単位液晶
ディスプレイパネルを製造し、此れらを行列（ｍａｔｒ
ｉｘ）に接合させることにより、単位液晶ディスプレイ
パネルの収率を保持しながら、２０〜６０インチの大型
薄膜トランジスタ液晶ディスプレイパネルを製造する方
法に関するものである。
タ液晶ディスプレイパネル（ＬｉｑｕｉｄＣｒｙｓｔａ
ｌ Ｄｉｓｐｌａｙ ｐａｎｅｌ）の製造方法に関し、
更に詳しくは、５〜１５インチ（ｉｎｃｈ）のポリイミ
ド（ｐｏｌｙｉｍｉｄｅ）基板上下面を利用し薄膜トラ
ンジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏ
ｒ：ＴＦＴ）アレイ（ＡＲＲＡＹ）を形成し、単位液晶
ディスプレイパネルを製造し、此れらを行列（ｍａｔｒ
ｉｘ）に接合させることにより、単位液晶ディスプレイ
パネルの収率を保持しながら、２０〜６０インチの大型
薄膜トランジスタ液晶ディスプレイパネルを製造する方
法に関するものである。
【０００２】
【従来の技術】通常の液晶ディスプレイパネルの製造方
法は、単一ガラス基板上に、半導体製造工程を利用し
て、薄膜トランジスタ素子工程と垂直な方向に、ゲート
とドレインバス線の配線工程を遂行し、インバート−ス
タッガード（ｉｎｖｅｒｔｅｄ−ｓｔａｇｇｅｒｅｄ）
構造の薄膜トランジスタがアレイ形態に相互電気的に連
結されるようにする。通常の大型薄膜トランジスタ液晶
ディスプレイパネルの金属膜、半導体層、絶縁層等を形
成する単位工程は、数千Åの微細パターンを形成する工
程である。
法は、単一ガラス基板上に、半導体製造工程を利用し
て、薄膜トランジスタ素子工程と垂直な方向に、ゲート
とドレインバス線の配線工程を遂行し、インバート−ス
タッガード（ｉｎｖｅｒｔｅｄ−ｓｔａｇｇｅｒｅｄ）
構造の薄膜トランジスタがアレイ形態に相互電気的に連
結されるようにする。通常の大型薄膜トランジスタ液晶
ディスプレイパネルの金属膜、半導体層、絶縁層等を形
成する単位工程は、数千Åの微細パターンを形成する工
程である。
【０００３】従って、ゲート電極及びゲート配線でＡｌ
を使用する場合、ヒルロック（ｈｉｌｌｏｃｋ）等の結
合により、ゲート絶縁膜又は配線交差部の配線間に短絡
による不良率が高くなり、製品の収率が低下し、生産費
が高くなる。
を使用する場合、ヒルロック（ｈｉｌｌｏｃｋ）等の結
合により、ゲート絶縁膜又は配線交差部の配線間に短絡
による不良率が高くなり、製品の収率が低下し、生産費
が高くなる。
【０００４】此の様な問題を解決するため、ゲート金属
でＡｌを使用するが、上記ゲート金属を両極酸化させ、
低抵抗のＡｌによるゲート遅延を短縮させ、両極酸化さ
れた酸化アルミニウム（Ａｌ2Ｏ3）と共に非晶質窒化珪
素（ＳｉＮX）が２層の絶縁層を形成されるようにする
事により、２０〜４０インチの大型薄膜トランジスタ液
晶ディスプレイパネルの収率が或る程度改善される。
でＡｌを使用するが、上記ゲート金属を両極酸化させ、
低抵抗のＡｌによるゲート遅延を短縮させ、両極酸化さ
れた酸化アルミニウム（Ａｌ2Ｏ3）と共に非晶質窒化珪
素（ＳｉＮX）が２層の絶縁層を形成されるようにする
事により、２０〜４０インチの大型薄膜トランジスタ液
晶ディスプレイパネルの収率が或る程度改善される。
【０００５】
【発明が解決しようとする課題】けれど、Ａｌゲート金
属の抵抗が依然として高く、４０インチ以上の大型薄膜
トランジスタパネルを具現する場合に、ゲートの伝搬遅
延のため、高鮮明画質を得るのに多くの問題がある。
属の抵抗が依然として高く、４０インチ以上の大型薄膜
トランジスタパネルを具現する場合に、ゲートの伝搬遅
延のため、高鮮明画質を得るのに多くの問題がある。
【０００６】亦、４０インチ以上の大型パネルを１個の
ガラス基板上に具現する時、収率面で多くの制約があ
る。
ガラス基板上に具現する時、収率面で多くの制約があ
る。
【０００７】上記の如く、従来の薄膜トランジスタ液晶
ディスプレイパネルの製造方法は、大型パネルを製造す
る場合、薄膜トランジスタのゲートバス線の抵抗が大き
くなり、線結合による収率が急激に低下するという問題
点を持っている。
ディスプレイパネルの製造方法は、大型パネルを製造す
る場合、薄膜トランジスタのゲートバス線の抵抗が大き
くなり、線結合による収率が急激に低下するという問題
点を持っている。
【０００８】本発明の目的は、薄膜トランジスタ液晶デ
ィスプレイパネルのゲートバス線の高抵抗によるゲート
伝搬遅延を縮め、薄膜トランジスタ製造工程においてよ
く発生する配線間の短絡を防止し、大型液晶ディスプレ
イの収率を高くするための製造方法を提供する事であ
る。
ィスプレイパネルのゲートバス線の高抵抗によるゲート
伝搬遅延を縮め、薄膜トランジスタ製造工程においてよ
く発生する配線間の短絡を防止し、大型液晶ディスプレ
イの収率を高くするための製造方法を提供する事であ
る。
【０００９】
【課題を解決するための手段】本発明は、ゲート金属で
Ｃｒ／Ｃｕ／Ｃｒ３層を形成し、ゲートバス線の抵抗を
縮め、ポリイミド基板の上・下面に各々薄膜トランジス
タ及びゲートバス線とドレインバス線を形成し、ブァイ
アホール（Ｖｉａ ｈｏｌｅ）工程によりドレインパッ
ドとドレインバス線を連結する事により、ゲート絶縁膜
又は配線交差部からの配線間の短絡を最少化にする。
Ｃｒ／Ｃｕ／Ｃｒ３層を形成し、ゲートバス線の抵抗を
縮め、ポリイミド基板の上・下面に各々薄膜トランジス
タ及びゲートバス線とドレインバス線を形成し、ブァイ
アホール（Ｖｉａ ｈｏｌｅ）工程によりドレインパッ
ドとドレインバス線を連結する事により、ゲート絶縁膜
又は配線交差部からの配線間の短絡を最少化にする。
【００１０】又、薄膜トランジスタパネルが周期的に反
復されるアレイである点を考慮し、現在収率が高い５〜
１５インチのポリイミド基板上にトランジスタパネルを
完成した後、それを単位パネルにして、ガラス基板上に
行・列にその単位パネルを接合するが、単位パネル相互
間接合すべき端部分のドレインとゲートのバス線をイン
クジェット（ｉｎｋ ｊｅｃｔ）方式により電気的に連
結し、パネルサイズを倍数に拡張させる事により、大型
化に従う収率低下を防止する。
復されるアレイである点を考慮し、現在収率が高い５〜
１５インチのポリイミド基板上にトランジスタパネルを
完成した後、それを単位パネルにして、ガラス基板上に
行・列にその単位パネルを接合するが、単位パネル相互
間接合すべき端部分のドレインとゲートのバス線をイン
クジェット（ｉｎｋ ｊｅｃｔ）方式により電気的に連
結し、パネルサイズを倍数に拡張させる事により、大型
化に従う収率低下を防止する。
【００１１】
【実施例】以下、添付された図面により本発明を詳細に
説明する。
説明する。
【００１２】図１は、ポリイミド支持台を示す。
【００１３】本発明は、ゲート金属蒸着前にポリイミド
膜を均一に支持台（ｆｉｘｔｕｒｅ）へ密着させるた
め、テフロンで作った断面が正方形の０リング（３２）
と、原形の帽子につばが付けられているような形で直径
が５〜１５インチポリイミド膜支持台（３３）で構成す
るよう特殊製作された支持台を使用する。
膜を均一に支持台（ｆｉｘｔｕｒｅ）へ密着させるた
め、テフロンで作った断面が正方形の０リング（３２）
と、原形の帽子につばが付けられているような形で直径
が５〜１５インチポリイミド膜支持台（３３）で構成す
るよう特殊製作された支持台を使用する。
【００１４】その支持台は、金属蒸着工程と共にフォト
レジスタ工程ではスピナの真空チャックに装着され、光
食刻法（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程では
ステッパに装着されるよう設計された。
レジスタ工程ではスピナの真空チャックに装着され、光
食刻法（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程では
ステッパに装着されるよう設計された。
【００１５】図２から図１０は、本発明を実現するため
ディスプレイパネル薄膜トランジスタの製造工程を示
す。
ディスプレイパネル薄膜トランジスタの製造工程を示
す。
【００１６】添付された図面により、本発明の実施例と
しての大型薄膜トランジスタ液晶ディスプレイパネルの
製造方法を、次のように説明する。
しての大型薄膜トランジスタ液晶ディスプレイパネルの
製造方法を、次のように説明する。
【００１７】（第１工程）図２は、３層のゲート金属を
蒸着した後、ゲート電極及びゲートバス線を形成する工
程を示す。
蒸着した後、ゲート電極及びゲートバス線を形成する工
程を示す。
【００１８】先ず、ゲート電極及びゲートバス線を形成
するため、ＤＣスパッタリング（ｓｐｕｔｔｅｒｉｎ
ｇ）方法により、ポリイミド基板（１）上に１００〜２
００Å厚の第１クロム（Ｃｒ）薄膜（２）を蒸着し、上
記クロム薄膜（２）上に１０００〜２０００Å厚の銅
（Ｃｕ）薄膜（３）を蒸着後、再び、１００〜２００Å
厚の第２クロム薄膜（４）を蒸着する。
するため、ＤＣスパッタリング（ｓｐｕｔｔｅｒｉｎ
ｇ）方法により、ポリイミド基板（１）上に１００〜２
００Å厚の第１クロム（Ｃｒ）薄膜（２）を蒸着し、上
記クロム薄膜（２）上に１０００〜２０００Å厚の銅
（Ｃｕ）薄膜（３）を蒸着後、再び、１００〜２００Å
厚の第２クロム薄膜（４）を蒸着する。
【００１９】此の時、基板としてポリイミド膜を使用す
る理由は、耐熱性が良く、透明であり、後で行なうべき
単位薄膜トランジスタの接合工程に於いて有利であるた
め、Ｄｉｒｐｏｕｔ社のｋａｐｔｏｎ膜又はｕｐｌｅｘ
膜を使用する。
る理由は、耐熱性が良く、透明であり、後で行なうべき
単位薄膜トランジスタの接合工程に於いて有利であるた
め、Ｄｉｒｐｏｕｔ社のｋａｐｔｏｎ膜又はｕｐｌｅｘ
膜を使用する。
【００２０】第１クロム薄膜（２）は、ポリイミド基板
（１）と銅薄膜（３）の接着力を良くする役割をし、銅
薄膜（３）は、ゲート金属でＡｌを使用する場合より
も、ゲートパルス伝搬遅延を改善する事が出来る．又、
第２クロム薄膜（４）は、銅薄膜（３）とゲート絶縁層
である窒化珪素層との反応を防ぐ障壁役割を行い、安定
された界面を保持するため、ゲート金属でＡｌを使用す
るより、ヒルロック（ｈｉｌｌｏｃｋ）等による欠点を
少なくする。このため、パネル製作時収率を向上する事
が出来る。
（１）と銅薄膜（３）の接着力を良くする役割をし、銅
薄膜（３）は、ゲート金属でＡｌを使用する場合より
も、ゲートパルス伝搬遅延を改善する事が出来る．又、
第２クロム薄膜（４）は、銅薄膜（３）とゲート絶縁層
である窒化珪素層との反応を防ぐ障壁役割を行い、安定
された界面を保持するため、ゲート金属でＡｌを使用す
るより、ヒルロック（ｈｉｌｌｏｃｋ）等による欠点を
少なくする。このため、パネル製作時収率を向上する事
が出来る。
【００２１】上記の如く、３層のゲート金属の蒸着が完
了したら、続いて、フォトレジスタ（５）をマスクとし
て、ゲート領域を定義した後、ゲート電極を形成する。
了したら、続いて、フォトレジスタ（５）をマスクとし
て、ゲート領域を定義した後、ゲート電極を形成する。
【００２２】此の時、クロム薄膜（２，４）を食刻する
場合は、腐食液として、ＫＭｎＯＨ：ＮａＯＨ（ｌ：
１）溶液を使用し、銅薄膜（３）を食刻する場合は、腐
食液として、３０％ＦｅＣｌ3 溶液を使用する。
場合は、腐食液として、ＫＭｎＯＨ：ＮａＯＨ（ｌ：
１）溶液を使用し、銅薄膜（３）を食刻する場合は、腐
食液として、３０％ＦｅＣｌ3 溶液を使用する。
【００２３】（第２工程）図３は、ゲート絶縁層を蒸着
する工程を示す。
する工程を示す。
【００２４】ＰＥＣＶＤ方法により、非晶質窒化珪素
（ＳｉＮX）を約３０００Å厚で蒸着し、ゲート絶縁層
（６）を形成させる。
（ＳｉＮX）を約３０００Å厚で蒸着し、ゲート絶縁層
（６）を形成させる。
【００２５】（第３工程）図４は、半導体層を形成する
工程を示したもので、非晶質シリコン（ａｍｏｒｐｈｏ
ｕｓ ｓｉｌｉｃｏｎ）をＰＥＣＶＤ方法により、１２
００〜１５００Åの厚に蒸着し、半導体層（７）を形成
させる。
工程を示したもので、非晶質シリコン（ａｍｏｒｐｈｏ
ｕｓ ｓｉｌｉｃｏｎ）をＰＥＣＶＤ方法により、１２
００〜１５００Åの厚に蒸着し、半導体層（７）を形成
させる。
【００２６】（第４工程）図５は、エッチングストッパ
（ｅｔｃｈｉｎｇ ｓｔｏｐｐｅｒ）形成工程を示す。
（ｅｔｃｈｉｎｇ ｓｔｏｐｐｅｒ）形成工程を示す。
【００２７】先ず、今後遂行されるｎ+層の食刻工程に
おいて、半導体層（７）の損傷を防止するため、ＰＥＣ
ＶＤ方法で約３００Åの厚に非晶質窒化珪素（８）を蒸
着させる。
おいて、半導体層（７）の損傷を防止するため、ＰＥＣ
ＶＤ方法で約３００Åの厚に非晶質窒化珪素（８）を蒸
着させる。
【００２８】引き続き、フォトレジスタ（９）をマスク
として、ソースとドレイン部分をドライエッチング（ｄ
ｒｙ ｅｔｃｈｉｎｇ）法で食刻する。
として、ソースとドレイン部分をドライエッチング（ｄ
ｒｙ ｅｔｃｈｉｎｇ）法で食刻する。
【００２９】此の時、使用されるガス計は、ＣＦ4＋Ｏ2
である。
である。
【００３０】（第５工程）図６は、チャネル層を形成す
る工程を示す。
る工程を示す。
【００３１】フォトレジスタ（１０）をマスクとして、
半導体層（７）をドライエッチング法により食刻し、チ
ャネル層（７ａ）を形成させる。
半導体層（７）をドライエッチング法により食刻し、チ
ャネル層（７ａ）を形成させる。
【００３２】此の時使用されるガス計は、ＣＦ4＋Ｏ2で
ある。
ある。
【００３３】（第６工程）図７は、ソースとドレインの
オーム接触（Ｏｈｍｉｃ Ｃｏｎｔａｃｔ）のため、ｎ
+層を蒸着後、ソースとドレインの間を食刻する工程を
示す。
オーム接触（Ｏｈｍｉｃ Ｃｏｎｔａｃｔ）のため、ｎ
+層を蒸着後、ソースとドレインの間を食刻する工程を
示す。
【００３４】ソースとドレインのオーム接触のため、Ｐ
ＥＣＶＤ方法により約３００Å厚にｎ+層（１１）を蒸
着する。
ＥＣＶＤ方法により約３００Å厚にｎ+層（１１）を蒸
着する。
【００３５】引き続き、フォトレジスタ（１２）をマス
クとして、ドライエッチング法により、ソースとドレイ
ン間を食刻する。
クとして、ドライエッチング法により、ソースとドレイ
ン間を食刻する。
【００３６】此の時使用されるガス計は、ＣＦ4＋Ｏ2で
ある。
ある。
【００３７】（第７工程）図８は、透明電極（ＩＴＯ）
形成工程を示す。
形成工程を示す。
【００３８】先ず、スパッタリング方法で、１５００〜
２０００Åの厚に、ＩＴＯを蒸着する。
２０００Åの厚に、ＩＴＯを蒸着する。
【００３９】引き続き、フォトレジスタ（１４）をマス
クとして、透明電極（１３）を定義した後、ドライエッ
チング法により、透明電極を形成する。
クとして、透明電極（１３）を定義した後、ドライエッ
チング法により、透明電極を形成する。
【００４０】此の時使用されるガス計は、ＣＨ2ＯＨ＋
ＨＮＯ3である。
ＨＮＯ3である。
【００４１】（第８工程）図９は、ソース電極とドレイ
ン電極を形成する工程を示す。
ン電極を形成する工程を示す。
【００４２】スパッタリング方法で、Ａｌ薄膜（１５）
を３０００〜５０００Åの厚に蒸着する。
を３０００〜５０００Åの厚に蒸着する。
【００４３】引き続き、フォトレジスタ（１６）をマス
クとして、ソース電極とドレイン電極を定義した後、食
刻する。
クとして、ソース電極とドレイン電極を定義した後、食
刻する。
【００４４】此の時使用される腐食液は、Ｈ3ＰＯ4＋Ｈ
ＮＯ3溶液である。
ＮＯ3溶液である。
【００４５】（第９工程）薄膜トランジスタの各ドレイ
ンパッド（図１３の２６）毎に、ＲＩＥ方法でブァイア
ホール（Ｖｉａｈｏｌｅ）工程を実施し、ブァイア（Ｖ
ｉａ）（図１３の２５）を、ポリイミド基板（１）を貫
通し下部面に到達出来るようにした後、無電解メッキ法
でブァイア（Ｖｉａ）を埋め、ポリイミド基板（１）の
下部面では隣接薄膜トランジスタが相互連結されるよ
う、３０００〜５０００Å厚のＡｌで、ドレインバス配
線（図１３の２４）を定義する。
ンパッド（図１３の２６）毎に、ＲＩＥ方法でブァイア
ホール（Ｖｉａｈｏｌｅ）工程を実施し、ブァイア（Ｖ
ｉａ）（図１３の２５）を、ポリイミド基板（１）を貫
通し下部面に到達出来るようにした後、無電解メッキ法
でブァイア（Ｖｉａ）を埋め、ポリイミド基板（１）の
下部面では隣接薄膜トランジスタが相互連結されるよ
う、３０００〜５０００Å厚のＡｌで、ドレインバス配
線（図１３の２４）を定義する。
【００４６】此の時、ブァイアの直径は、２５〜５０μ
ｍ、そのブァイアを埋める物質として、銅を使用する。
ｍ、そのブァイアを埋める物質として、銅を使用する。
【００４７】（第１０工程）図１０に示した如く、不動
態化（ｐａｓｓｉｖａｔｉｏｎ）のため、ＰＥＣＶＤ方
法により、非晶質窒化珪素を約５０００Åの厚に蒸着に
より不動態化膜（３１）を形成し、薄膜トランジスタを
完成する。
態化（ｐａｓｓｉｖａｔｉｏｎ）のため、ＰＥＣＶＤ方
法により、非晶質窒化珪素を約５０００Åの厚に蒸着に
より不動態化膜（３１）を形成し、薄膜トランジスタを
完成する。
【００４８】（第１１工程）上記不動態化工程が完了す
れば、トランジスタパネルの整列のため、欲する単位パ
ネルの大きさに切る。
れば、トランジスタパネルの整列のため、欲する単位パ
ネルの大きさに切る。
【００４９】図１１は、上記工程から完成された５〜１
５インチの単位液晶ディスプレイパネル４個を行列に整
列し、固定され各々のゲートとドレインバス線をインク
ジェット方式により電気的に連結する事により、倍数的
に拡張された１０〜３０インチの薄膜トランジスタ液晶
ディスプレイパネルの実施例に対する概略図を示す。
５インチの単位液晶ディスプレイパネル４個を行列に整
列し、固定され各々のゲートとドレインバス線をインク
ジェット方式により電気的に連結する事により、倍数的
に拡張された１０〜３０インチの薄膜トランジスタ液晶
ディスプレイパネルの実施例に対する概略図を示す。
【００５０】単位パネルを行列に４×４個を接合した
ら、２０〜６０インチの大型薄膜トランジスタ液晶ディ
スプレイパネルを製造することが出来る。
ら、２０〜６０インチの大型薄膜トランジスタ液晶ディ
スプレイパネルを製造することが出来る。
【００５１】（第１２工程）図１２は、ガラス基板（１
７）上に単位パネルを整列した後、エポキシ（ｅｐｏｘ
ｙ）（１８）で固定し、接合する工程を示す。
７）上に単位パネルを整列した後、エポキシ（ｅｐｏｘ
ｙ）（１８）で固定し、接合する工程を示す。
【００５２】此の時、単位パネル間の空き空間（２２）
に、インクジェット方式により、マスク無く、ポリイミ
ドを線幅１０〜５０μｍに埋める事により、平坦化され
る。
に、インクジェット方式により、マスク無く、ポリイミ
ドを線幅１０〜５０μｍに埋める事により、平坦化され
る。
【００５３】（第１３工程）ゲートバス線（２１）間の
配線工程により、単位パネル相互間接続される端部分の
不動態化膜を除去し、ゲートバス線（２１）が露出され
るようにした後、インクジェット方式により、ゲートバ
ス接合部（２３）を形成し、各単位パネルの各ゲートバ
ス線を連結する。此の時、ゲートバス接合部（２３）の
配線金属は、銅であり、配線幅は１０〜３０μｍであ
る。配線が完了された後、線間連結が、信頼性のため、
インクジェット方法により、ポリイミドを使用し、不動
態化膜（２９）を塗布する。
配線工程により、単位パネル相互間接続される端部分の
不動態化膜を除去し、ゲートバス線（２１）が露出され
るようにした後、インクジェット方式により、ゲートバ
ス接合部（２３）を形成し、各単位パネルの各ゲートバ
ス線を連結する。此の時、ゲートバス接合部（２３）の
配線金属は、銅であり、配線幅は１０〜３０μｍであ
る。配線が完了された後、線間連結が、信頼性のため、
インクジェット方法により、ポリイミドを使用し、不動
態化膜（２９）を塗布する。
【００５４】此の時、配線幅は、２０〜６０μｍであ
る。
る。
【００５５】（第１４工程）図１３は、ドレインバス線
（２４）間の配線工程を示したもので、単位パネルの接
続される端部分の不動態化膜を除去し、ドレインバス線
（２４）を露出された後、インクジェット方法によりド
レインバス接合部（２７）を形成する。
（２４）間の配線工程を示したもので、単位パネルの接
続される端部分の不動態化膜を除去し、ドレインバス線
（２４）を露出された後、インクジェット方法によりド
レインバス接合部（２７）を形成する。
【００５６】此の時、工程条件は、上記ゲートバス線間
の配線工程と同一である。
の配線工程と同一である。
【００５７】以上に示した実施例は、本発明の一例に過
ぎず、本発明は、この実施例に限定されるものではな
い。
ぎず、本発明は、この実施例に限定されるものではな
い。
【００５８】
【発明の効果】上記の如く、本発明は、透明なポリイミ
ド基板両面を利用し、薄膜トランジスタパネルを具現
し、ポリイミド基板下部面は、ブァイアホール方法によ
り本ドレインパットと連結されたドレインバス線を形成
し、上面にゲートバス線を形成させることにより、従来
の液晶ディスプレイパネルから発生される電気的短絡の
問題を解決する事が出来る。また、３層でゲート金属を
形成する事により、ゲート伝搬遅延を最少化し、収率が
高い５〜１５インチの薄膜トランジスタパネルを単位パ
ネルにし、ガラス基板上に行列に整列固定した後、単位
パネル間の端部分のドレインとゲートバス線をインクジ
ェット方式により電気的に連結する事により、小型（５
〜１５インチ）パネルの収率を保持しながら、大型（２
０〜６０インチ）液晶ディスプレイパネルを製造出来
る。
ド基板両面を利用し、薄膜トランジスタパネルを具現
し、ポリイミド基板下部面は、ブァイアホール方法によ
り本ドレインパットと連結されたドレインバス線を形成
し、上面にゲートバス線を形成させることにより、従来
の液晶ディスプレイパネルから発生される電気的短絡の
問題を解決する事が出来る。また、３層でゲート金属を
形成する事により、ゲート伝搬遅延を最少化し、収率が
高い５〜１５インチの薄膜トランジスタパネルを単位パ
ネルにし、ガラス基板上に行列に整列固定した後、単位
パネル間の端部分のドレインとゲートバス線をインクジ
ェット方式により電気的に連結する事により、小型（５
〜１５インチ）パネルの収率を保持しながら、大型（２
０〜６０インチ）液晶ディスプレイパネルを製造出来
る。
【図１】ポリイミド支持台（ｐｏｌｙｉｍｉｄｅ ｆｉ
ｘｔｕｒｅ）の断面図。
ｘｔｕｒｅ）の断面図。
【図２】本発明を実現するための液晶ディスプレイパネ
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第１工程を
示す断面図。
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第１工程を
示す断面図。
【図３】本発明を実現するための液晶ディスプレイパネ
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第２工程を
示す断面図。
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第２工程を
示す断面図。
【図４】本発明を実現するための液晶ディスプレイパネ
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第３工程を
示す断面図。
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第３工程を
示す断面図。
【図５】本発明を実現するための液晶ディスプレイパネ
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第４工程を
示す断面図。
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第４工程を
示す断面図。
【図６】本発明を実現するための液晶ディスプレイパネ
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第５工程を
示す断面図。
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第５工程を
示す断面図。
【図７】本発明を実現するための液晶ディスプレイパネ
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第６工程を
示す断面図。
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第６工程を
示す断面図。
【図８】本発明を実現するための液晶ディスプレイパネ
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第７工程を
示す断面図。
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第７工程を
示す断面図。
【図９】本発明を実現するための液晶ディスプレイパネ
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第８工程を
示す断面図。
ル薄膜トランジスタ（ＴＦＴ）の製造工程の第８工程を
示す断面図。
【図１０】本発明を実現するための液晶ディスプレイパ
ネル薄膜トランジスタ（ＴＦＴ）の製造工程の第１０工
程を示す断面図。
ネル薄膜トランジスタ（ＴＦＴ）の製造工程の第１０工
程を示す断面図。
【図１１】図示された製造工程により製造された４個の
単位薄膜トランジスタパネルで構成された本発明の大型
液晶ディスプレイパネルの概略図。
単位薄膜トランジスタパネルで構成された本発明の大型
液晶ディスプレイパネルの概略図。
【図１２】本発明の単位薄膜トランジスタのパネルの各
ゲート配線を連結する工程を示す断面図。
ゲート配線を連結する工程を示す断面図。
【図１３】本発明の単位薄膜トランジスタのパネルの各
ドレイン配線を連結する工程を示す断面図。
ドレイン配線を連結する工程を示す断面図。
１ ポリイミド基板 ２，４ 金属クロム ３ 金属銅 ６ ゲート絶縁層（非晶質窒化珪素膜） ７ 半導体層（非晶質シリコン） ８ エッチングストッパ（ｅｔｃｈｉｎｇ ｓｔｏｐ
ｐｅｒ） １１ ｎ+層 １３ 透明電極（ＩＴＯ） １５ 金属Ａｌ １７ ガラス基板 ５，９，１０，１２，１４，１６ フォトレジスト １８ 接着剤 １９，２４ ドレインバス線 ２２ ポリイミド（ｐｏｌｙｉｍｉｄｅ） ２１，２８ ゲートバス線 ２３ ゲートバス接合 ２５ ドレインブァイア（ｄｒａｉｎ ｖｉａ） ２６ ドレインパッド ２７ ドレインバス接合 ２９，３０，３１ 不動態化（ｐａｓｓｉｖａｔｉｏ
ｎ）膜 ３２ テフロンＯリング ３３ ポリイミド支持台（ｐｌａｙｉｍｉｄｅ ｆｉ
ｘｔｕｒｅ）
ｐｅｒ） １１ ｎ+層 １３ 透明電極（ＩＴＯ） １５ 金属Ａｌ １７ ガラス基板 ５，９，１０，１２，１４，１６ フォトレジスト １８ 接着剤 １９，２４ ドレインバス線 ２２ ポリイミド（ｐｏｌｙｉｍｉｄｅ） ２１，２８ ゲートバス線 ２３ ゲートバス接合 ２５ ドレインブァイア（ｄｒａｉｎ ｖｉａ） ２６ ドレインパッド ２７ ドレインバス接合 ２９，３０，３１ 不動態化（ｐａｓｓｉｖａｔｉｏ
ｎ）膜 ３２ テフロンＯリング ３３ ポリイミド支持台（ｐｌａｙｉｍｉｄｅ ｆｉ
ｘｔｕｒｅ）
フロントページの続き (72)発明者 朴 ▲哲▼淳 大韓民国大田直轄市儒城区道龍洞宇城アパ ート102−203 (72)発明者 朴 亨茂 大韓民国大田直轄市西区桃馬２洞京南アパ ート108−601
Claims (7)
- 【請求項１】ポリイミド支持台（３３）上に単位薄膜ト
ランジスタパネルを製造する工程と、 ガラス基板（１７）上に単位薄膜トランジスタパネルを
行列に整列固定した後、接合される上記単位薄膜トラン
ジスタパネルの端部分のドレインバス線とゲートバス線
同士をインクジェット方法により電気的連結をして接合
する工程とを含むことを特徴とする大型薄膜トランジス
タ液晶ディスプレイパネルの製造方法。 - 【請求項２】請求項１において、単位薄膜トランジスタ
パネルを製造する工程は、 ポリイミド基板（１）上に３層（２,３,４）のゲート金
属を蒸着した後、ゲート電極及びゲートバス線を形成す
る第１工程と、 ゲート絶縁層（６）を蒸着する第２工程と、 半導体層（７）を形成する第３工程と、 上記半導体層（７）の損傷を防止するため、エッチング
ストッパを形成する第４工程と、 チャネル層（７ａ）を形成する第５工程と、 ソースとドレインのオーム接触のためｎ+層を蒸着した
後、上記ソースとドレイン間を食刻する第６工程と、 透明電極（ＩＴＯ）を形成する第７工程と、 ソース電極とドレイン電極を形成する第８工程と、 薄膜トランジスタのドレインバス線を形成する第９工程
と、 ＰＥＣＶＤ方法により不動態化膜（３１）を形成する第
１０工程とにより構成されることを特徴とする大型薄膜
トランジスタ液晶ディスプレイパネルの製造方法。 - 【請求項３】請求項１において、単位薄膜トランジスタ
パネルを大型薄膜トランジスタ液晶ディスプレイパネル
で接合する工程は、ガラス基板（７）上に上記単位薄膜
トランジスタパネルを整列した後、エポキシで固定し、
インクジェット方法により、マスク無しポリイミドを線
幅１０〜５０μｍに埋めることにより平坦化することを
特徴とする大型薄膜トランジスタ液晶ディスプレイパネ
ルの製造方法。 - 【請求項４】請求項１において、行列方向に配列された
単位薄膜トランジスタパネルのゲートバス線とドレイン
バス線をインクジェット方法により電気的に連結する工
程は、配線物質として銅を使用し、配線幅が１０〜３０
μｍであることを特徴とする大型薄膜トランジスタ液晶
ディスプレイパネルの製造方法。 - 【請求項５】請求項１において、上記連結されたドレイ
ンバス線とゲートバス線の信頼性を向上するため不動態
化膜（２９）は、ポリイミドを使用し、配線幅が２０〜
６０μｍであることを特徴とする大型薄膜トランジスタ
液晶ディスプレイパネルの製造方法。 - 【請求項６】請求項２において、３層のゲート金属は、
第１クロム薄膜（２）、銅薄膜（３）及び第２クロム薄
膜（４）で構成され、 上記第１クロム薄膜（２）の厚さは１００〜２００Å、
上記銅薄膜（３）の厚さは１０００〜２０００Åであ
り、 上記第２クロム薄膜（４）の厚さは１００〜２００Åで
あることを特徴とする大型薄膜トランジスタ液晶ディス
プレイパネルの製造方法。 - 【請求項７】請求項２において、薄膜トランジスタのド
レインバス線を形成する工程は、各ドレインパット毎
に、ＲＩＥ方法によりブァイアホール工程を実施し、ブ
ァイア（２５）がポリイミド基板（１）を貫通し下部面
に到達された後、無電解メッキにより上記ブァイア（２
５）を埋めるものであり、 上記ブァイア（２５）を埋める物質は、銅を使用し、 上記ブァイア（２５）の直径は、２５〜５０μｍであ
り、 上記ポリイミド基板（１）の下部面には、隣接する薄膜
トランジスタが相互連結されるようドレインバス配線を
形成し、 配線物質は、Ａｌを使用し、 Ａｌ厚さは、３０００〜５０００Åであることを特徴と
する大型薄膜トランジスタ液晶ディスプレイパネルの製
造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR91-10538 | 1991-06-24 | ||
| KR1019910010538A KR940000143B1 (ko) | 1991-06-25 | 1991-06-25 | 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05188401A true JPH05188401A (ja) | 1993-07-30 |
| JP2579106B2 JP2579106B2 (ja) | 1997-02-05 |
Family
ID=19316246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16459592A Expired - Lifetime JP2579106B2 (ja) | 1991-06-24 | 1992-06-23 | 大型薄膜トランジスタ（ＴＦＴ）液晶ディスプレイパネル（ＬＣＤ ｐａｎｅｌ）の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5472889A (ja) |
| JP (1) | JP2579106B2 (ja) |
| KR (1) | KR940000143B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501098B2 (en) * | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US6891195B2 (en) | 1998-12-18 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR100524873B1 (ko) * | 1998-04-02 | 2005-12-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| US7439543B2 (en) | 1998-11-17 | 2008-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising thin film transistor comprising conductive film having tapered edge |
| US7443096B2 (en) | 2004-02-19 | 2008-10-28 | Seiko Epson Corporation | Organic electroluminescent device, method of manufacturing the same, and electronic apparatus |
| JP2016066810A (ja) * | 2000-08-25 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3437863B2 (ja) * | 1993-01-18 | 2003-08-18 | 株式会社半導体エネルギー研究所 | Ｍｉｓ型半導体装置の作製方法 |
| US5589406A (en) * | 1993-07-30 | 1996-12-31 | Ag Technology Co., Ltd. | Method of making TFT display |
| JP3241251B2 (ja) * | 1994-12-16 | 2001-12-25 | キヤノン株式会社 | 電子放出素子の製造方法及び電子源基板の製造方法 |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2865039B2 (ja) * | 1995-12-26 | 1999-03-08 | 日本電気株式会社 | 薄膜トランジスタ基板の製造方法 |
| TW449670B (en) * | 1996-05-15 | 2001-08-11 | Seiko Epson Corp | Method for making thin film device with coating film, liquid crystal panel and electronic device |
| CN100403355C (zh) * | 1996-09-19 | 2008-07-16 | 精工爱普生株式会社 | 矩阵式显示元件及其制造方法 |
| JP3899566B2 (ja) | 1996-11-25 | 2007-03-28 | セイコーエプソン株式会社 | 有機ｅｌ表示装置の製造方法 |
| KR100229613B1 (ko) * | 1996-12-30 | 1999-11-15 | 구자홍 | 액정 표시 장치 및 제조 방법 |
| US6129804A (en) * | 1998-05-01 | 2000-10-10 | International Business Machines Corporation | TFT panel alignment and attachment method and apparatus |
| US6193576B1 (en) * | 1998-05-19 | 2001-02-27 | International Business Machines Corporation | TFT panel alignment and attachment method and apparatus |
| JP3760731B2 (ja) * | 2000-07-11 | 2006-03-29 | ソニーケミカル株式会社 | バンプ付き配線回路基板及びその製造方法 |
| KR20010078465A (ko) * | 2001-02-24 | 2001-08-21 | 김윤국 | 한방 부산물을 이용한 동물의 생리활성화와 착색효과 및육질의 대리석화를 촉진시키는 보조사료와 이의 제조 및활용방법. |
| KR20030023412A (ko) * | 2001-09-13 | 2003-03-19 | 윤선기 | 한약 추출 후 잔여분을 재처리, 미생물을 이용한 발효제조방법 |
| KR100825317B1 (ko) * | 2001-12-31 | 2008-04-28 | 엘지디스플레이 주식회사 | 유기전계발광소자 |
| US7029529B2 (en) | 2002-09-19 | 2006-04-18 | Applied Materials, Inc. | Method and apparatus for metallization of large area substrates |
| US6989299B2 (en) * | 2003-02-25 | 2006-01-24 | Forhouse Corporation | Method of fabricating on-chip spacers for a TFT panel |
| US7563860B2 (en) * | 2006-04-06 | 2009-07-21 | Xerox Corporation | Semiconductors and electronic devices generated therefrom |
| CN102148195B (zh) * | 2010-04-26 | 2013-05-01 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| US11355473B2 (en) * | 2020-06-16 | 2022-06-07 | A.U. Vista, Inc. | Tiled light emitting diode display panel having different resistance per unit length signal lines |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6111187U (ja) * | 1984-06-21 | 1986-01-23 | 日本電気株式会社 | 液晶パネル |
| JPS6173924A (ja) * | 1984-09-20 | 1986-04-16 | Ricoh Co Ltd | 液晶表示素子 |
| JPS62179749U (ja) * | 1986-09-25 | 1987-11-14 | ||
| JPH04248586A (ja) * | 1991-02-05 | 1992-09-04 | Sanyo Electric Co Ltd | 大面積液晶パネルの製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214443A (ja) * | 1985-03-19 | 1986-09-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0769530B2 (ja) * | 1987-02-16 | 1995-07-31 | 株式会社日立製作所 | 液晶表示パネル及びその製造方法 |
| US4990460A (en) * | 1989-01-27 | 1991-02-05 | Nec Corporation | Fabrication method for thin film field effect transistor array suitable for liquid crystal display |
| US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
| US5274602A (en) * | 1991-10-22 | 1993-12-28 | Florida Atlantic University | Large capacity solid-state memory |
| DE69333000T2 (de) * | 1992-06-01 | 2004-02-19 | Lg. Philips Lcd Co., Ltd. | Herstellungverfahren einer Flüssigkristallanzeige |
-
1991
- 1991-06-25 KR KR1019910010538A patent/KR940000143B1/ko not_active Expired - Fee Related
-
1992
- 1992-06-23 JP JP16459592A patent/JP2579106B2/ja not_active Expired - Lifetime
- 1992-06-24 US US07/903,609 patent/US5472889A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6111187U (ja) * | 1984-06-21 | 1986-01-23 | 日本電気株式会社 | 液晶パネル |
| JPS6173924A (ja) * | 1984-09-20 | 1986-04-16 | Ricoh Co Ltd | 液晶表示素子 |
| JPS62179749U (ja) * | 1986-09-25 | 1987-11-14 | ||
| JPH04248586A (ja) * | 1991-02-05 | 1992-09-04 | Sanyo Electric Co Ltd | 大面積液晶パネルの製造方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524873B1 (ko) * | 1998-04-02 | 2005-12-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| US7439543B2 (en) | 1998-11-17 | 2008-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising thin film transistor comprising conductive film having tapered edge |
| US9627460B2 (en) | 1998-11-17 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US8957422B2 (en) | 1998-11-17 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US8373171B2 (en) | 1998-11-25 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having a triple-layer wiring structure |
| US7956362B2 (en) | 1998-11-25 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and wiring structure of triple-layer |
| US6501098B2 (en) * | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US7064020B2 (en) | 1998-11-25 | 2006-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a gate electrode with a three layer structure |
| US9035316B2 (en) | 1998-11-25 | 2015-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Device comprising EL element electrically connected to P-channel transistor |
| US7952093B2 (en) | 1998-12-18 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8252637B2 (en) | 1998-12-18 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9368642B2 (en) | 1998-12-18 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6891195B2 (en) | 1998-12-18 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2016066810A (ja) * | 2000-08-25 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| US7443096B2 (en) | 2004-02-19 | 2008-10-28 | Seiko Epson Corporation | Organic electroluminescent device, method of manufacturing the same, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001451A (ko) | 1993-01-16 |
| US5472889A (en) | 1995-12-05 |
| JP2579106B2 (ja) | 1997-02-05 |
| KR940000143B1 (ko) | 1994-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05188401A (ja) | 大型薄膜トランジスタ（ＴＦＴ）液晶ディスプレイパネル（ＬＣＤ ｐａｎｅｌ）の製造方法 | |
| CN100424576C (zh) | 有源矩阵显示装置及其制造方法 | |
| US7362402B2 (en) | Wires for liquid crystal display and liquid crystal display having the same | |
| KR19980042033A (ko) | 액티브매트릭스형 액정표시장치 | |
| CN101592802B (zh) | 液晶显示设备及其制造方法 | |
| KR100931875B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| TW466773B (en) | Manufacturing method of thin film transistor liquid crystal display | |
| JPH06258662A (ja) | 液晶表示装置 | |
| JPH10104651A (ja) | 表示装置 | |
| WO2018157573A1 (zh) | 一种闸电极结构及其制造方法和显示装置 | |
| JP4023866B2 (ja) | 液晶表示装置の製造方法 | |
| CN107367862A (zh) | 一种具有超窄下边框的液晶显示面板及其制造方法 | |
| CN111584518B (zh) | 阵列基板和其制作方法，显示面板 | |
| US7630049B2 (en) | Display device and method with lower layer film formed on substrate but between transparent conductive film and organic layer and then protective film on the transparent film | |
| JP3445402B2 (ja) | 薄膜トランジスタとその製造方法およびアクティブマトリックス基板とその製造方法 | |
| JPWO2002025365A1 (ja) | 液晶表示装置 | |
| US6458613B1 (en) | Method for manufacturing a liquid crystal display using a selective etching method | |
| JPH0220830A (ja) | 薄膜トランジスタアレイ | |
| EP0936668B1 (en) | Method of producing thin film transistor | |
| JP2881868B2 (ja) | 薄膜トランジスタ液晶ディスプレイの製造方法 | |
| WO2021174622A1 (zh) | 显示面板及显示面板的制备方法 | |
| CN114864604B (zh) | 阵列基板及其制造方法和显示面板 | |
| KR100668251B1 (ko) | 기판의 내장홈 형성방법 | |
| JP3287070B2 (ja) | 液晶表示パネルと配線パターンの修復方法 | |
| JPH04239729A (ja) | 配線電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960924 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 16 |