JPH04239729A - 配線電極の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】この発明は、半導体装置のマルチ
レベル・インターコネクション技術に関し、特に多層金
属膜電極配線及び絶縁被覆層の形成方法に関する。

【０００２】

【従来の技術】半導体装置の高機能化・高インテグレー
ション化に伴い、配線電極形成において、いわゆるマル
チレベル・インターコネクション技術と総称される、階
層構造の配線技術が各種提案され、一部は実用に帰して
いる。これらは、半導体基板上に層間絶縁膜を介して上
下に配線パターンを形成する技術で、この基本構造が必
要に応じ何階層にも積み重ねられる。

【０００３】例えばシリコン（Ｓｉ）・テクノロジーに
おいては、高集積化に伴い、隣接するアルミニューム（
Ａｌ）配線間の線間距離とＡｌ配線の高さの比、即ちア
スペクト比が大きくなることにより、層間絶縁膜を、如
何にＡｌ端部のステップ・カバレッジを良くして形成す
るか、更に全体として如何に平坦化して形成するかが、
上層階のＡｌ配線を形成する上での主要技術となる。即
ち、第１レベルのＡｌ配線端の層間絶縁膜のステップ・
カバレッジが悪い場合には、第２レベルのＡｌ配線のそ
の部分のステップ・カバレッジも必然的に悪く、その結
果として段切れを起こすからである。また、Ａｌ配線の
場合、層間絶縁膜形成工程もしくは工程途中の熱処理工
程によりヒロックが発生し、これが第１レベルと第２レ
ベルの配線間の短絡等の不良要因となる。

【０００４】このような背景のもとに、Ａｌ材料につい
てはヒロック低減の立場から単結晶Ａｌ薄膜、銅（Ｃｕ
）及びＳｉを含むＡｌ−Ｃｕ−Ｓｉ合金等の技術が確立
されている。また、Ａｌの加工面では、パターン端をテ
ーパー形状にし絶縁膜のステップ・カバレッジの向上が
行われている。層間絶縁膜については、酸化シリコン（
ＳｉＯ２　）をターゲットにしたスパッタリング法、Ｓ
ｉＨ４　ガスとＯ２　ガスによる化学気相成長法（ＣＶ
Ｄ法）等の従来の技術で成長させたＳｉＯ２　はステッ
プ・カバレッジの改善に限界があり、近年、ＴＥＯＳ（
ｔｅｔｒａ−ｅｔｈｏｘｙ−ｓｉｌａｎｅ　）を反応ガ
スの主成分に用いた熱ＣＶＤにて被覆性の大幅な改善を
計っている。また、成膜時の被覆性の悪さを、その後工
程で、高温にて溶融フローさせることにより平滑化する
技術も提案され、実用化している。

【０００５】このようなシリコン・テクノロジーに加え
、近年、ジャイアント・マイクロ・エレクトロニクス分
野での技術進展が著しい。これは、例えばアクティブ・
マトリックス型液晶ディスプレイに代表されるような、
１チップあたりの面積が大きく、且つシリコン・テクノ
ロジーを要する分野といえる。アクティブ・マトリック
ス型液晶ディスプレイでは、チップ・サイズが表示画面
そのものであり、対角の長さにして数インチから十数イ
ンチの範囲を取り得る。アクティブ・マトリックス型液
晶ディスプレイは、通常、ガラス基板上に設けられたマ
トリックス配線の交点に非線形素子例えば２端子ダイオ
ード、３端子トランジスタを配置し、液晶ディスプレイ
を準スタティック駆動表示する方式であり、従来の単純
マトリックス方式に比べ画質が著しく向上され、ブラウ
ン管にも匹敵する表示性能であることから、次世代ディ
スプレイとして開発が進んでいる。なお、対角数インチ
の中・小型については既に実用化している。

【０００６】このようなジャイアント・マイクロ・エレ
クトロニクス分野にあっては、チップ・サイズが数ｍｍ
程度のいわゆるシリコン・テクノロジーがそのまま延長
技術として用いられるもののみではなく、新たな独自技
術が必要とされる。これは、シリコン・テクノロジーで
は、一基板から多数のチップが得られるため、たとえ欠
陥があってもその不良チップのみ廃棄し、いわゆる製造
歩留まりが定義できるのに対し、ジャイアント・マイク
ロ・エレクトロニクスでは、一基板一チップが基本単位
の場合が多く、欠陥不良の存在そのものが許されない。 従って、欠陥発生率が低い要素技術が必要とされる。

【０００７】

【発明が解決しようとする課題】図３は非線形素子がア
モルファス・シリコン（ａ−Ｓｉ）半導体を用いた薄膜
トランジスタ（ＴＦＴ）の場合の、アクティブ・マトリ
ックス型液晶ディスプレイにおけるＴＦＴアレイ基板の
回路図である。図３において、ｎ本のアドレス線１とｍ
本のデータ線２が存在し、アドレス線１とデータ線２の
交点３にはＴＦＴ４を介して表示画素電極（図示せず）
が設けられてなる。また、各画素には液晶容量５と補助
容量６が設けられている。そして、アクティブ・マトリ
ックス型液晶ディスプレイは、このＴＦＴアレイ基板と
、例えばカラーフィルター及び対向電極を備えた対向基
板とを、両者の間隙を数μｍに保ってこの間隙に液晶を
満たしてなる構造である。例えば、表示エリアの対角長
が１６インチ程度、ｎ＝１０２４、ｍ＝１２８０程度の
ディスプレイを考える。カラー表示では、赤青緑の三色
の信号が必要なため、データ線数は３倍のｍ＝１２８０
×３となる。このとき、交点の数は１０２４×１２８０
×３＝３９３２１６０箇所であり、この部分での多層配
線部分での層間ショート等の欠陥発生率をゼロとしなく
てはならない。

【０００８】また、アドレス線の長さは表示エリアの縦
横アスペクト比を３：４として、１２．８インチである
。アドレス線の抵抗Ｒは、配線の浮遊容量Ｃとの積で決
まる時定数τ＝ＣＲにてアドレス信号パルス波形をなま
らすため、パルス幅に比して極力小さくする必要がある
。従来の、表示エリアの対角長が数インチ程度の小型デ
ィスプレイでは、ＴａもしくはＴａＭｏ合金薄膜等が用
いられてきたが、これらの材料は比抵抗ρが３０〜６０
μΩｃｍであり、少なくとも大型ディスプレイではこれ
らの値の１／５以下が必要とされる。

【０００９】図４はアドレス線とデータ線の交点部及び
その近くに設けたａ−ＳｉＴＦＴ部の模式的な断面図で
ある。図４において、基板１０側より第１層目のアドレ
ス線１１の一部がＴＦＴのゲート電極１２を兼ね、層間
絶縁膜１３がＴＦＴのゲート絶縁膜１４を兼ねている。 ａ−ＳｉＴＦＴ部には更に、ａ−Ｓｉ層１５、保護層１
６、ソース電極１７及びドレイン電極１８が設けられて
いる。なお、ＴＦＴのドレイン電極１８はデータ線１９
の一部が兼ねた構造であり、また、ＴＦＴのソース電極
１７には表示画素電極２０が接続されている。ところで
、第１層配線より上層にあるゲート絶縁膜１４やａ−Ｓ
ｉ層１５等のエッチング加工は、通常、ふっ酸を成分に
含む酸の混合液、もしくはアルカリ溶液が用いられる。 この工程で、仮に層間絶縁膜１３の被覆性が悪いと、或
いはごみ、パーティクル等に起因したピンホールが層間
絶縁膜１３に存在すると、その部分から薬液が染み込ん
で第１層配線の腐食しいては断線欠陥を引き起こす。従
って、後工程の薬液に侵されない金属材料を用いなくて
はならない。

【００１０】ジャイアント・マイクロ・エレクトロニク
スの配線技術の一つとして、アクティブ・マトリックス
型液晶ディスプレイを例にして解決しなくてはならない
課題をあげたが、要点をまとめると、配線抵抗が小さい
こと、層間絶縁性が良く不良発生確率が小さいこと、耐
薬品性が優れ後工程で腐食さないマルチレベル・インタ
ーコネクション技術を確立することにある。 ［発明の構成］

【００１１】

【課題を解決するための手段】この発明は、基板上に所
定個数の下部金属層と、この下部金属層とは異種の金属
からなる第１金属層とを順次形成する工程と、第１金属
層を所望のパターンに形成する工程と、第１金属層のパ
ターンをマスクに下部金属層を順次エッチング加工する
工程と、このエッチング加工時に生じる下部金属層のサ
イドエッチ部分を絶縁体材料にて被覆する工程とを備え
ている。

【００１２】

【作用】所望の配線低抵抗化をはかるためには、Ａｌ、
Ｃｕ、金（Ａｕ）及び銀（Ａｇ）に代表される金属薄膜
材料を用いることは必須である。ここで、Ｃｕ、Ａｕ、
及びＡｇ等の薄膜を例えばスパッタリング法、真空蒸着
法等の手法で形成した場合、下地基板との付着力が十分
強いとはいえず、クロム（Ｃｒ）、チタン（Ｔｉ）及び
ニッケル（Ｎｉ）等の薄層を間に介した積層構造とする
ことが多い。更に、Ａｕ、Ａｇ等はその上に形成する絶
縁膜との付着力も弱く、必然的に上層にもＣｒ、Ｎｉ等
に代表される付着性の良い薄層を用いた多層構造となる
。

【００１３】Ａｌの場合には、後工程での熱処理、もし
くは熱ＣＶＤ法等の手法で絶縁膜形成時の温度により、
ヒロック発生が避けられない。ヒロック防止策の一つと
して、遷移金属等の薄膜でＡｌパターン全体を被覆した
構造があげられる。従って、Ａｌの場合も多層構造が必
須である。更に、Ａｌの場合には、酸・アルカリ等に対
する耐薬品性が悪く、後工程で層間絶縁膜のステップ・
カバレッジ不良の部分或いはピンホール部分等からの薬
液染み込みにより腐食される恐れがある。そのため、耐
薬品性の優れたＴａ、タングステン（Ｗ）、ニオブ（Ｎ
ｂ）、Ｃｒ、モリブデン（Ｍｏ）及びニッケル等の材料
もしくはこれらの合金薄膜で表面を被覆した二層構造と
することにより、仮にＡｌが局所的に腐食されても、上
記金属膜のパターンが存在するために断線は免れること
ができ、いわゆる冗長性を付加したことになる。

【００１４】このような多層構造の金属薄膜を通常のフ
ォトリソグラフィー技術を用いてパターニングする場合
、表面側から第１層目の金属膜はレジスト・パターンを
マスクにしてエッチング加工される。表面側から第２層
目の金属膜は、第１層目の金属膜パターンをマスクにし
てエッチング加工されることにより、第３層目以降も順
次上層金属膜パターンをマスクにしてエッチング加工さ
れることになる。このとき、ウェット・エッチングのよ
うな等方性エッチング技術を用いると、下層金属膜パタ
ーンは上層金属膜パターンより僅かに寸法が小さい、い
わゆるサイド・エッチングが生じる。このサイド・エッ
チングを防ぐためには、膜厚方向にのみエッチングが進
行する異方性エッチング技術を用いれば良いが、異方性
エッチング可能な金属材料はごく限定される。

【００１５】パターン端部にサイドエッチがある配線上
に絶縁膜を形成する場合、通常用いられるスパッタリン
グ法もしくはＣＶＤ法ではそのステップ・カバレッジは
悪く、平滑化を望むことは困難である。極端な場合、こ
のサイドエッチ部分が空洞状態で残ることになり、工程
途中での薬液のたまり、洗浄不十分等の欠陥不良を引き
起こす要因になりうる可能性が非常に高い。この発明で
は、このサイドエッチ部分を絶縁体膜で埋めることによ
り、上記不良要因を取り除くことができ、且つ配線端部
のステップ・カバレッジを著しく向上させることができ
る。

【００１６】

【実施例】以下、この発明の詳細を図面を参照して説明
する。

【００１７】図１はこの発明の一実施例を用いて形成し
た配線電極を示す断面図であり、製造工程に従って説明
する。図１（ａ）において、例えばガラスからなる基板
３０上に、例えばＡｌからなる膜厚０．１μｍの下部金
属層３１と、この下部金属層３１とは異種の金属例えば
ＭｏＴａ合金からなる膜厚０．２μｍの第１金属層３２
とをスパッタリング法にて順次形成する。次に、フォト
リソグラフィー技術を用いて、、第１金属層３２を所望
のパターンにエッチング加工する。ここでは、フロン（
ＣＦ４　）及び酸素（Ｏ２　）ガスをマイクロ波放電に
て励起させたラジカルによるドライエッチング法を用い
た。続いて、第１金属層３２のパターンをマスクに下部
金属層３１をエッチング加工する。ここでは、りん酸（
Ｈ３　ＰＯ４　）、酢酸（ＣＨ３　ＣＯＯＨ）及び硝酸
（ＨＮＯ３　）の混合溶液によるウェットエッチングに
て行った。このとき、パターン端部には図１（ａ）に示
すようなサイドエッチ部分３３が発生する。次に、ＴＥ
ＯＳ及びオゾン（Ｏ３　）ガスを用いた熱ＣＶＤ法にて
、例えばＳｉＯ２　からなる絶縁体材料３４を形成する
。この絶縁体材料３４にて、サイドエッチ部分３３が埋
まり、図１（ａ）に示す良好なステップ・カバレッジが
得られた。 続いて、Ａｌをスパッタリング法にて形成し、第２レベ
ルの配線パターン３５を、フォトリソグラフィー技術を
用いて形成する。

【００１８】この実施例では、第１金属層３２のパター
ンをマスクに下部金属層３１をエッチング加工するとき
に生じる下部金属層３１のサイドエッチ部分を絶縁体材
料３４にて被覆しているため、層間絶縁膜としての絶縁
体材料３４のステップ・カバレッジが良好となり、第２
レベルの配線パターン３５は断線等の欠陥がなく形成さ
れた。また、配線抵抗については、ここで用いた第１金
属層３２の組成がＴａ成分６０原子％で、このとき比抵
抗は約４０μΩｃｍであり、下部金属層３１の比抵抗は
約４μΩｃｍである。従って、高々０．１μｍのＭｏＴ
ａをＡｌに置き換えることで、配線抵抗は約１／５に低
下させることができた。また、Ａｌのヒロックについて
は、Ａｌの表面がＭｏＴａ合金膜で被覆されているため
、ＴＥＯＳの熱ＣＶＤ温度である約４００℃の工程を経
ても、全くヒロックの発生がみられていない。

【００１９】図１（ｂ）の実施例は、第１金属層３２の
パターン端をテーパー状にエッチンク加工した点が図１
（ａ）の場合と異なり、これにより絶縁体材料３４のス
テップ・カバレッジが図１（ａ）の場合と比べ更に良好
になっている。

【００２０】これに対し、図２は従来のＳｉＨ４　とＯ
２　ガスを用いた熱ＣＶＤ法にて層間絶縁膜を形成した
場合の配線電極を示す断面図であり、図１と対応する部
分には同一の符号を付してある。図２において、第１金
属層３２のサイドエッチ部分には空洞が残り、更に、層
間絶縁膜としての絶縁体材料３４のステップ・カバレッ
ジ性が悪いため、第２レベルの配線パターン３５は断線
に至っている。

【００２１】図１と図２の技術を適用して、ａ−ＳｉＴ
ＦＴのアクティブ・マトリックス型液晶ディスプレイを
作成したところ、図２の従来法にて作成した試料にはス
テップ部での段切れに起因した欠陥が多数観察されたの
に対し、図１に示した形成法を用いて作成した試料には
上述の欠陥は全くみられていない。

【００２２】なお、今までは下部金属層３１が単層であ
る場合について述べたが、下部金属層３１が所定個数例
えば複数層であってもこの発明を適用できることは言う
までもない。

【００２３】

【発明の効果】この発明は、第１レベルの多層配線構造
のパターニングの際に形成されるサイドエッチ部分を絶
縁体材料にて埋めることにより、配線電極端部の絶縁膜
の被覆性を著しく向上させ、第２レベルの配線電極の段
切れをなくすことができる。この技術は、平坦化技術の
一つであり、特にジャイアント・マイクロ・エレクトロ
ニクス分野での適用に効果的である。

【図面の簡単な説明】

【図１】この発明の一実施例を用いて形成した配線電極
を示す断面図である。

【図２】従来の方法を用いて形成した配線電極を示す断
面図である。

【図３】アクティブ・マトリックス型液晶ディスプレイ
におけるＴＦＴアレイ基板の回路図である。

【図４】アクティブ・マトリックス型液晶ディスプレイ
におけるａ−ＳｉＴＦＴ部付近の模式的な断面図である
。

【符号の説明】

３０……基板 ３１……下部金属層 ３２……第１金属層 ３３……サイドエッチ部分 ３４……絶縁体材料

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　基板上に所定個数の下部金属層と、こ
   の下部金属層とは異種の金属からなる第１金属層とを順
   次形成する工程と、前記第１金属層を所望のパターンに
   形成する工程と、前記第１金属層のパターンをマスクに
   前記下部金属層を順次エッチング加工する工程と、この
   エッチング加工時に生じる前記下部金属層のサイドエッ
   チ部分を絶縁体材料にて被覆する工程とを備えることを
   特徴とする配線電極の形成方法。