JPH05189258A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH05189258A JPH05189258A JP4005347A JP534792A JPH05189258A JP H05189258 A JPH05189258 A JP H05189258A JP 4005347 A JP4005347 A JP 4005347A JP 534792 A JP534792 A JP 534792A JP H05189258 A JPH05189258 A JP H05189258A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- auxiliary
- microcomputer
- operation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
- Executing Machine-Instructions (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 外来ノイズ等によりマイクロコンピュータに
エラーが生じた場合、自動的にエラー前の命令から再実
行することにより暴走を防止すると共に、システムの信
頼性を向上させる。 【構成】 マイクロコンピュータが内部レジスタ３及び
演算論理部６により命令を実行すると同時に、補助レジ
スタ４及び補助演算論理部７は上記命令のエミュレート
を行い、双方の結果を比較回路９で比較する。そして、
エラーが生じた場合には割り込み制御回路１０を通じて
割り込み信号を発生させ、この割り込み信号によって予
めモニタメモリ５に複写中のエラー発生直前のレジスタ
３の内容をレジスタ３へ復帰させる。この結果、エラー
発生直前の命令から再実行される。
エラーが生じた場合、自動的にエラー前の命令から再実
行することにより暴走を防止すると共に、システムの信
頼性を向上させる。 【構成】 マイクロコンピュータが内部レジスタ３及び
演算論理部６により命令を実行すると同時に、補助レジ
スタ４及び補助演算論理部７は上記命令のエミュレート
を行い、双方の結果を比較回路９で比較する。そして、
エラーが生じた場合には割り込み制御回路１０を通じて
割り込み信号を発生させ、この割り込み信号によって予
めモニタメモリ５に複写中のエラー発生直前のレジスタ
３の内容をレジスタ３へ復帰させる。この結果、エラー
発生直前の命令から再実行される。
Description
【０００１】
【産業上の利用分野】本発明は、外来ノイズによる暴走
を防止するマイクロコンピュータに関する。
を防止するマイクロコンピュータに関する。
【０００２】
【従来の技術】従来の一般的なマイクロコンピュータの
構成を図４に示す。同図において、マイクロコンピュー
タの内部を示すマイクロコンピュータ部１は、命令デコ
ーダ１６、内部レジスタ３、演算論理部６、制御回路１
７等から構成されている。ここで、命令デコーダ１６
は、外部メモリ及びＩ／Ｏ部１５から、アドレスバス及
びデータバス２を介して符号化された命令を受け取って
解読すると共に、解読された命令は内部レジスタ３を介
し演算論理部６により実行される。制御回路１７は、外
部メモリ及びＩ／Ｏ部１５を制御バス８により制御す
る。また、内部レジスタ３には、累算機能を有するアキ
ュムレータ、プログラムが格納されているメモリ番地を
示すプログラムカウンタ、演算データの一時退避等に用
いられる汎用レジスタ等がある。このようにマイクロコ
ンピュータ部１は、アドレスバス及びデータバス２を介
して外部メモリ１５からデータを入力し、内蔵されてい
る命令デコーダ１６により命令を解読すると共に、この
解読された命令を内部レジスタ３及び演算論理部６等に
よって実行するようにしている。
構成を図４に示す。同図において、マイクロコンピュー
タの内部を示すマイクロコンピュータ部１は、命令デコ
ーダ１６、内部レジスタ３、演算論理部６、制御回路１
７等から構成されている。ここで、命令デコーダ１６
は、外部メモリ及びＩ／Ｏ部１５から、アドレスバス及
びデータバス２を介して符号化された命令を受け取って
解読すると共に、解読された命令は内部レジスタ３を介
し演算論理部６により実行される。制御回路１７は、外
部メモリ及びＩ／Ｏ部１５を制御バス８により制御す
る。また、内部レジスタ３には、累算機能を有するアキ
ュムレータ、プログラムが格納されているメモリ番地を
示すプログラムカウンタ、演算データの一時退避等に用
いられる汎用レジスタ等がある。このようにマイクロコ
ンピュータ部１は、アドレスバス及びデータバス２を介
して外部メモリ１５からデータを入力し、内蔵されてい
る命令デコーダ１６により命令を解読すると共に、この
解読された命令を内部レジスタ３及び演算論理部６等に
よって実行するようにしている。
【０００３】
【発明が解決しようとする課題】このようなマイクロコ
ンピュータにおいては、ノイズ等が到来した時には、割
り込みを用いてソフトウェア的に対処するかまたはハー
ドウェア的にリセットをかける等の方策により誤動作を
防止するようにしているため、その時点までに行われて
いた処理が中断されるという欠点があった。
ンピュータにおいては、ノイズ等が到来した時には、割
り込みを用いてソフトウェア的に対処するかまたはハー
ドウェア的にリセットをかける等の方策により誤動作を
防止するようにしているため、その時点までに行われて
いた処理が中断されるという欠点があった。
【０００４】
【課題を解決するための手段】このような課題を解決す
るために本発明は、マイクロコンピュータの命令実行時
に独立して命令を擬似実行（エミュレート）できるよう
にし、この結果を実際の命令実行の結果と照合すること
により、動作状況を監視すると共に、異常が検出された
場合には異常の発生直前の命令から再実行するようにし
たものである。
るために本発明は、マイクロコンピュータの命令実行時
に独立して命令を擬似実行（エミュレート）できるよう
にし、この結果を実際の命令実行の結果と照合すること
により、動作状況を監視すると共に、異常が検出された
場合には異常の発生直前の命令から再実行するようにし
たものである。
【０００５】
【作用】本発明における補助レジスタには、マイクロコ
ンピュータ内部のレジスタの内容が複写されると共に、
補助演算論理部によりマイクロコンピュータ内部バスの
動作がエミュレートされ、さらに比較回路によって内部
レジスタの命令実行結果と上記エミュレート結果とが比
較される。そして、これらの結果が不一致であれば割り
込み制御回路から割り込み信号が発生し、この割り込み
信号によって既にモニタメモリに退避中の命令が内部レ
ジスタへ復帰される。この結果、異常が発生して各命令
結果が不一致となった場合には異常の発生直前の命令か
ら速やかに再実行される。
ンピュータ内部のレジスタの内容が複写されると共に、
補助演算論理部によりマイクロコンピュータ内部バスの
動作がエミュレートされ、さらに比較回路によって内部
レジスタの命令実行結果と上記エミュレート結果とが比
較される。そして、これらの結果が不一致であれば割り
込み制御回路から割り込み信号が発生し、この割り込み
信号によって既にモニタメモリに退避中の命令が内部レ
ジスタへ復帰される。この結果、異常が発生して各命令
結果が不一致となった場合には異常の発生直前の命令か
ら速やかに再実行される。
【０００６】
【実施例】以下、本発明について図面を参照して説明す
る。図１は、本発明に係るマイクロコンピュータの一実
施例を示すブロック図である。同図において、１はこの
マイクロコンピュータの内部を示すマイクロコンピュー
タ部、２はアドレスバス及びデータバス、３は内部レジ
スタ、４は内部レジスタ３を補助する補助レジスタ、５
は内部レジスタ３の内容を保存するためのモニタメモ
リ、６は命令を実行する演算論理部、７は演算論理部を
補助する補助演算論理部、９は演算論理部６及び補助演
算論理部７の演算結果を比較する比較回路、１０は比較
回路９の比較結果により割り込みを発生させる割り込み
制御回路である。なお、制御バス８は割り込み発生信号
をモニタメモリ５へ伝達するためのものである。
る。図１は、本発明に係るマイクロコンピュータの一実
施例を示すブロック図である。同図において、１はこの
マイクロコンピュータの内部を示すマイクロコンピュー
タ部、２はアドレスバス及びデータバス、３は内部レジ
スタ、４は内部レジスタ３を補助する補助レジスタ、５
は内部レジスタ３の内容を保存するためのモニタメモ
リ、６は命令を実行する演算論理部、７は演算論理部を
補助する補助演算論理部、９は演算論理部６及び補助演
算論理部７の演算結果を比較する比較回路、１０は比較
回路９の比較結果により割り込みを発生させる割り込み
制御回路である。なお、制御バス８は割り込み発生信号
をモニタメモリ５へ伝達するためのものである。
【０００７】次に、以上のように構成されたマイクロコ
ンピュータの動作について説明する。まず、マイクロコ
ンピュータは、演算処理部６を用いて命令を実行するに
先だって内部レジスタ３の内容を補助レジスタ４及びモ
ニタメモリ５に複写する。ここで、補助レジスタ４は、
命令の実行により変化する内部レジスタ３の内容の変化
を、補助演算論理部７を用いて補助レジスタ４の内容変
化としてエミュレート（模擬実行）する。命令実行後、
比較回路９を用いて内部レジスタ３の内容と補助レジス
タ４の内容とを比較し、双方の内容が等しいか否かを確
認する。そして双方の内容が異なっている場合には、何
らかの理由により内部レジスタ３または補助レジスタ４
の何れかにエラーが発生したと判断し、割り込み制御回
路１０によりハードウェア割り込みをかけ、モニタメモ
リ５内に複写されているエラー発生直前の内部レジスタ
３の内容を内部レジスタ３へ復帰させる。この結果、エ
ラー発生直前の状態から命令が再実行される。
ンピュータの動作について説明する。まず、マイクロコ
ンピュータは、演算処理部６を用いて命令を実行するに
先だって内部レジスタ３の内容を補助レジスタ４及びモ
ニタメモリ５に複写する。ここで、補助レジスタ４は、
命令の実行により変化する内部レジスタ３の内容の変化
を、補助演算論理部７を用いて補助レジスタ４の内容変
化としてエミュレート（模擬実行）する。命令実行後、
比較回路９を用いて内部レジスタ３の内容と補助レジス
タ４の内容とを比較し、双方の内容が等しいか否かを確
認する。そして双方の内容が異なっている場合には、何
らかの理由により内部レジスタ３または補助レジスタ４
の何れかにエラーが発生したと判断し、割り込み制御回
路１０によりハードウェア割り込みをかけ、モニタメモ
リ５内に複写されているエラー発生直前の内部レジスタ
３の内容を内部レジスタ３へ復帰させる。この結果、エ
ラー発生直前の状態から命令が再実行される。
【０００８】次に、図２は、本発明の第２の実施例を示
すブロック図であり、同図に示すように、異常発生回数
を計数するカウンタ１１を、比較回路９と割り込み制御
回路１２との間に設けたものである。そして、このカウ
ンタ１１により一定時間または一定数の命令を実行する
間に発生したエラーを計数すると共に、このカウント値
が予め設定した値よりも多くなった場合には、割り込み
制御回路１２に上記したハードウェア割り込み信号とは
別個のハードウェア割り込み信号を発生させる。即ち、
このようなエラー多発時の場合には、割り込み制御回路
１２は上記とは別個のハードウェア割り込みを発生して
実行中の処理を中止し例外処理ルーチンへ移行させる。
すブロック図であり、同図に示すように、異常発生回数
を計数するカウンタ１１を、比較回路９と割り込み制御
回路１２との間に設けたものである。そして、このカウ
ンタ１１により一定時間または一定数の命令を実行する
間に発生したエラーを計数すると共に、このカウント値
が予め設定した値よりも多くなった場合には、割り込み
制御回路１２に上記したハードウェア割り込み信号とは
別個のハードウェア割り込み信号を発生させる。即ち、
このようなエラー多発時の場合には、割り込み制御回路
１２は上記とは別個のハードウェア割り込みを発生して
実行中の処理を中止し例外処理ルーチンへ移行させる。
【０００９】次に、図３は、上記マイクロコンピュータ
の第３の実施例を示すブロック図であり、これは上記第
２の実施例に示すカウンタ１１に対しその値を設定する
ためのカウント値設定回路１３を設けると共に、カウン
タ１１へ設定された値をモニタできるカウント値モニタ
回路１４を備えたものである。これらの回路を付加した
ことにより、ユーザの目的に応じてカウンタ１１へのカ
ウンタ値を替えることが可能になると共に、この設定さ
れたカウント値を随時モニタできる。このように、ノイ
ズが到来し、内部のレジスタの値等が変動してマイクロ
コンピュータが暴走しても、これが完全に抑止できると
共に、レジスタの値の変動が偶発性のものか否かを容易
に判別することもできる。
の第３の実施例を示すブロック図であり、これは上記第
２の実施例に示すカウンタ１１に対しその値を設定する
ためのカウント値設定回路１３を設けると共に、カウン
タ１１へ設定された値をモニタできるカウント値モニタ
回路１４を備えたものである。これらの回路を付加した
ことにより、ユーザの目的に応じてカウンタ１１へのカ
ウンタ値を替えることが可能になると共に、この設定さ
れたカウント値を随時モニタできる。このように、ノイ
ズが到来し、内部のレジスタの値等が変動してマイクロ
コンピュータが暴走しても、これが完全に抑止できると
共に、レジスタの値の変動が偶発性のものか否かを容易
に判別することもできる。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
マイクロコンピュータの命令実行時に独立して命令を擬
似実行できるようにし、この結果を実際の命令実行の結
果と照合することにより、動作状況を監視すると共に、
異常が検出された場合には異常の発生直前の命令から再
実行するようにしたので、ノイズ等の到来により異常が
発生しても直ちに処理の再開が可能になる。
マイクロコンピュータの命令実行時に独立して命令を擬
似実行できるようにし、この結果を実際の命令実行の結
果と照合することにより、動作状況を監視すると共に、
異常が検出された場合には異常の発生直前の命令から再
実行するようにしたので、ノイズ等の到来により異常が
発生しても直ちに処理の再開が可能になる。
【図１】本発明に係るマイクロコンピュータの一実施例
を示すブロック図である。
を示すブロック図である。
【図２】上記マイクロコンピュータの第２の実施例を示
すブロック図である。
すブロック図である。
【図３】上記マイクロコンピュータの第３の実施例を示
すブロック図である。
すブロック図である。
【図４】従来のマイクロコンピュータのブロック図であ
る。
る。
１ マイクロコンピュータ部 ２ アドレスバス及びデータバス ３ 内部レジスタ ４ 補助レジスタ ５ モニタメモリ ６ 演算論理部 ７ 補助演算論理部 ８ 制御バス ９ 比較回路 １０，１２ 割り込み制御回路 １１ カウンタ １３ カウント値設定回路 １４ カウント値モニタ回路
Claims (3)
- 【請求項１】 命令を実行するレジスタ及び論理演算部
に対応して設けられ前記命令を模擬実行する補助レジス
タ及び補助論理演算部と、この補助レジスタ及び補助論
理演算部による命令の模擬実行結果と前記レジスタ及び
論理演算部による命令の実行結果とを比較する比較回路
と、比較回路の比較結果に応じて割り込み信号を発生す
る割り込み制御回路と、前記割り込み信号により前記命
令の実行直前の状態へ復帰させるモニタメモリとを備え
たことを特徴とするマイクロコンピュータ。 - 【請求項２】 命令を実行するレジスタ及び論理演算部
に対応して設けられ前記命令を模擬実行する補助レジス
タ及び補助論理演算部と、この補助レジスタ及び補助論
理演算部による命令の模擬実行結果と前記レジスタ及び
論理演算部による命令の実行結果とを比較し不一致の場
合にはエラー信号を発生する比較回路と、前記エラー信
号の出力回数をカウントすると共にこのカウント値が一
定時間の経過または一定数の命令を実行する間に所定の
値に達した時に出力信号を発生するカウンタと、このカ
ウンタの出力信号に基づいて例外処理を実行させるため
の割り込み信号を発生する割り込み制御回路とを備えた
ことを特徴とするマイクロコンピュータ。 - 【請求項３】 請求項２記載のマイクロコンピュータに
おいて、前記例外処理へ移行する前記カウンタのカウン
ト値を任意に設定する設定回路と、前記カウント値を参
照可能なモニタ回路とを備えたことを特徴とするマイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005347A JPH05189258A (ja) | 1992-01-16 | 1992-01-16 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005347A JPH05189258A (ja) | 1992-01-16 | 1992-01-16 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05189258A true JPH05189258A (ja) | 1993-07-30 |
Family
ID=11608676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005347A Pending JPH05189258A (ja) | 1992-01-16 | 1992-01-16 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05189258A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016110502A (ja) * | 2014-12-09 | 2016-06-20 | 株式会社デンソー | 電子制御装置 |
-
1992
- 1992-01-16 JP JP4005347A patent/JPH05189258A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016110502A (ja) * | 2014-12-09 | 2016-06-20 | 株式会社デンソー | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013137835A (ja) | マイクロコンピュータ及びその動作方法 | |
| JPH07219809A (ja) | データ処理装置およびデータ処理方法 | |
| JPH05225067A (ja) | 重要メモリ情報保護装置 | |
| JP3264139B2 (ja) | マイクロコンピュータの駆動装置 | |
| US5257269A (en) | Error controller for use in debugging microprocessor | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH05189258A (ja) | マイクロコンピュータ | |
| JP4647276B2 (ja) | 半導体回路装置 | |
| JP2002268915A (ja) | 非整列メモリアクセスを監視するシステムおよび方法 | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JPH0443301B2 (ja) | ||
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JPS6158054A (ja) | プログラムの暴走検出方式 | |
| JP3183982B2 (ja) | ディジタル制御装置 | |
| JPS6211745B2 (ja) | ||
| JPH033041A (ja) | タイムアウト監視回路 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| CN115629934A (zh) | 监控方法、微控制器、计算机程序及其存储介质 | |
| JPH0436841A (ja) | マイクロコンピュータ | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH0535892A (ja) | マイクロコンピユータ | |
| JPS58158747A (ja) | プログラマブル・コントロ−ラ | |
| JPH07182251A (ja) | マイクロプロセッサ | |
| JPH04225432A (ja) | ワンチップ・マイクロコンピュータの割り込み処理時間管理方式 | |
| JPS5935250A (ja) | プログラム制御装置 |