JPS6158054A

JPS6158054A - プログラムの暴走検出方式

Info

Publication number: JPS6158054A
Application number: JP59179103A
Authority: JP
Inventors: Hiroyuki Sakakibara; 裕之榊原; Tatsu Takahata; 高畑　達
Original assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Current assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Priority date: 1984-08-28
Filing date: 1984-08-28
Publication date: 1986-03-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、プログラムの暴走検出方式に関し、特に、
マイクロプロセッサを用いた清報処理システムにおいて
、簡単なハードウェアにより、プログラムの暴走を早期
に検出できるようなプログラムの暴走検出方式に関する
ものである。

〔従来の技術〕

マイクロプロセッサ等のプロセッサを用いた情報処理シ
ステムにあっては、そのハードウェアの故障とか、プロ
グラム等のソフトウェアのミス等により実行しているプ
ログラムが暴走して、あらかじめ考えられた制御が正し
く実行されないことが生じる。

従来、このようなプログラムの暴走を検知する方法とし
ては、パリティチェック方式とか、プログラムが格納さ
れていないアドレスから命令をフェッチしたことを検出
する方式とか、プログラムで常時リフレッシュし、その
間隔が一定時間以上空いたことを検出するウオッチドグ
タイマ方式などが一般的に用いられ、または併用されて
いる。

しかしながら、プログラムが領域外をアクセスした場合
でも、そこがメモリのデータ領域等であれば、そのプロ
セッサは、その番地の内容をプログラムの命令として読
出し、実行してしまうため、実１際にプログラムの暴走
を検出したときには、プログラムの領域外をアクセスし
た時点から、かなりの時間が経過してしまうこともあっ
て、その間にメモリ上のデータを破壊したり、誤出力を
行ったりする恐れがあり、問題となる。

また、このようなときには、その時の退避情報も暴走の
原因究明には役立たないことになる場合も多いという欠
点がある。

〔発明の目的〕

この発明は、このような問題又は欠点にかんがみてなさ
れたものであって、このような問題又は欠点を解決する
とともに、Ｎ単なハードウェアによって、プログラムの
暴走を最小限に食止めることができ、暴走原因を探し出
し易いようなプログラムの暴走検出方式を提供すること
を目的とする。

〔問題点を解決する手段〕

この発明は、プログラムの走行範囲及びデータ領域等の
実際のメモリ使用範囲を各プログラムごとにプログラム
範囲設定レジスタに設定して、その設定領域外をプロセ
ッサがアクセスした際に、マイクロプロセッサ又は外部
装置等に異常を、異常割込等の手段を使用して通知し、
プログラムの暴走を直ちに停止させ、必要に応じて、各
システムにおいてその対応処理を早期に行うというもの
である。

しかして、このような問題又は欠点を解決し、この目的
を達成するために採るこの発明のプログラムの暴走検出
方式における手段は、実行すべき所定のプログラムの使
用アドレス範囲の先頭アドレス位置と最終アドレス位置
とを記憶する記憶部と、プログラムが走行されたときに
、この記憶部に記憶されたアドレスの範囲を越えてアク
セスがなされたか否かを判定する判定部とを備えるとい
うものである。

〔作用〕

このように構成することにより、各プログラムごとの先
頭等において、そのプログラムの実際のメモリ使用範囲
を設定するようにすれば、プロセッサがそのプログラム
の実行において、その設定範囲外をアクセスした時に、
プロセッサ又は外部装置に直ちに異常割込等の手段で異
常を知らせることができる。

その結果、プログラムの暴走を最小限に食止めるととも
に、暴走の原因を探し出し易くし、また、システムの信
頼性の向上とシステム異常時におけるその原因の追求及
びその対応をいっそう容易にすることが可能となる。

〔実施例〕

以下、この発明の一実施例について図面に基づいて詳細
に説明する。

第１図は、この発明を適用して情報処理装置の要部のブ
ロック図である。

１は、プロセッサであって、プロセッサ１は、アドレス
バス７、データバス８を介してプログラム範囲設定レジ
スタ２をアクセスする。そして、メモリ５に記憶された
実行されるべきあるプログラムの先頭位置において、プ
ログラムＲＦ　設定レジスタ２に、そのプログラムが実
行された場合のアドレス範囲のうちの先頭位置のアドレ
スと最終位置のアドレスとをセットする。

プログラム範囲設定レジスタ２は、あるプログラムのア
ドレス範囲が設定されると、これに応・して制御回路３
に対して比較有効信号１２を送出して制御回路３を起動
し、さらに比較器４に対して、セットされたこれとのア
ドレスｊ１１　報を送出する。

さて、プログラムが実行されると、プロセッサ１が、メ
モリ５上の命令をフェッチするタイミングで制御回路３
にプロセッサ１から制御信号が発生して、制御回路３か
ら比較器４に比較許可信号９が送出される。

その結果、比較器４でアドレスバス７から現在のアドレ
スが読込まれて、現在のアドレスが、設定された先頭ア
ドレス及び最終アドレスと比較される。ここでの比較の
結果、プロセンサｌが設定されたアドレスの範囲外をア
クセスした場合には、比較器４からプロセッサ１に対し
て異常割込み信号１０が送出される。

この異常割込み信号１０を受けたプロセッサ１は、その
異常割込処理内で、各レジスタの値を退避させる等の処
理を行う。そしてそのプログラムの実行を停止する。

次に、以上のアドレス範囲の設定をタスク処理にて行な
う場合の一例について第２図に従って説明する。

さて、システムのプログラムがモニタプログラム等によ
りタスク管理（プロセス処理単位で管理）されていると
すると、ステップ■で、このモニタプログラムＭにより
、プログラム範囲設定レジスタ２をクリアし、比較有効
信号１２を停止して、アドレス比較を無効とする。次に
、ステップ■で、各タスクの起動処理を行う。

起動されたタスクプログラムでは、例えば、タスクＡで
は、ステップ■ａで、タスクプログラムのプログラム範
囲をプログラム範囲設定レジスタ２に設定して、比較有
効信号１２を発生し、アドレス比較を有効として、ステ
ップ■ｂで、対応するタスク対応の処理を実行して、ス
テップ■Ｃで、プログラム範囲設定レジスタ２の内容を
クリアし、比較有効信号１２を停止して、アドレス比較
を無効にする。

同様な処理で所定のタスクとしてのタスクＢ。

タスクＣが順次起動されて、タスク対応の処理が実行さ
れ、これらが終了するとモニタプログラムＭのステップ
■へと移行して、モニタプログラムＭのプログラム範囲
をプログラム範囲設定レジスタ２に設定し、比較を有効
として、モニタプログラムＭの内容を実行する。

このように、そのタスクごとに、そのタスクの先頭で、
プログラムの走行範囲を設定してやることで、第１図の
比較有効信号１２が出力され、各タスクの最終で、プロ
グラム範囲設定レジスタ２をクリアしてやることで、比
較有効信号１２を落ちるようにすれば、異常を検出した
際には、異常が発生したタスクが明確に検知できること
になる。

また、モニタのプログラムにおいても、タスク起動前に
プログラム範囲設定レジスタ２をクリアし、タスク処理
終了後にモニタのプログラムに戻ってきた時点で、モニ
タのプログラム範囲を設定することで、システムにおけ
るプログラム全体の異常検出が可能となる。

ここで、異常が発生したときに、プログラム範囲設定レ
ジスタ２の値を読込みできるようにすれば、その設定値
によって、異常発生のプログラム範囲が発見できること
になる。

さて、第３図は、入出力制御装置とか、通信制御装置の
ようにインタフェース（又はチャネル）を介して他の計
算機等との間でデータ転送を行う装置にこの発明を適用
した場合の他の実施例である。なお、第１図と同一のも
のは、同一の符号で示す。

制御装置１５は、入出力制御装置とか、通信制御装置の
ようにインタフェース（又はチャネル）を介して他の計
Ｘ１１３との間でデータ転送、データ交換を行う装置で
あって、制御装置１５と、第１図に見るものとの構成上
の主な相違点は、インクフェース（又はチャネル）６を
介して外部バス１１に接続されていて、これを介して、
計算機１３との間でデータ交換等を行うことにある。な
お、１４は、異常割込信号を外部バス１１を介して計算
機１３に通知するためのドライバーである。

ここで、プロセッサ１を内蔵する制御装置１５は、計算
機１３からメモリ５へのプログラムローディングによっ
て処理動作を規定されるものである。

そして、計算機１３は、メモリ５ヘプログラムをローデ
ィングし、その後、プログラム範囲設定レジスタ２にロ
ーディングしたプログラムの先頭及び最終アドレスをセ
ットし、プロセッサ１に起動指令を与えて、プログラム
の実行を開始させる制御をする。

さて、この制御装置１５において、プログラムが暴走し
、プログラム範囲設定レジスタ２に設定されたアドレス
範囲外でプロセッサ１が命令をチェックした場合、比較
器４より異常割込信号１０が送出される。この異常割込
信号１０は、プロセッサ１に異常を知らせるとともに、
外部バス１１を通して、計算機１３に対しても対ＣＰ［
Ｊ異常割込み信号１６を上げる。

一方、制御装置１５の異常を通知された計算機１３は、
プログラムの再ローディング等の処理によって、制御装
置１５を再起動して対応処理を再び実行させるものであ
る。

以上説明してきたが、実施例におけるプログラム範囲設
定レジスタは、アドレス情報を記憶する記憶部であれば
よい。また、比較器、制御回路等は、アドレスが所定の
範囲にあるか否かを判定する判定部であればよく、実施
例に限定されるものではない。

〔発明の効果〕

この発明によれば、あらかじめプログラムのアドレス範
囲を記憶部に設定して、プログラム範囲外をプロセッサ
がアクセスした場合に異常を検出するようにしているの
で、たとえプログラムが実行されてアクセスした箇所が
メモリ上であっても、そこがプログラム範囲外であれば
、直ちに異常を検出できる。その結果、プログラムの暴
走を最小限に食上めることができる。

また、プログラム範囲を設定する場合に、記・Ｌキ部と
してレジスタを利用すれば、プログラムの先頭等で自由
に自己プログラム範囲を設定でき、システムごとに入れ
るプログラム範囲の設定を指定し直すことも可能となる
。さらに、システムにおいて、現在走行しているプログ
ラム単位で８走検出の設定をすることができ、暴走原因
探索上より有効なものとなる。

したがって、システムの信頼性の向上とシステム異常時
におけるその原因の追求及びその対応をいっそう容易に
することが可能となる。

【図面の簡単な説明】

第１図は、この発明を適用した情報処理装置の要部のブ
ロック図、第２図は、タスク処理においてアドレス範囲
を設定する場合の処理の流れ図、第３図は、他の計算機
等との間でデータ転送を行う制御装置に適用した場合の
実施例のブロック図である。１・−・プロセッサ、　２・・−プログラム範囲設定レ
ジスタ、　３−制御回路、　４−・−比較器、　　５−
・メモリ、　　６−インタフェース（チャネル）、７−
・アドレスバス、　　８−・・データバス、　　９−比
較許可信号、　１０−・−異常割込み信号、１１−・・
外部バス、　１２−比較有効信号、１３−計算機、　　
１４・−ドライバ、　　１５−制ｔｆｔｌ装置、　　１
６−・一対ＣＰＵ異常割込み信号。特許出願人　富士電機製造株式会社冨士ファコム制御株式会社

Claims

【特許請求の範囲】

（１）プロセッサを有する情報処理システムにおいて、
実行すべき所定のプログラムの使用アドレス範囲の先頭
アドレス位置と最終アドレス位置とを記憶する記憶部と
、前記プログラムが走行されたときに、この記憶部に記
憶されたアドレスの範囲を越えてアクセスがなされたか
否かを判定する判定部とを備えることを特徴とするプロ
グラムの暴走検出方式。
（２）使用アドレス範囲は、命令語の記憶されたメモリ
の範囲であって、記憶部はレジスタであり、判定部は、
命令がファッチされたときのアドレスを比較することに
よりなされることを特徴とする特許請求の範囲第１項記
載のプログラムの暴走検出方式。