JPH05190848A - Ｍｏｓｆｅｔの製造方法 - Google Patents
Ｍｏｓｆｅｔの製造方法Info
- Publication number
- JPH05190848A JPH05190848A JP455392A JP455392A JPH05190848A JP H05190848 A JPH05190848 A JP H05190848A JP 455392 A JP455392 A JP 455392A JP 455392 A JP455392 A JP 455392A JP H05190848 A JPH05190848 A JP H05190848A
- Authority
- JP
- Japan
- Prior art keywords
- source
- impurity
- mosfet
- impurities
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 230000007547 defect Effects 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000002513 implantation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 不純物がゲート電極下奥にまで拡散すること
なく、所望の箇所にのみソース・ドレイン拡散層を形成
する。 【構成】 ＭＯＳＦＥＴの製造方法において、熱拡散法
によって、不純物を導入したい箇所に予め、点欠陥領域
２６を電気的に不活性なＳｉイオンの注入により形成
し、この点欠陥領域２６による増速拡散によって不純物
を異方的に拡散させ、ソース・ドレイン拡散層２７を形
成する。
なく、所望の箇所にのみソース・ドレイン拡散層を形成
する。 【構成】 ＭＯＳＦＥＴの製造方法において、熱拡散法
によって、不純物を導入したい箇所に予め、点欠陥領域
２６を電気的に不活性なＳｉイオンの注入により形成
し、この点欠陥領域２６による増速拡散によって不純物
を異方的に拡散させ、ソース・ドレイン拡散層２７を形
成する。
Description
【０００１】
【産業上の利用分野】本発明は、結晶点欠陥を利用する
ことにより、不純物の異方拡散を可能としたＭＯＳＦＥ
Ｔ（ＭＯＳ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉ
ｓｔｅｒ）の拡散層への熱拡散法に関するものである。
ことにより、不純物の異方拡散を可能としたＭＯＳＦＥ
Ｔ（ＭＯＳ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉ
ｓｔｅｒ）の拡散層への熱拡散法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば「ＭＯＳ ＬＳＩ製造技術」編者 徳山 巍，橋
本 哲一 日経マグロヒル社 Ｐ．３０に記載されるも
のがあった。ここで、シリコン（Ｓｉ）基板への不純物
導入法である熱拡散法によれば、図２に示すように、Ｓ
ｉ基板１表面のマスク２上の気相、固相あるいは液相の
不純物を含む拡散源３から、熱拡散によって不純物をＳ
ｉ基板１中に導入し、不純物拡散層４を形成するように
していた。
例えば「ＭＯＳ ＬＳＩ製造技術」編者 徳山 巍，橋
本 哲一 日経マグロヒル社 Ｐ．３０に記載されるも
のがあった。ここで、シリコン（Ｓｉ）基板への不純物
導入法である熱拡散法によれば、図２に示すように、Ｓ
ｉ基板１表面のマスク２上の気相、固相あるいは液相の
不純物を含む拡散源３から、熱拡散によって不純物をＳ
ｉ基板１中に導入し、不純物拡散層４を形成するように
していた。
【０００３】
【発明が解決しようとする課題】しかしながら、以上述
べた熱拡散方法によれば、不純物は、基板表面の拡散源
から等方的にＳｉ基板中へ拡散するために、図３に示す
ように、ＭＯＳＦＥＴのソース、ドレイン拡散層１５の
形成に用いた場合、不純物は、ゲート電極１３下奥まで
も拡散してしまい、トランジスタの電気的特性を劣化さ
せるといった問題点があった。なお、図３において、１
１はＳｉ基板、１２はゲート酸化膜、１４は固相拡散源
である。
べた熱拡散方法によれば、不純物は、基板表面の拡散源
から等方的にＳｉ基板中へ拡散するために、図３に示す
ように、ＭＯＳＦＥＴのソース、ドレイン拡散層１５の
形成に用いた場合、不純物は、ゲート電極１３下奥まで
も拡散してしまい、トランジスタの電気的特性を劣化さ
せるといった問題点があった。なお、図３において、１
１はＳｉ基板、１２はゲート酸化膜、１４は固相拡散源
である。
【０００４】本発明は、以上述べた従来の熱拡散方法で
は、不純物が拡散源から等方的に拡散してしまい、ＭＯ
ＳＦＥＴのソース、ドレイン拡散層の形成にこの方法を
用いた場合、不純物がゲート電極下奥までも拡散して、
トランジスタの電気的特性を劣化させるといった問題点
を除くために、不純物を拡散させたい箇所に予め、不純
物拡散を異方的に増速させる効果を持つ結晶点欠陥を、
電気的に不活性なイオンの注入により形成し、この点欠
陥による増速拡散によって不純物を異方的に拡散させ、
トランジスタゲート電極下に不純物が拡散しないよう
に、ソース・ドレイン拡散層を形成し、電気的特性の優
れたＭＯＳＦＥＴの製造方法を提供することを目的とす
る。
は、不純物が拡散源から等方的に拡散してしまい、ＭＯ
ＳＦＥＴのソース、ドレイン拡散層の形成にこの方法を
用いた場合、不純物がゲート電極下奥までも拡散して、
トランジスタの電気的特性を劣化させるといった問題点
を除くために、不純物を拡散させたい箇所に予め、不純
物拡散を異方的に増速させる効果を持つ結晶点欠陥を、
電気的に不活性なイオンの注入により形成し、この点欠
陥による増速拡散によって不純物を異方的に拡散させ、
トランジスタゲート電極下に不純物が拡散しないよう
に、ソース・ドレイン拡散層を形成し、電気的特性の優
れたＭＯＳＦＥＴの製造方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ＭＯＳＦＥＴの製造方法において、ドレ
イン・ソース領域として予定される不純物を拡散させた
い部位にのみ結晶点欠陥を形成させる工程と、該結晶点
欠陥による不純物の異方的な拡散によって所望の領域に
のみ不純物を拡散させる工程とを施すようにしたもので
ある。
成するために、ＭＯＳＦＥＴの製造方法において、ドレ
イン・ソース領域として予定される不純物を拡散させた
い部位にのみ結晶点欠陥を形成させる工程と、該結晶点
欠陥による不純物の異方的な拡散によって所望の領域に
のみ不純物を拡散させる工程とを施すようにしたもので
ある。
【０００６】
【作用】本発明によれば、上記のように、ＭＯＳＦＥＴ
の製造方法において、熱拡散法によって、不純物を導入
したい箇所に予め、結晶点欠陥を電気的に不活性なイオ
ンの注入により形成し、この結晶点欠陥による増速拡散
によって不純物を異方的に拡散させ、所望の箇所にのみ
不純物を拡散させる。
の製造方法において、熱拡散法によって、不純物を導入
したい箇所に予め、結晶点欠陥を電気的に不活性なイオ
ンの注入により形成し、この結晶点欠陥による増速拡散
によって不純物を異方的に拡散させ、所望の箇所にのみ
不純物を拡散させる。
【０００７】したがって、不純物がゲート電極下奥にま
で拡散することなく、ソース・ドレイン拡散層を形成す
ることができる。
で拡散することなく、ソース・ドレイン拡散層を形成す
ることができる。
【０００８】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の実施例を示すＭＯ
ＳＦＥＴの製造工程断面図である。まず、図１（ａ）に
示すように、通常工程によって、Ｎ型シリコン基板２１
表面に、フィールド酸化膜２２、ゲート酸化膜２３、低
抵抗多結晶シリコンゲート電極２４を形成する。
がら詳細に説明する。図１は本発明の実施例を示すＭＯ
ＳＦＥＴの製造工程断面図である。まず、図１（ａ）に
示すように、通常工程によって、Ｎ型シリコン基板２１
表面に、フィールド酸化膜２２、ゲート酸化膜２３、低
抵抗多結晶シリコンゲート電極２４を形成する。
【０００９】その後、図１（ｂ）に示すように、ボロン
拡散源膜２５として、ボロンを含んだ塗布ガラスを堆積
させる。次いで、図１（ｃ）に示すように、Ｓｉ+ をエ
ネルギー４０ＫｅＶ、ドーズ量１×１０13ｃｍ-2で打ち
込む。すると、図１（ｄ）に示すように、基板表面から
深さ１００ｎｍまでの領域に、密度１×１０18ｃｍ-3の
点欠陥領域２６を形成することができる。
拡散源膜２５として、ボロンを含んだ塗布ガラスを堆積
させる。次いで、図１（ｃ）に示すように、Ｓｉ+ をエ
ネルギー４０ＫｅＶ、ドーズ量１×１０13ｃｍ-2で打ち
込む。すると、図１（ｄ）に示すように、基板表面から
深さ１００ｎｍまでの領域に、密度１×１０18ｃｍ-3の
点欠陥領域２６を形成することができる。
【００１０】次に、図１（ｅ）に示すように、９００
℃、３０分の熱処理を窒素雰囲気中で行ない、Ｂを基板
側へ異方的に拡散させ、ソース・ドレイン拡散層２７を
形成する。上述のように、ソース・ドレイン拡散層２７
を形成した後に、図１（ｆ）に示すように、通常ＭＯＳ
ＬＳＩ製造工程によって、層間絶縁膜２８、Ａｌ電極２
９を形成して、ＰチャンネルＭＯＳＦＥＴの製造が完了
する。
℃、３０分の熱処理を窒素雰囲気中で行ない、Ｂを基板
側へ異方的に拡散させ、ソース・ドレイン拡散層２７を
形成する。上述のように、ソース・ドレイン拡散層２７
を形成した後に、図１（ｆ）に示すように、通常ＭＯＳ
ＬＳＩ製造工程によって、層間絶縁膜２８、Ａｌ電極２
９を形成して、ＰチャンネルＭＯＳＦＥＴの製造が完了
する。
【００１１】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００１２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、不純物を拡散源から異方的に拡散させることが
可能であり、ＭＯＳＦＥＴソース・ドレイン拡散層の形
成において、不純物がゲート電極下奥にまで拡散するこ
となく、異方的にソース・ドレイン拡散層を形成するこ
とができ、電気的特性の優れたＭＯＳＦＥＴを製造する
ことができる。
よれば、不純物を拡散源から異方的に拡散させることが
可能であり、ＭＯＳＦＥＴソース・ドレイン拡散層の形
成において、不純物がゲート電極下奥にまで拡散するこ
となく、異方的にソース・ドレイン拡散層を形成するこ
とができ、電気的特性の優れたＭＯＳＦＥＴを製造する
ことができる。
【図１】本発明の実施例を示すＭＯＳＦＥＴの製造工程
工程断面図である。
工程断面図である。
【図２】従来の拡散層への熱拡散法を示す断面図であ
る。
る。
【図３】従来のＭＯＳＦＥＴの拡散層への熱拡散法を示
す断面図である。
す断面図である。
【符号の説明】 ２１ Ｎ型シリコン基板 ２２ フィールド酸化膜 ２３ ゲート酸化膜 ２４ 低抵抗多結晶シリコンゲート電極 ２５ ボロン拡散源膜 ２６ 点欠陥領域 ２７ ソース・ドレイン拡散層 ２８ 層間絶縁膜 ２９ Ａｌ電極
Claims (2)
- 【請求項１】（ａ）ドレイン・ソース領域として予定さ
れる不純物を拡散させたい部位の領域にのみ結晶点欠陥
を形成させる工程と、 （ｂ）該結晶点欠陥による不純物の異方的な拡散によっ
て所望の領域にのみ不純物を拡散させる工程とを施すこ
とを特徴とするＭＯＳＦＥＴの製造方法。 - 【請求項２】 前記結晶点欠陥を電気的に不活性なイオ
ンの注入により形成することを特徴とする請求項１記載
のＭＯＳＦＥＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP455392A JPH05190848A (ja) | 1992-01-14 | 1992-01-14 | Ｍｏｓｆｅｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP455392A JPH05190848A (ja) | 1992-01-14 | 1992-01-14 | Ｍｏｓｆｅｔの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190848A true JPH05190848A (ja) | 1993-07-30 |
Family
ID=11587240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP455392A Pending JPH05190848A (ja) | 1992-01-14 | 1992-01-14 | Ｍｏｓｆｅｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190848A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5915196A (en) * | 1995-11-10 | 1999-06-22 | Nec Corporation | Method of forming shallow diffusion layers in a semiconductor substrate in the vicinity of a gate electrode |
| US6503801B1 (en) * | 1999-08-18 | 2003-01-07 | Advanced Micro Devices, Inc. | Non-uniform channel profile via enhanced diffusion |
-
1992
- 1992-01-14 JP JP455392A patent/JPH05190848A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5915196A (en) * | 1995-11-10 | 1999-06-22 | Nec Corporation | Method of forming shallow diffusion layers in a semiconductor substrate in the vicinity of a gate electrode |
| US6503801B1 (en) * | 1999-08-18 | 2003-01-07 | Advanced Micro Devices, Inc. | Non-uniform channel profile via enhanced diffusion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| JPH05190849A (ja) | 半導体素子の製造方法 | |
| JPH11340476A (ja) | Ｓｏｉ半導体装置およびその製造方法 | |
| JPS6360549B2 (ja) | ||
| JPH05190848A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH1167682A (ja) | 半導体装置の製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| JPH04245442A (ja) | Ｌｄｄトランジスタの製造方法 | |
| JPH09312397A (ja) | 半導体装置およびその製造方法 | |
| JP3438395B2 (ja) | 半導体装置の製造方法 | |
| JP2950241B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| JPH0645434A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JPH07183510A (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS63271972A (ja) | 薄膜トランジスタの製法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000620 |